一種新型嵌入式封裝及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝技術(shù)，具體涉及一種采用預(yù)填塑封料的引線框架、硅或預(yù)制芯片以及銅金屬片的新型嵌入式封裝及封裝方法。
【背景技術(shù)】
[0002]如圖1所示，NXP公司出品了一個(gè)嵌入式功率場(chǎng)效應(yīng)晶體管(power M0SFET)技術(shù)，其中功率場(chǎng)效應(yīng)晶體管(MOSFET) 11兩面分別設(shè)有電鍍層(上電鍍層12和下電鍍層13)，上電鍍層12間隔設(shè)有漏極區(qū)121、柵極區(qū)122和源極區(qū)123，其中上電鍍層12的柵極區(qū)122和源極區(qū)123分別連通功率MOSFET的柵極和源極。而上電鍍層的漏極121區(qū)連接下電鍍層13，將功率MOSFET的漏極通過(guò)上電鍍層12與下電鍍層13的連接引至上電鍍層的漏極區(qū)121，從而使實(shí)現(xiàn)功率MOSFET器件的漏極、柵極和源極都設(shè)置在一個(gè)面上，便于封裝，同時(shí)可將芯片封裝做的更薄。NXP公司的該嵌入式功率場(chǎng)效應(yīng)晶體管芯片中，場(chǎng)效應(yīng)晶體管芯片的厚度為150微米，芯片焊錫貼片在36微米的銅箔上，整個(gè)封裝厚度為200微米，尺寸為3.2毫米X 3.2毫米。
[0003]如圖2所示，AOS公司出品了一種設(shè)有引線框架(Ieadframe)21、金屬片(clip)22和預(yù)制芯片(pre-molded chip)的多芯片(multi chip)功率MOSFET封裝技術(shù)。底層設(shè)置引線框架21，芯片二 24和芯片三25設(shè)置在引線框架21上，芯片二 24和芯片三25上設(shè)置有金屬片22，金屬片22上設(shè)有芯片一 23。金屬片22與引線框架21電路連接，芯片三25為預(yù)制芯片，其設(shè)有厚度為100微米的倒裝硅芯片(silicon flip bond)，芯片二 24和芯片三25通過(guò)金屬片22鍵合連接，芯片一為集成電路芯片，其通過(guò)金線鍵合連接至引線(lead)。整個(gè)封裝厚度為1.1毫米，尺寸為3.5毫米X 5毫米。
[0004]NXP公司的封裝技術(shù)雖然具有可實(shí)現(xiàn)柔性封裝設(shè)計(jì)；實(shí)現(xiàn)很薄的封裝工藝；在該種平臺(tái)下更容易實(shí)施系統(tǒng)級(jí)封裝(SIP)等優(yōu)點(diǎn)，但其缺點(diǎn)在于，沒(méi)有良好的性能表現(xiàn)，該器件的阻值為7到8毫歐；對(duì)于高功率器件發(fā)熱現(xiàn)象嚴(yán)重。
[0005]上述AOS公司封裝技術(shù)的優(yōu)點(diǎn)在于:具有較好的電性能和熱性能；通過(guò)使用預(yù)制芯片實(shí)現(xiàn)較薄的裸片封裝(thin die package);和傳統(tǒng)的封裝工藝具有良好的兼容性。然而其缺點(diǎn)在于，由于打線的線弧高度和堆積式的結(jié)構(gòu)，其工藝無(wú)法實(shí)現(xiàn)較薄的封裝；在之后的工藝流程中非常難以實(shí)現(xiàn)系統(tǒng)級(jí)封裝(SIP);由于打線(wire bond)的工藝限制無(wú)法實(shí)現(xiàn)柔性(flexible)的封裝設(shè)計(jì)；；在助焊劑清潔工藝后對(duì)打線(WB)造成難度大、封裝良率低、成本高、不靈活的問(wèn)題；引線框架的復(fù)雜結(jié)構(gòu)以及在高溫封裝工藝中引起的翹曲變形也會(huì)導(dǎo)致塑封溢料(mold flash)的問(wèn)題；功率芯片與邏輯芯片互連需要采用昂貴的金線，成本太高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供一種新型嵌入式封裝及封裝方法，在多芯片連接的功率場(chǎng)效應(yīng)晶體管與邏輯芯片混合器件中實(shí)現(xiàn)高電性能表現(xiàn)和柔性封裝，通過(guò)降低導(dǎo)通電阻降低功率損失，具有更好的熱管理性能，可進(jìn)行系統(tǒng)級(jí)封裝，可靠性好，成本低，尺寸緊湊。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種新型嵌入式封裝，其特點(diǎn)是，包含:
預(yù)填塑封料的引線框架，及設(shè)置其上的若干芯片；
若干引腳，圍繞上述引線框架分布設(shè)置；
引線框架上的塑封材料，填充引線框架鏤空結(jié)構(gòu)，使引線框架形成一平面無(wú)鏤空整體；
金屬片，設(shè)置在若干芯片中的部分芯片上，該些芯片通過(guò)金屬片電性連接；金屬片一端電性連接至引腳；
第一層壓層，其包覆在上述芯片、引線框架、金屬片和引腳上；
對(duì)應(yīng)上述引腳、以及各個(gè)芯片中用于連接各個(gè)引腳的區(qū)域處，第一層壓層設(shè)有由芯片或引腳的表面至第一層壓層外表面的過(guò)孔；
各個(gè)過(guò)孔中電鍍填充金屬，形成導(dǎo)電結(jié)構(gòu)；
各個(gè)芯片需連接引腳的區(qū)域上的導(dǎo)電結(jié)構(gòu)與該些區(qū)域分別對(duì)應(yīng)的引腳上的導(dǎo)電結(jié)構(gòu)電性連接；或者，各芯片與其他芯片之間通過(guò)對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)電性連接。
[0008]若干上述芯片包含有第一芯片、第二芯片和第三芯片。
[0009]上述第一芯片為邏輯芯片。
[0010]上述第一芯片通過(guò)環(huán)氧粘結(jié)在引線框架上，頂部通過(guò)若干導(dǎo)電結(jié)構(gòu)分別連接至對(duì)應(yīng)引腳。
[0011]上述第二芯片為MOSFET功率芯片。
[0012]上述第二芯片的底部漏極電性連接引線框架，頂部柵極和頂部源極通過(guò)導(dǎo)電結(jié)構(gòu)分別連接至對(duì)應(yīng)引腳。
[0013]上述第三芯片為MOSFET功率倒裝芯片。
[0014]上述第三芯片底部柵極和源極分別設(shè)有焊球，通過(guò)焊球電性連接弓丨線框架。
[0015]上述引線框架對(duì)應(yīng)連接第三芯片柵極處設(shè)有柵極弓I腳，第三芯片柵極處的焊球連接在該柵極引腳上。
[0016]上述引線框架包含有分離設(shè)置的第一載片臺(tái)和第二載片臺(tái)，第一芯片與第二芯片設(shè)置在第一載片臺(tái)上；第三芯片設(shè)置在第二載片臺(tái)上。
[0017]上述金屬片設(shè)在上述第二芯片的漏極和第三芯片的源極上，第二芯片的漏極和第三芯片的源極通過(guò)金屬片電性連接。
[0018]上述金屬片為具導(dǎo)電性質(zhì)的金屬片。
[0019]上述金屬片為銅片或鎳片。
[0020]上述第一層壓層為PP層。
[0021]上述第一層壓層上還設(shè)有第二層壓層，該第二層壓層包覆在上述導(dǎo)電結(jié)構(gòu)及其延伸部分上。
[0022]上述第二層壓層為PP層。
[0023]上述過(guò)孔設(shè)為錐形，連接芯片或引腳表面一端的口徑小于第一層壓層外表面一端的口徑。
[0024]上述第一層壓層表面上還鋪設(shè)有散熱金屬箔，該散熱金屬箔所設(shè)的位置與金屬片和/或芯片相對(duì)應(yīng)。
[0025]上述散熱金屬箔采用具良好導(dǎo)熱特性的金屬。
[0026]上述散熱金屬箔采用銅或鋁。
[0027]上述第一層壓層與第二層壓層之間還堆疊設(shè)有若干層中間層壓層。
[0028]上述中間層壓層設(shè)有電子器件。
[0029]一種上述的新型嵌入式封裝的封裝方法，其特點(diǎn)是，該方法包含以下步驟:
芯片貼片設(shè)置在預(yù)填塑封料的引線框架上，并在設(shè)置完成的芯片、引線框架和引腳上鋪設(shè)第一層壓層；
對(duì)應(yīng)芯片需連接引腳的區(qū)域及所對(duì)應(yīng)的引腳處，第一層壓層分別鉆過(guò)孔，并在各個(gè)過(guò)孔中電鍍形成導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)由芯片或引腳表面延伸至第一層壓層表面；
各個(gè)芯片需連接引腳的區(qū)域上的導(dǎo)電結(jié)構(gòu)與該些區(qū)域分別對(duì)應(yīng)的引腳上的導(dǎo)電結(jié)構(gòu)電性連接；或者，各芯片與其他芯片之間通過(guò)對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)電性連接。
[0030]第一層壓層鉆過(guò)孔前，在第一層壓層上預(yù)先層壓一層導(dǎo)電層；
在過(guò)孔中形成所述導(dǎo)電結(jié)構(gòu)后，對(duì)導(dǎo)電層進(jìn)行蝕刻，以形成芯片及其對(duì)應(yīng)引腳或其他芯片的導(dǎo)電結(jié)構(gòu)之間的電性連接線路。
[0031]鋪設(shè)第一層壓層時(shí)，該第一層壓層上單面具有金屬箔；在過(guò)孔中形成導(dǎo)電結(jié)構(gòu)后，對(duì)金屬箔進(jìn)行蝕刻，以形成芯片及其對(duì)應(yīng)引腳或其他芯片的導(dǎo)電結(jié)構(gòu)之間的電性連接線路。
[0032]導(dǎo)電結(jié)構(gòu)之間完成電性連接后，在第一層壓層上鋪設(shè)第二層壓層，該第二層壓層包覆導(dǎo)電結(jié)構(gòu)及其電性連接的線路。
[0033]在鋪設(shè)第一層壓層前，在若干功率芯片上設(shè)置金屬片，以實(shí)現(xiàn)各功率芯片之間電性連接，金屬片還電性連接至相應(yīng)引腳。
[0034]本發(fā)明一種新型嵌入式封裝及封裝方法和現(xiàn)有技術(shù)的多芯片封裝技術(shù)相比，其優(yōu)點(diǎn)在于，本發(fā)明將多芯片安裝在預(yù)填塑封料的引線框架上，并被嵌入包覆在層壓層中，通過(guò)金屬片連接各個(gè)MOSFET功率芯片，通過(guò)過(guò)孔電鍍金屬實(shí)現(xiàn)功率芯片，集成電路芯片和引腳的互連，實(shí)現(xiàn)功率芯片和邏輯芯片的混合集成；降低了封裝厚度，單芯片層可控制在650微米以?xún)?nèi)，堆棧芯片厚度可控制在900微米以?xún)?nèi)；通過(guò)金屬層的互連加強(qiáng)了散熱性能，實(shí)現(xiàn)了更好的熱性能和電性能；預(yù)填塑封料引線框架和層壓層的設(shè)計(jì)便于完成柔性功率和邏輯混合設(shè)計(jì)；具有三維堆疊能力可進(jìn)行系統(tǒng)級(jí)封裝；預(yù)填塑封料引線框架對(duì)貼片的焊錫位置具有固定作用，可以預(yù)防焊錫橋連，提高了焊接品質(zhì)；同時(shí)預(yù)填塑封料引線框架作為一個(gè)閉合無(wú)鏤空的結(jié)構(gòu)，可以很好的實(shí)現(xiàn)層壓工藝。
【附圖說(shuō)明】
[0035]圖1為現(xiàn)有技術(shù)中嵌入式功率場(chǎng)效應(yīng)晶體管的封裝結(jié)構(gòu)示意圖；
圖2為現(xiàn)有技術(shù)中預(yù)制引線框架的多芯片封裝結(jié)構(gòu)示意圖；
圖3為本發(fā)明新型嵌入式封裝在實(shí)施例一的結(jié)構(gòu)示意圖；
圖4為實(shí)施例一圖3中A-A的剖視圖；
圖5為實(shí)施例一圖3中B-B的剖視圖；
圖6為本發(fā)明新型嵌入式封裝方法中第二芯片和第三芯片貼片示意圖；
圖7為