層。
[0102]或者該第一層壓層37即采用預(yù)設(shè)銅箔的PP板，其中銅箔即作為上述導(dǎo)電層。
[0103]對(duì)應(yīng)第一功率芯片171、第二功率芯片172需連接引腳的區(qū)域及各自所對(duì)應(yīng)的引腳32處，第一層壓層37分別鉆過孔。
[0104]在各個(gè)過孔中電鍍金屬形成導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)由芯片或引腳表面延伸至第一層壓層37表面。優(yōu)選的，用于形成導(dǎo)電結(jié)構(gòu)的電鍍金屬為銅。
[0105]在過孔中形成導(dǎo)電結(jié)構(gòu)后，對(duì)導(dǎo)電層或銅箔進(jìn)行蝕刻，以形成第一功率芯片171、第二功率芯片172及其對(duì)應(yīng)引腳32的導(dǎo)電結(jié)構(gòu)之間的電性連接線路111以及銅箔基島176。實(shí)現(xiàn)各個(gè)芯片需連接引腳的區(qū)域上的導(dǎo)電結(jié)構(gòu)與該些區(qū)域分別對(duì)應(yīng)的引腳上的導(dǎo)電結(jié)構(gòu)電性連接。同時(shí)為設(shè)置銅箔基島176用于設(shè)置無(wú)源器件174。
[0106]在銅箔基島176上通過焊錫焊接邏輯芯片173和無(wú)源器件174。
[0107]導(dǎo)電結(jié)構(gòu)之間完成電性連接后，在第一層壓層37上鋪設(shè)中間層壓層175，該中間層壓層175包覆導(dǎo)電結(jié)構(gòu)及其電性連接線路，以及邏輯芯片173和無(wú)源器件174。同時(shí)，該中間層壓層175的結(jié)構(gòu)尺寸與第一層壓層37的結(jié)構(gòu)尺寸相同，中間層壓層175的厚度比第一層壓層37的厚度小。該中間層壓層175同樣為預(yù)設(shè)銅箔的PP層。
[0108]對(duì)應(yīng)邏輯芯片173、無(wú)源器件174、第一功率芯片171、第二功率芯片172需連接引腳或相互連接的區(qū)域及各自所對(duì)應(yīng)的引腳32處，中間層壓層175分別鉆過孔。
[0109]在過孔中形成導(dǎo)電結(jié)構(gòu)后，對(duì)導(dǎo)電層或銅箔進(jìn)行蝕刻，在中間層壓層175上以形成第一功率芯片171、第二功率芯片172及其對(duì)應(yīng)引腳32的導(dǎo)電結(jié)構(gòu)之間的電性連接線路111。實(shí)現(xiàn)各個(gè)芯片需連接引腳的區(qū)域上的導(dǎo)電結(jié)構(gòu)與該些區(qū)域分別對(duì)應(yīng)的引腳上的導(dǎo)電結(jié)構(gòu)電性連接。
[0110]完成上述中間層壓層175上各個(gè)器件之間的電性連接后，在中間層壓層175上再鋪設(shè)第二層壓層38，包覆導(dǎo)電結(jié)構(gòu)及其電性連接線路。
[0111]鋪設(shè)第二層壓層38后，即完成了完整的封裝流程。
[0112]由本實(shí)施例的流程和封裝結(jié)構(gòu)可見，根據(jù)具體需要，封裝可以添加或減少相應(yīng)壓層板，通過層壓層(laminat1n)可以實(shí)現(xiàn)封裝的三維(3D)堆疊層壓工藝,在大小允許的情況下，需要多少封裝分層，即可設(shè)置相應(yīng)層壓層以對(duì)分布在不同層中的器件實(shí)現(xiàn)封裝，同時(shí)，通過本發(fā)明設(shè)置導(dǎo)電結(jié)構(gòu)的特征，可以實(shí)現(xiàn)在不影響結(jié)構(gòu)設(shè)置的前提下，將處于不同層的器件電性連接，實(shí)現(xiàn)系統(tǒng)級(jí)封裝。
[0113]盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。
【主權(quán)項(xiàng)】
1.一種新型嵌入式封裝，其特征在于，包含: 預(yù)填塑封料的引線框架，及設(shè)置其上的若干芯片； 若干引腳，圍繞所述引線框架分布設(shè)置； 引線框架上的塑封材料，填充引線框架鏤空結(jié)構(gòu)，使引線框架形成一平面無(wú)鏤空整體； 金屬片，設(shè)置在若干芯片中的部分芯片上，該些芯片通過金屬片電性連接；金屬片一端電性連接至引腳； 第一層壓層，其包覆在所述芯片、引線框架、金屬片和引腳上； 對(duì)應(yīng)所述引腳、以及各個(gè)芯片中用于連接各個(gè)引腳的區(qū)域處，第一層壓層設(shè)有由芯片或引腳的表面至第一層壓層外表面的過孔； 各個(gè)過孔中電鍍填充金屬，形成導(dǎo)電結(jié)構(gòu)； 各個(gè)芯片需連接引腳的區(qū)域上的導(dǎo)電結(jié)構(gòu)與該些區(qū)域分別對(duì)應(yīng)的引腳上的導(dǎo)電結(jié)構(gòu)電性連接；或者，各芯片與其他芯片之間通過對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)電性連接。2.如權(quán)利要求1所述的新型嵌入式封裝，其特征在于，若干所述芯片包含有第一芯片、ΛΑ- ~.-H-* LL rCrr ΛΑ- ~- -H-* | I第—心片和第二心片。3.如權(quán)利要求2所述的新型嵌入式封裝，其特征在于，所述第一芯片為邏輯芯片。4.如權(quán)利要求3所述的新型嵌入式封裝，其特征在于，所述第一芯片通過環(huán)氧粘結(jié)在引線框架上，頂部通過若干導(dǎo)電結(jié)構(gòu)分別連接至對(duì)應(yīng)引腳。5.如權(quán)利要求2所述的新型嵌入式封裝，其特征在于，所述第二芯片為MOSFET功率芯片。6.如權(quán)利要求5所述的新型嵌入式封裝，其特征在于，所述第二芯片的底部漏極電性連接引線框架，頂部柵極和頂部源極通過導(dǎo)電結(jié)構(gòu)分別連接至對(duì)應(yīng)引腳。7.如權(quán)利要求2所述的新型嵌入式封裝，其特征在于，所述第三芯片為MOSFET功率倒裝芯片。8.如權(quán)利要求7所述的新型嵌入式封裝，其特征在于，所述第三芯片底部柵極和源極分別設(shè)有焊球，通過焊球電性連接弓I線框架。9.如權(quán)利要求8所述的新型嵌入式封裝，其特征在于，所述引線框架對(duì)應(yīng)連接第三芯片柵極處設(shè)有柵極引腳，第三芯片柵極處的焊球連接在該柵極引腳上。10.如權(quán)利要求2至9中任意一項(xiàng)權(quán)利要求所述的新型嵌入式封裝，其特征在于，所述引線框架包含有分離設(shè)置的第一載片臺(tái)和第二載片臺(tái)，第一芯片與第二芯片設(shè)置在第一載片臺(tái)上；第三芯片設(shè)置在第二載片臺(tái)上。11.如權(quán)利要求2至9中任意一項(xiàng)權(quán)利要求所述的新型嵌入式封裝，其特征在于，所述金屬片設(shè)在所述第二芯片的漏極和第三芯片的源極上，第二芯片的漏極和第三芯片的源極通過金屬片電性連接。12.如權(quán)利要求11所述的新型嵌入式封裝，其特征在于，所述金屬片為銅片或鎳片。13.如權(quán)利要求1所述的新型嵌入式封裝，其特征在于，所述第一層壓層為PP層。14.如權(quán)利要求1或13所述的新型嵌入式封裝，其特征在于，所述第一層壓層上還設(shè)有第二層壓層，該第二層壓層包覆在所述導(dǎo)電結(jié)構(gòu)及其延伸部分上。15.如權(quán)利要求14所述的新型嵌入式封裝，其特征在于，所述第二層壓層為PP層。16.如權(quán)利要求1所述的新型嵌入式封裝，其特征在于，所述過孔設(shè)為錐形，連接芯片或引腳表面一端的口徑小于第一層壓層外表面一端的口徑。17.如權(quán)利要求1所述的新型嵌入式封裝，其特征在于，所述第一層壓層表面上還鋪設(shè)有散熱金屬箔，該散熱金屬箔所設(shè)的位置與金屬片和/或芯片相對(duì)應(yīng)。18.如權(quán)利要求15所述的新型嵌入式封裝，其特征在于，所述第一層壓層與第二層壓層之間還堆疊設(shè)有若干層中間層壓層。19.如權(quán)利要求18所述的新型嵌入式封裝，其特征在于，所述中間層壓層設(shè)有電子器件。20.一種新型嵌入式封裝的封裝方法，其特征在于，該方法包含以下步驟: 芯片貼片設(shè)置在預(yù)填塑封料的引線框架上，并在設(shè)置完成的芯片、引線框架和引腳上鋪設(shè)第一層壓層； 對(duì)應(yīng)芯片需連接引腳的區(qū)域及所對(duì)應(yīng)的引腳處，第一層壓層分別鉆過孔，并在各個(gè)過孔中電鍍形成導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)由芯片或引腳表面延伸至第一層壓層表面； 各個(gè)芯片需連接引腳的區(qū)域上的導(dǎo)電結(jié)構(gòu)與該些區(qū)域分別對(duì)應(yīng)的引腳上的導(dǎo)電結(jié)構(gòu)電性連接；或者，各芯片與其他芯片之間通過對(duì)應(yīng)導(dǎo)電結(jié)構(gòu)電性連接的線路。21.如權(quán)利要求20所述的封裝方法，其特征在于，第一層壓層鉆過孔前，在第一層壓層預(yù)先層壓一層導(dǎo)電層； 在過孔中形成所述導(dǎo)電結(jié)構(gòu)后，對(duì)導(dǎo)電層進(jìn)行蝕刻，以形成芯片及其對(duì)應(yīng)引腳或其他芯片的導(dǎo)電結(jié)構(gòu)之間的電性連接線路。22.如權(quán)利要求20所述的封裝方法，其特征在于，鋪設(shè)第一層壓層時(shí)，該第一層壓層上單面具有金屬箔；在過孔中形成所述導(dǎo)電結(jié)構(gòu)后，對(duì)金屬箔進(jìn)行蝕刻，以形成芯片及其對(duì)應(yīng)引腳或其他芯片的導(dǎo)電結(jié)構(gòu)之間的電性連接線路。23.如權(quán)利要求20或21或22所述的封裝方法，其特征在于，導(dǎo)電結(jié)構(gòu)之間完成電性連接后，在第一層壓層上鋪設(shè)第二層壓層，該第二層壓層包覆導(dǎo)電結(jié)構(gòu)及其電性連接。24.如權(quán)利要求20所述的封裝方法，其特征在于，在鋪設(shè)第一層壓層前，在若干功率芯片上設(shè)置金屬片，以實(shí)現(xiàn)各功率芯片之間電性連接，金屬片還電性連接至相應(yīng)引腳。
【專利摘要】本發(fā)明公開一種新型嵌入式封裝，包含：預(yù)填塑封料的引線框架，及設(shè)置其上的若干芯片，預(yù)填塑材料填充引線框架鏤空結(jié)構(gòu)，使引線框架形成一平面無(wú)鏤空整體；圍繞引線框架分布設(shè)置的引腳；金屬片，連接在部分芯片上；第一層壓層，其包覆在芯片、引線框架、金屬片和引腳上；對(duì)應(yīng)引腳、以及各個(gè)芯片中用于連接各個(gè)引腳的區(qū)域處，第一層壓層設(shè)有由芯片或引腳的表面至第一層壓層外表面的導(dǎo)電結(jié)構(gòu)；各個(gè)芯片需連接引腳處的導(dǎo)電結(jié)構(gòu)與引腳或其他芯片的導(dǎo)電結(jié)構(gòu)電性連接。本發(fā)明將多芯片嵌入在預(yù)制的引線框架上，并被包覆在層壓層中通過導(dǎo)電結(jié)構(gòu)連接，提高熱性能和電性能，便于完成柔性功率和邏輯混合設(shè)計(jì)，具有三維堆疊能力，可進(jìn)行系統(tǒng)級(jí)封裝。
【IPC分類】H01L23/367, H01L23/31, H01L23/495, H01L25/16, H01L21/56, H01L21/50, H01L21/60
【公開號(hào)】CN105244347
【申請(qǐng)?zhí)枴緾N201410318620
【發(fā)明人】牛志強(qiáng), 潘華, 魯明朕, 何約瑟, 魯軍
【申請(qǐng)人】萬(wàn)國(guó)半導(dǎo)體股份有限公司
【公開日】2016年1月13日
【申請(qǐng)日】2014年7月7日