引線接合傳感器封裝及方法
【專利說明】引線接合傳感器封裝及方法
[0001]相關(guān)申請
[0002]本申請要求2014年8月18日提交的美國臨時(shí)申請?zhí)?2/038，429的權(quán)益，并且通過引用將其結(jié)合到本文中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及封裝的集成電路(半導(dǎo)體)芯片。
【背景技術(shù)】
[0004]借助于將集成電路芯片連接到襯底的引線接合而安裝在襯底上的集成電路芯片，在芯片封裝工業(yè)中已經(jīng)成為主要的實(shí)踐。隨著消費(fèi)者對更纖細(xì)移動裝置的要求增加，芯片封裝結(jié)構(gòu)也必須減小尺寸，特別是封裝高度，以滿足纖細(xì)裝置趨勢。
[0005]常規(guī)的封裝解決方案在US公開申請2003/0201535中公開，并且在圖1中示出。封裝1包含接合到有機(jī)封裝襯底3的圖像傳感器芯片2，其中芯片2通過接合引線4電連接到襯底3。接合引線4由樹脂5密封，并且然后再由密封劑6密封，同時(shí)留下芯片2的有源區(qū)域7暴露。有源區(qū)域7由透明元件8封閉。將圖像傳感器芯片2通過粘接劑9粘貼到襯底3。封裝外的電導(dǎo)性使用焊球10來實(shí)現(xiàn)。
[0006]采用這種封裝配置的問題是它的尺寸，并且特別是它的高度，不能如期望的按比例縮減。

【發(fā)明內(nèi)容】

[0007]上述問題和需求由封裝的芯片組件解決，該組件包括半導(dǎo)體芯片，其包含具有第一頂表面和第一底表面的半導(dǎo)體材料的第一襯底、整體地形成在第一頂表面上或中的半導(dǎo)體裝置和電耦合到半導(dǎo)體裝置的在第一頂表面處的第一接合焊盤。第二襯底包含第二頂表面和第二底表面、在第二頂表面和第二底表面之間延伸的第一孔、在第二頂表面和第二底表面之間延伸的一個或多個第二孔、在第二頂表面處的第二接合焊盤、在第二底表面處的第三接合焊盤以及電耦合到第二接合焊盤和第三接合焊盤的導(dǎo)體。將第一頂表面固定到第二底表面，使得半導(dǎo)體裝置與第一孔對準(zhǔn)，并且第一接合焊盤的每一個與一個或多個第二孔中的一個對準(zhǔn)。多個引線各自電連接在第一接合焊盤的一個和第二接合焊盤的一個之間，并且各自穿過一個或多個第二孔中的一個。
[0008]封裝的芯片組件包括半導(dǎo)體芯片，其包含具有第一頂表面和第一底表面的半導(dǎo)體材料的第一襯底、整體地形成在第一頂表面上或中的半導(dǎo)體裝置、電耦合到半導(dǎo)體裝置的在第一頂表面處的第一接合焊盤、形成到第一頂表面中的一個或多個溝槽和多個導(dǎo)電跡線，所述多個導(dǎo)電跡線各自具有電連接到第一接合焊盤的一個的第一部分、在第一頂表面之上延伸并且與其絕緣的第二部分和向下延伸到一個或多個溝槽的一個中的第三部分。第二襯底包含第二頂表面和第二底表面、在第二頂表面處的第二接合焊盤、在第二底表面處的第三接合焊盤以及電耦合到第二接合焊盤和第三接合焊盤的導(dǎo)體。將第一底表面固定到第二頂表面。多個引線各自電連接在多個導(dǎo)電跡線的一個的第三部分中的一個和第二接合焊盤的一個之間。
[0009]—種形成封裝的芯片組件的方法，包括提供半導(dǎo)體芯片，提供第二襯底，將它們固定在一起，并且將它們電連接在一起。半導(dǎo)體芯片包含具有第一頂表面和第一底表面的半導(dǎo)體材料的第一襯底、整體地形成在第一頂表面上或中的半導(dǎo)體裝置以及電耦合到半導(dǎo)體裝置的在第一頂表面處的第一接合焊盤。第二襯底包含第二頂表面和第二底表面、在第二頂表面和第二底表面之間延伸的第一孔、在第二頂表面和第二底表面之間延伸的一個或多個第二孔、在第二頂表面處的第二接合焊盤、在第二底表面處的第三接合焊盤以及電耦合到第二接合焊盤和第三接合焊盤的導(dǎo)體。所述固定包含將第一頂表面固定到第二底表面，使得半導(dǎo)體裝置與第一孔對準(zhǔn)，并且第一接合焊盤的每一個與一個或多個第二孔中的一個對準(zhǔn)。所述電連接包含將多個引線中的每一個電連接在第一接合焊盤的一個和第二接合焊盤的一個之間，其中多個引線的每一個穿過一個或多個第二孔中的一個。
[0010]一種形成封裝的芯片組件的方法，包含提供半導(dǎo)體芯片(其包含具有第一頂表面和第一底表面的半導(dǎo)體材料的第一襯底、整體地形成在第一頂表面上或中的半導(dǎo)體裝置以及電耦合到半導(dǎo)體裝置的在第一頂表面處的第一接合焊盤)，在第一頂表面內(nèi)形成一個或多個溝槽，形成多個導(dǎo)電跡線(各自具有電連接到第一接合焊盤的一個的第一部分、在第一頂表面之上延伸并且與其絕緣的第二部分和向下延伸到一個或多個溝槽的一個中的第三部分)，提供第二襯底(其包含第二頂表面和第二底表面、在第二頂表面處的第二接合焊盤、在第二底表面處的第三接合焊盤以及電耦合到第二接合焊盤和第三接合焊盤的導(dǎo)體)，將第一底表面固定到第二頂表面，并且將多個引線中的每一個電連接在多個導(dǎo)電跡線中的一個的第三部分的一個和第二接合焊盤的一個之間。
[0011]通過回顧說明書、權(quán)利要求書和附圖，本發(fā)明的其它目的和特征將變得顯而易見。
【附圖說明】
[0012]圖1是常規(guī)半導(dǎo)體封裝的側(cè)截面圖。
[0013]圖2A-2I是側(cè)截面圖，其圖示形成本發(fā)明的封裝的芯片組件的步驟。
[0014]圖3A圖示從側(cè)面和頂面截面方向觀察時(shí)封裝的芯片組件的元件的相關(guān)。
[0015]圖3B圖示從側(cè)面和底面截面方向觀察時(shí)封裝的芯片組件的元件的相關(guān)。
[0016]圖4是側(cè)截面圖，其圖示安裝到主襯底的封裝芯片組件。
[0017]圖5A-5M是側(cè)截面圖，其圖示形成本發(fā)明的封裝的芯片組件的一個備選實(shí)施例的步驟。
[0018]圖6是側(cè)截面圖，其圖示安裝到主襯底的封裝芯片組件的備選實(shí)施例。
[0019]圖7和8是頂視圖，其圖示安裝到主襯底的封裝芯片組件的備選實(shí)施例。
[0020]圖9是側(cè)截面圖，其圖示安裝到主襯底的封裝芯片組件的備選實(shí)施例。
【具體實(shí)施方式】
[0021 ] 本發(fā)明是相對于現(xiàn)有封裝解決方案提供實(shí)質(zhì)厚度優(yōu)勢的封裝的芯片組件。整個封裝高度能夠通過以下來減小:經(jīng)過改善的扇出封裝結(jié)構(gòu)和對管芯(die)幾何形狀的修改而優(yōu)化接合引線線圈(loop)高度。
[0022]圖2A-2I圖示封裝的芯片組件的形成，其開始于制作或提供扇出襯底20，該襯底能夠由剛性或柔性材料，例如陶瓷、聚酰亞胺、FR4、BT、半導(dǎo)體硅、玻璃或任何其它眾所周知的介入器襯底材料，來制成。襯底20能夠是單層或多層，其具有至少一個包含電導(dǎo)體22的電布線層。電導(dǎo)體22的布局/設(shè)計(jì)能夠是隨機(jī)的或偽隨機(jī)的，并且很大程度上取決于管芯的布局/設(shè)計(jì)。如圖2A中所圖示的，電布線導(dǎo)體22電連接襯底的頂表面上的引線接合焊盤24到襯底的底表面上的互連(接合)焊盤26。如果襯底20由導(dǎo)電材料制成，則導(dǎo)體22和焊盤24/26通過絕緣材料與襯底材料絕緣。
[0023]有源區(qū)域孔28穿過襯底20而形成(其將與下面討論的半導(dǎo)體芯片的有源區(qū)域?qū)?zhǔn))。多個接合焊盤孔30也穿過襯底20而形成(其將與下面討論的半導(dǎo)體芯片的接合焊盤對準(zhǔn))。如圖2B中所圖示的，優(yōu)選地，孔28和30不影響導(dǎo)體22、引線接合焊盤24和互連焊盤26中的任意?？?8、30能夠使用打洞機(jī)、CNC刳刨機(jī)(router)、蝕刻或任何其它合適的切割方法來形成?？?8、30能夠具有錐形的或垂直的側(cè)壁。圖2C和2D圖示襯底20的孔和焊盤的兩個不同的布局配置。在每個配置中，每個接合焊盤孔30將與半導(dǎo)體芯片的多個接合焊盤對準(zhǔn)。
[0024]襯底32使用粘接劑34附著到襯底20。襯底32在孔28之上延伸，如圖2E中所圖示的。對于具有光學(xué)有源區(qū)域的半導(dǎo)體芯片(下面討論)，襯底32能夠是光學(xué)透明的或半透明的。