金屬化疊層及包括其的半導(dǎo)體器件和電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001] 本公開涉及半導(dǎo)體技術(shù)，更具體地，涉及一種能夠降低導(dǎo)電互連部件之間電容的 金屬化(metallization)疊層以及包括這種金屬化疊層的半導(dǎo)體器件和電子設(shè)備。
【背景技術(shù)】
[0002] 隨著集成電路（IC)中器件密度的不斷增加，部件間的間隔越來越小。這使得IC中 各導(dǎo)電互連部件特別是互連配線之間的電容增加，并因此使IC性能劣化。另一方面，即便對(duì) 于性能要求不高的器件，也期望獲得低功耗，并因此希望降低電容。抑制這種電容增加的一 種方法是在互連部件之間使用氣隙，但是其機(jī)械和電學(xué)等穩(wěn)定性存在著問題。
[0003] 因此，需要能夠在互連部件之間不斷地減小電容。

【發(fā)明內(nèi)容】

[0004] 本公開的目的至少部分地在于提供一種能夠降低導(dǎo)電互連部件之間電容的金屬 化疊層以及包括這種金屬化疊層的半導(dǎo)體器件和電子設(shè)備。
[0005] 根據(jù)本公開的一個(gè)方面，提供了一種金屬化疊層，包括層間電介質(zhì)層，層間電介質(zhì) 層包括電介質(zhì)材料和負(fù)電容材料。該層間電介質(zhì)層中形成的至少一對(duì)彼此之間至少部分相 對(duì)的第一導(dǎo)電互連部件在它們的相對(duì)部分之間包括電介質(zhì)材料和負(fù)電容材料二者，和/或 該層間電介質(zhì)層的上層中形成的至少一個(gè)第二導(dǎo)電互連部件與該層間電介質(zhì)層的下層中 形成的與該第二導(dǎo)電互連部件至少部分相對(duì)的至少一個(gè)第三導(dǎo)電互連部件在它們的相對(duì) 部分之間包括電介質(zhì)材料和負(fù)電容材料二者。
[0006] 根據(jù)本公開的另一方面，提供了一種半導(dǎo)體器件，包括上述金屬化疊層。
[0007] 根據(jù)本公開的又一方面，提供了一種電子設(shè)備，包括上述半導(dǎo)體器件形成的集成 電路。
[0008] 根據(jù)本公開的實(shí)施例，彼此至少部分相對(duì)的一對(duì)導(dǎo)電互連部件之間可以包括電介 質(zhì)材料和負(fù)電容材料二者，從而在該對(duì)導(dǎo)電互連部件之間可以產(chǎn)生正電容和負(fù)電容二者。 由于負(fù)電容的存在(特別是正電容與負(fù)電容二者并聯(lián)的情況下），可以降低該對(duì)導(dǎo)電互連部 件之間的總電容。
【附圖說明】
[0009] 通過以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和 優(yōu)點(diǎn)將更為清楚，在附圖中：
[0010] 圖1是示出了根據(jù)本公開實(shí)施例的一對(duì)導(dǎo)電互連部件之間的電容的示意電路圖；
[0011] 圖2(a)-2(g)是示出了根據(jù)本公開實(shí)施例的制造金屬化疊層的流程中部分階段的 截面圖；
[0012] 圖3(8)-3(^)是示出了根據(jù)本公開另一實(shí)施例的制造金屬化疊層的流程中部分 階段的截面圖。
【具體實(shí)施方式】
[0013] 以下，將參照附圖來描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性 的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以 避免不必要地混淆本公開的概念。
[0014] 在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制 的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的 各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制 造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同 形狀、大小、相對(duì)位置的區(qū)域/層。
[0015] 在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件"上"時(shí)，該層/元件可 以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向 中一層/元件位于另一層/元件"上"，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元 件"下"。
[0016] 圖1是示出了根據(jù)本公開實(shí)施例的一對(duì)導(dǎo)電互連部件之間的電容的示意電路圖。
[0017] 如圖1所示，在層間電介質(zhì)層（IL)中，可以形成導(dǎo)電互連部件施和此。這種導(dǎo)電互連 部件可以是與襯底中形成的半導(dǎo)體器件的端子(例如，柵極、源極或漏極端子)相接觸的接 觸部(contact)，可以是連通上下層的導(dǎo)電通道(via)，可以是在IL中按一定路線行進(jìn)以便 將接觸部/導(dǎo)電通道彼此連接或?qū)⒅B接到一定端子（例如，焊盤）的導(dǎo)電互連 (interconnect)或配線(wiring)。通常，接觸部與導(dǎo)電通道的形式基本上相同，一般地是嵌 入于貫穿IL的通孔中的導(dǎo)電材料(例如，金屬如Cu、Al或W等）；導(dǎo)電互連一般地是嵌入于貫 穿IL且在IL中按設(shè)計(jì)線路延伸的槽中的導(dǎo)電材料(例如，金屬如Cu、Al或W等）。此外，在通孔 或槽的壁(例如，底壁、側(cè)壁等)上，還可以形成擴(kuò)散阻擋層。
[0018] 金屬化疊層可以包括多個(gè)IL的疊層（例如，從最靠近器件一側(cè)的IL開始分別是 11^0、11^1、11^、11^3、11^4一），各11^中形成接觸部、導(dǎo)電通道和/或?qū)щ娀ミB。一般地，在最靠近 器件的ILO中可以形成與器件端子相對(duì)應(yīng)的接觸部，在接下來一層ILl中可以形成導(dǎo)電互 連，在再上一層IL2中可以形成導(dǎo)電通道，在IL3中又可以形成導(dǎo)電互連，在IL4中又可以形 成導(dǎo)電通道，以此類推。這樣，可以實(shí)現(xiàn)所需的連接。注意，這僅僅是示例，金屬化疊層的數(shù) 目和配置不限于此。這種金屬化疊層可以用多種方法來制造，例如大馬士革工藝。
[0019] 由于金屬化疊層中存在眾多導(dǎo)電互連部件，因此不可避免某些導(dǎo)電互連部件至少 部分地彼此相對(duì)。例如，同一 IL中的兩個(gè)導(dǎo)電互連部件之間可能存在彼此相對(duì)的部分;分處 于不同IL中的兩個(gè)導(dǎo)電互連部件之間也可能存在彼此相對(duì)的部分。由于彼此之間的電介質(zhì) 材料(IL的本體），在這種導(dǎo)電互連部件之間形成了（正）電容。
[0020] -般地，電容器包括極板-電介質(zhì)材料-極板的配置，電介質(zhì)材料可以儲(chǔ)存電荷。常 規(guī)的電容器呈"正"電容特性，即，當(dāng)電介質(zhì)材料中儲(chǔ)存的電荷增多時(shí)，兩個(gè)極板間的電壓增 大。在本公開中，將這種電介質(zhì)材料稱作常規(guī)電介質(zhì)材料，或者直接簡(jiǎn)稱為電介質(zhì)材料，這 與該術(shù)語在本領(lǐng)域的常規(guī)含義相同。與此不同，某些材料在一定狀態(tài)下，可以呈現(xiàn)"負(fù)"電容 特性，即，隨著其中儲(chǔ)存的電荷增多，極板間的電壓反而表現(xiàn)為降低。這種材料稱作"負(fù)電容 材料"。例如，某些鐵電材料(例如含Hf、Zr、Ba或Sr的材料，如HfZrO 2、BaTi03、KH2P〇4或NBT或 其任意組合等)在到達(dá)某一臨界電場(chǎng)時(shí)，可發(fā)生極化現(xiàn)象。極化使得大量的束縛電荷瞬間積 累在材料的表面，使鐵電材料兩端的電壓減小。
[0021]根據(jù)本公開的實(shí)施例，可以負(fù)電容來補(bǔ)償這種正電容，以降低導(dǎo)電互連部件之間 的總電容。圖1示出了導(dǎo)電互連部件施和此之間由于作為IL本體的電介質(zhì)材料而導(dǎo)致的正電 容&、…、(V以及用于對(duì)此進(jìn)行補(bǔ)償?shù)呢?fù)電容C n_w、Cn_m，其中，m是大于等于1的正整數(shù)，n/ 是大于等于1的正整數(shù)。這種負(fù)電容例如可以通過在導(dǎo)電互連部件施和此之間引入負(fù)電容材 料(例如，通過在作為本體的電介質(zhì)材料中嵌入負(fù)電容材料)而得到。在該示例中，將這些電 容示出為并聯(lián)連接的配置。
[0022]由于并聯(lián)關(guān)系，導(dǎo)電互連部件施和此之間的總電容Ct可以表示為：
[0023]
[0024]可以看出，由于負(fù)電容的存在，相比于導(dǎo)電互連部件施和此之間完全是電介質(zhì)材料 的情況，總電容Ct可以降低，甚至可以接近0(零）。優(yōu)選地，Ct 2 0以保持器件在電學(xué)上穩(wěn)定。
[0025] 根據(jù)以上分析可以看出，通過在作為IL本體的電介質(zhì)材料中引入負(fù)電容材料，可 以抑制導(dǎo)電互連部件之間的電容。為了有效確保這種電容抑制效果，正電容與負(fù)電容優(yōu)選 地彼此并聯(lián)。例如，負(fù)電容材料可以從Mi的表面延伸到M 2的相對(duì)表面，從而由此導(dǎo)致的負(fù)電 容以MjPM2為極板。另一方面，作為IL本體的電介質(zhì)材料所導(dǎo)致的正電容也是以MjPM 2為極 板。也即，正電容和負(fù)電容可以共享相同的極板，從而彼此并聯(lián)。
[0026] 本公開的技術(shù)可以各種方式來呈現(xiàn)，以下將描述其中一些示例。由于一般地導(dǎo)電 互連或配線的延伸較長(zhǎng)，從而導(dǎo)致的電容相對(duì)較大，因此在下文中以補(bǔ)償導(dǎo)電互連或配線 之間的電容為例來進(jìn)行描述。當(dāng)然，本公開的技術(shù)可以適用于需要降低電容的其他場(chǎng)合。
[0027] 圖2(a)_2(g)是示出了根據(jù)本公開實(shí)施例的制造金屬化疊層的流程中部分階段的 截面圖。
[0028] 如圖2(a)所示，提供襯底1001。在