一種氮化鉭金屬薄層電阻結(jié)構(gòu)及其制備方法
【專利摘要】在制備大阻值的金屬薄層電阻時，為了提高集成度，金屬薄層做的很薄，阻值不易控制（通常情況下+/?10%），本發(fā)明的氮化鉭金屬薄層電阻結(jié)構(gòu)可以在制備大阻值（25?500歐姆）電阻時，精確控制其阻值至+/?3%的范圍。
【專利說明】
一種氮化鉭金屬薄層電阻結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于一種氮化鉭金屬薄層電阻結(jié)構(gòu)及其制備方法，特別是高精度、大阻值的氮化鉭金屬電阻結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]半導(dǎo)體電路中的電阻形式繁多，包括金屬電阻，多晶硅電阻，N型電阻，P型電阻等等，其中金屬電阻具有工作溫度范圍大，阻值穩(wěn)定等特點，被廣泛應(yīng)用。金屬電阻的制備形式多種多樣，包括鋁電阻，銅電阻，氮化鉭電阻等等。在制備較大阻值的金屬薄層電阻時，往往需要將金屬厚度做小來提高集成度，金屬厚度很薄，目前大阻值的氮化鉭電阻的厚度在100-300納米之間，通過濺射工藝制備所需濺射時間1-2秒，時間過短厚度不易控制，通常情況下厚度偏差10%，導(dǎo)致電阻阻值的精度+/_10%，隨著使用要求的不斷提高，采用單純?yōu)R射方法很難實現(xiàn)高精度大阻值的氮化鉭金屬薄層電阻，本發(fā)明的氮化鉭金屬薄層電阻結(jié)構(gòu)可以精確控制其阻值到+/-3%的范圍。

【發(fā)明內(nèi)容】

[0003]1、一種氮化鉭金屬薄層電阻結(jié)構(gòu)，其結(jié)構(gòu)包括:在硅襯底(101)上生長一層二氧化硅絕緣層(102)，在二氧化硅絕緣層上濺射一層100-300納米厚的氮化鉭(201)，在氮化鉭上面濺射一層1-3微米厚的鋁(202)，將電阻區(qū)的鋁刻蝕至漏出氮化鉭表面，在電阻區(qū)通過氧化工藝(溫度340-400攝氏度，時間5-60分鐘)來形成150-200納米厚的氧化鉭(501)，使電阻區(qū)的氮化鉭的厚度降低至100-150納米；
2、根據(jù)權(quán)利要求1所述氮化鉭金屬薄層電阻結(jié)構(gòu)，通過采用可控厚度的氧化鉭，將電阻區(qū)的氮化鉭金屬薄層做得更薄，從而精確控制電阻阻值至+/-3%的范圍；
3、一種氮化鉭金屬薄層電阻結(jié)構(gòu)的制備方法，其方法包括:
A、在硅襯底(101)材料上通過CVD或者熱氧化的方式生長100-300納米的氧化層(102);
B、在氧化層上通過派射方法連續(xù)淀積氮化鉭金屬(201)和招金屬(202);
C、光刻，金屬干法刻蝕，去膠，將不需要的金屬部分刻蝕掉；
D、光刻，鋁金屬濕法腐蝕，去膠，將作為氮化鉭電阻的部分暴露出來；
E、測量氮化鉭電阻阻值，使用溫度340-400攝氏度、時間5-60分鐘的氧化工藝，氧化暴露在表面的氮化鉭。
【附圖說明】
[0004]圖1是硅襯底氧化工藝后的截面圖圖2是硅襯底氧化工藝后的平面圖
圖3是金屬淀積工藝后的截面圖圖4是金屬淀積工藝后的平面圖圖5是光刻、金屬干法刻蝕、去膠工藝后的截面圖圖6是光刻、金屬干法刻蝕、去膠工藝后的平面圖圖7是光刻、鋁濕法腐蝕、去膠工藝后的截面圖圖8是光刻、鋁濕法腐蝕、去膠工藝后的平面圖圖9是氮化鉭氧化工藝后的截面圖圖10是氮化鉭氧化工藝后的平面圖。
[0005]編號說明:
100:此處為截面的位置
101:娃襯底，結(jié)合集成電路具體工藝，非限定娃單晶102: 二氧化硅層，結(jié)合集成電路工藝可以CVD淀積或者熱氧化層103: 二氧化硅層的厚度，厚度100-500納米，目的是使氮化鉭與硅襯底之間絕緣201:氮化鉭，通過濺射工藝，氬氣轟擊鉭靶材，同時通入氮氣，形成氮化鉭，需要與鋁(202)連續(xù)淀積，防止自然氧化層影響歐姆接觸
202:鋁，通過濺射工藝，氬氣轟擊鋁靶材形成，需要與氮化鉭(201)連續(xù)淀積，防止自然氧化層影響歐姆接觸
203:氮化鉭的厚度，100-300納米 204:鋁的厚度，厚度1-3微米
301:鋁條的寬度，是決定氮化鉭電阻阻值的關(guān)鍵參數(shù)，視具體氮化鉭電阻阻值、載流能力，光刻條件等而定
302:鋁條的長度，具體視集成電路布線要求而定，鋁的形狀并非限定401:表面暴露出來的氮化鉭寬度，是決定氮化鉭電阻阻值的關(guān)鍵參數(shù)，視具體氮化鉭電阻阻值、載流能力，光刻條件等而定
501:氧化鉭，通過氧化工藝，表面的氮化鉭經(jīng)過氧化反應(yīng)，部分轉(zhuǎn)化為氧化鉭，氧化鉭是絕緣體，氮化鉭的厚度變薄，方塊電阻變低
502:氧化鉭厚度，150-200納米。
【具體實施方式】
[0006]1.在硅襯底(101)材料上通過CVD或者熱氧化的方式生長100-300納米的氧化層
(102)，形成結(jié)構(gòu)如截面圖1、平面圖2所示，目的是另金屬層與硅襯底之間絕緣，結(jié)合集成電路具體工藝，硅襯底材料非限定。
[0007]2.在氧化層上通過濺射方法連續(xù)淀積氮化鉭金屬(201)和鋁金屬(202)，形成結(jié)構(gòu)如截面圖3、平面圖4所示，氮化鉭是通過氬氣濺射鉭靶材，同時通入氮氣而生成，氮化鉭濺射和鋁的濺射需要連續(xù)進行，防止生成自然氧化層，影響歐姆接觸。氮化鉭的厚度(203)范圍100-300納米，鋁的厚度(204)1-3微米。
[0008]3.光刻，金屬干法刻蝕，去膠，將不需要的金屬部分刻蝕掉，形成結(jié)構(gòu)如截面圖5、平面圖6所示，鋁條的寬度(301)，是決定氮化鉭電阻阻值的關(guān)鍵參數(shù)，視具體氮化鉭電阻阻值、載流能力，光刻條件等而定。鋁條的長度(302)，具體視集成電路布線要求而定，鋁的形狀并非限定。
[0009]4.光刻，鋁金屬濕法腐蝕，去膠，將作為氮化鉭電阻的部分暴露出來，形成結(jié)構(gòu)如截面圖7、平面圖8所示表面暴露出來的氮化鉭寬度(401)，是決定氮化鉭電阻阻值的關(guān)鍵參數(shù)，視具體氮化鉭電阻阻值、載流能力，光刻條件等而定。
[0010]5.測量氮化鉭電阻阻值，選擇相對應(yīng)的氧化工藝，氧化暴露在表面的氮化鉭，形成結(jié)構(gòu)如截面圖9、平面圖10所示，調(diào)節(jié)電阻阻值至目標(biāo)值+/-3%。。通過氧化工藝，表面的氮化鉭經(jīng)過氧化反應(yīng)，部分轉(zhuǎn)化為氧化鉭(501)，氧化鉭是絕緣體，由于氮化鉭的厚度變薄，導(dǎo)致氮化鉭的方塊電阻變低。氧化鉭厚度(502)范圍在150-200納米，具體視電阻阻值調(diào)節(jié)需要而定。電阻阻值的控制是通過氧化爐的氧化溫度調(diào)節(jié)以及氧化時間的長短調(diào)節(jié)，氧化溫度范圍340-400攝氏度，氧化時間范圍5-60分鐘，氧氣流量5_20升每分鐘，氧氣流量具體視氧化爐型號。
[0011]通過上述實施例闡述了本發(fā)明，同時也可以采用其它實施例實現(xiàn)本發(fā)明。本發(fā)明不局限于上述具體實施例，因此本發(fā)明由所附權(quán)利要求范圍限定。
【主權(quán)項】
1.一種氮化鉭金屬薄層電阻結(jié)構(gòu)，其結(jié)構(gòu)包括:在硅襯底(101)上生長一層二氧化硅絕緣層(102)，在二氧化硅絕緣層上濺射一層100-300納米厚的氮化鉭(201)，在氮化鉭上面濺射一層1-3微米厚的鋁(202)，將電阻區(qū)的鋁刻蝕至漏出氮化鉭表面，在電阻區(qū)通過氧化工藝(溫度340-400攝氏度，時間5-60分鐘)來形成150-200納米厚的氧化鉭(501)，使電阻區(qū)的氮化鉭的厚度降低至100-150納米。2.根據(jù)權(quán)利要求1所述氮化鉭金屬薄層電阻結(jié)構(gòu)，通過采用可控厚度的氧化鉭，將電阻區(qū)的氮化鉭金屬薄層做得更薄，從而精確控制電阻阻值至+/-3%的范圍。3.一種氮化鉭金屬薄層電阻結(jié)構(gòu)的制備方法，其方法包括: A、在硅襯底(101)材料上通過CVD或者熱氧化的方式生長100-300納米的氧化層(102); B、在氧化層上通過派射方法連續(xù)淀積氮化鉭金屬(201)和招金屬(202); C、光刻，金屬干法刻蝕，去膠，將不需要的金屬部分刻蝕掉； D、光刻，鋁金屬濕法腐蝕，去膠，將作為氮化鉭電阻的部分暴露出來； E、測量氮化鉭電阻阻值，使用溫度340-400攝氏度、時間5-60分鐘的氧化工藝，氧化暴露在表面的氮化鉭。
【文檔編號】H01C17/075GK105845297SQ201610317943
【公開日】2016年8月10日
【申請日】2016年5月16日
【發(fā)明人】薛維平
【申請人】上海芯石微電子有限公司