專利名稱：電位移轉(zhuǎn)電路與方法
技術領域：
本發(fā)明有關一種電位移轉(zhuǎn)電路(Level Shift Circuit),特別是指一種 能加速輸出電位移轉(zhuǎn)的電位移轉(zhuǎn)電路，以及相關聯(lián)的方法。
背景技術：
電位移轉(zhuǎn)電路為功率控制電路芯片(Power Control Circuit Chip)中 所經(jīng)常使用到的電路，其目的在于提供直流電壓轉(zhuǎn)換，包括由低壓轉(zhuǎn) 換至高壓(例如由5V轉(zhuǎn)換成12V、 23V等等)、或由高壓轉(zhuǎn)換至低壓(例 如由12V轉(zhuǎn)換成5V、 3V等等)。先前技術中之電位移轉(zhuǎn)電路IO，其基 本結構大致如圖1A所示，其中包括兩個PMOS晶體管Ml、 M2與兩個 NMOS晶體管M3、 M4。假設電路的目的是要將5V的輸入轉(zhuǎn)換成23V， 則電路中的輸入IN可以使用5V的工作電壓(第一工作電壓)，而VP2 的電壓可以是23V (第二工作電壓)。
請同時參考圖1A與圖1B，此電路的工作方式如下。假設在時間TO 時，電路的初始狀態(tài)為輸入IN在第一工作電壓的低位準(例如0V)， 反相輸入INB在第一工作電壓的高位準(例如5V)。由于反相輸入INB 在高位準，因此NMOS晶體管M4導通，節(jié)點B透過NMOS晶體管M4接 地，故位于OV的低位準；因節(jié)點B的電壓卽等于輸出OUT的電壓，故輸 出OUT亦在0V (第二工作電壓的低位準)。且因為節(jié)點B在低位準，故 PMOS晶體管Ml導通，電壓VP2透過PMOS晶體管Ml到達節(jié)點A,故節(jié) 點A處于等同于VP2的高位準(第二工作電壓的高位準，例如23V)。 而由于節(jié)點A處于高位準，故PMOS晶體管M2關閉，VP2的電壓不會影 響輸出OUT的電壓。
當此電路需要產(chǎn)生高壓輸出時，如圖1B時間Tl時所示，輸入IN
由低位準改變成高位準，此時由于NMOS晶體管M3導通，因此節(jié)點 A透過NMOS晶體管M3接地，但在轉(zhuǎn)換瞬時(transition state)之際， PMOS晶體管Ml也仍處于導通狀態(tài)，故VP2的電壓仍然影響節(jié)點A， 使該處的電壓并不是立刻到達低位準，而是從高位準緩慢下降；PMOS 晶體管M2受節(jié)點A控制，故也隨之逐漸導通，直到時間T2時，PMOS 晶體管M2完全導通，于是電壓VP2才能完全透過PMOS晶體管M2 到達節(jié)點B，使輸出電壓OUT拉高至等同于VP2的高位準，且同時， 因節(jié)點B的電壓到達高位準，故PMOS晶體管M1也才完全關閉，使 節(jié)點A穩(wěn)定在OV的低位準。
由上述說明及圖1B可知，在此種已知的電路結構中，自輸入IN 的電壓改變成為高位準(時間Tl)，至輸出電壓OUT拉高至等同于VP2 的高位準(時間T2)，其間有一段時間上的延遲，且若第一與第二工作 電壓之間階差較大，則此段時間延遲可能會相當長，而難令電路設計 者滿意。
有鑒于此，本發(fā)明即針對上述先前技術之不足，提出一種較佳之 電位移轉(zhuǎn)電路，其中藉由適切的電路設計，加快PMOS晶體管Ml、 M2的切換時間，以大幅提高電路輸出的變換速度。

發(fā)明內(nèi)容
本發(fā)明之第一目的在于提供一種電位移轉(zhuǎn)電路，其中藉由從第二 工作電壓來對輸出端提供電流，而加速輸出電壓的轉(zhuǎn)換。
本發(fā)明之第二目的在于提供一種電位移轉(zhuǎn)電路，其中在輸出電壓 完成轉(zhuǎn)換之后，即停止電路中多余的耗電，以減低功率耗損。
本發(fā)明之第三目的在于提供一種加快電位移轉(zhuǎn)電路中輸出位準變 換的方法，該方法與上述電位移轉(zhuǎn)電路對應。
為達上述之目的，在本發(fā)明的其中一個實施例中，提供了一種電 位移轉(zhuǎn)電路，其包含 一個電位移轉(zhuǎn)結構，用以接受第一工作電壓的 輸入，轉(zhuǎn)換成第二工作電壓而在其輸出端予以輸出；以及一條電流路 徑，用以接受第二工作電壓，而對上述電位移轉(zhuǎn)結構的輸出端供應電 流，以加快輸出端的位準變換。
在前述第一個實施例中，尚可進一步包含一條控制路徑，以控制 該電流路徑上的供電。其控制方法例如可透過電流鏡來達成。
此外，根據(jù)本發(fā)明的另一個實施例，電路中最好尚包含有一個功 率耗損控制電路，當電位移轉(zhuǎn)結構的輸出端達成電壓位準變換時，該 功率耗損控制電路停止電路中多余的耗電。
上述實施例中所述之功率耗損控制電路例如可以用充放電電路來 達成。
為達上述之目的，本發(fā)明提供的方法具有以下技術特征 一種加快電位移轉(zhuǎn)電路中輸出位準變換的方法，包括 提供第一工作電壓源與第二工作電壓源；
提供一個電位移轉(zhuǎn)結構，此結構接受第一工作電壓的輸入， 轉(zhuǎn)換成第二工作電壓而在其輸出端予以輸出；以及
從第二工作電壓源，對前述電位移轉(zhuǎn)結構的輸出端供應電流。
通過上述技術特征，本發(fā)明所提供的電位移轉(zhuǎn)電路及方法，根據(jù)
發(fā)明人的模擬實驗，在5V至23V的電位移轉(zhuǎn)場合，使用上述的電路， 可以使輸出位準的變換速度加快約30倍。
以下藉由具體實施例詳加說明，當更容易了解本發(fā)明之目的、技 術內(nèi)容、特點及其所達成之功效。


圖式說明
圖1A為先前技術之電位移轉(zhuǎn)電路的電路圖。
圖IB為先前技術之電位移轉(zhuǎn)電路，其輸入輸出發(fā)生變換時的對應 時相圖。
圖2為根據(jù)本發(fā)明第一實施例之電位移轉(zhuǎn)電路的電路圖。
圖3為本發(fā)明另一實施例的電路圖。 圖4為本發(fā)明又一實施例的電路圖。 圖5為本發(fā)明再一實施例的電路圖。 圖6為本發(fā)明又另一實施例的電路圖。 圖7為本發(fā)明再一實施例的電路圖。 圖8為本發(fā)明又一實施例的電路圖。 圖9為本發(fā)明再一實施例的電路圖。 圖IO為本發(fā)明又另一實施例的電路圖。 圖11為本發(fā)明再一實施例的電路圖。
圖中符號說明
10電位移轉(zhuǎn)電路
20電位移轉(zhuǎn)結構
30功率耗損控制電路
100, 200， 300， 400路徑
A，B節(jié)點
C1,C2，C3電容器
II, 12， 13， 14電流源
IN輸入
INB反相輸入
M1，M2，M3，M4晶體管
Mil, M12， M13， M14, M15， M16， M17, M18, M19， M20， M21, M22 M23，M24晶體管
N1，N2，N3,N4節(jié)點
OUT輸出 OUTB反相輸出 R1，R2，R3，R4電阻器
VP1第一工作電壓 VP2第二工作電壓
具體實施例方式
在以下所有實施例中，為便利說明起見，假設第一工作電壓VP1 為5V，而第二工作電壓VP2為23V;但當然，本發(fā)明并不局限于此，
而可適用于任何電壓之間的轉(zhuǎn)換。
請參考圖2，其中以電路圖的方式顯示本發(fā)明的第一個實施例。如 圖所示，在本實施例的電位移轉(zhuǎn)電路中，除了基本的一對PMOS晶體 管Mll、 M12和一對NMOS晶體管M13、 M14夕卜(以上構成基本的電 位移轉(zhuǎn)結構20)，另外包括有一個由第二工作電壓VP2來提高節(jié)點B 電壓的路徑100(VP2-M19-節(jié)點B)。其具體意義，透過以下對組件 作動方式的說明，當更易了解。
詳言之，在圖2中，當輸入IN的狀態(tài)由低位準改變成高位準時， 除了令晶體管M13導通、晶體管M14關閉之外，同時也使晶體管M15 導通，故路徑200上產(chǎn)生大電流；此電流透過晶體管M17、 M19所構 成的電流鏡(current mirror)，在路徑100上也成比例地產(chǎn)生對應的大電 流，流入節(jié)點B。由于節(jié)點B有大量電流流入，因此輸出OUT的電壓 迅速上升，且PMOS晶體管Mll加速關閉，使節(jié)點A的電壓迅速下降 至穩(wěn)定的0V低位準，而PMOS晶體管M12也隨之完全導通，使輸出 OUT和節(jié)點B處于穩(wěn)定的高位準狀態(tài)。
在以上電路中，當輸入IN的狀態(tài)由高位準改變成低位準時，其組 件作動方式也相似；此時反相輸入INB的狀態(tài)由低位準改變成高位準， 使晶體管M16導通，故路徑400上產(chǎn)生大電流；此電流透過晶體管
M18、 M20所構成的電流鏡，在路徑300上也成比例地產(chǎn)生對應的大 電流，流入節(jié)點A。由于節(jié)點A有大量電流流入，因此PMOS晶體管 M12加速關閉，使輸出OUT的電壓迅速下降至穩(wěn)定的OV低位準。
根據(jù)本案發(fā)明人的模擬實驗，在5V至23V的電位移轉(zhuǎn)場合，使 用上述的電路，可以使輸出位準的變換速度加快約30倍。
在圖2所示的電路中，于輸出OUT處于高位準時，路徑200上仍 不斷有電流流動(或是于輸出OUT處于低位準時，路徑400上仍不斷 有電流流動)，如此將造成較多的功率耗損，故上述電路還可再予改 進。
請見圖3，此為本發(fā)明的第二個實施例，此實施例與前述實施例的 不同處在于，晶體管M15的下方設置了一個功率耗損控制電路30。在 本實施例中，此電路30是一個充放電電路，透過儲存電荷的方式，構 成一個自動關閉晶體管M15的機制。詳言之，當輸入IN的狀態(tài)為高位 準時，晶體管M15導通，在路徑200上產(chǎn)生大電流；但此電流并不直 接透過接地流失，而是會對電容器C1充電。隨著電容器C1不斷累積 電荷，節(jié)點N1的電壓也不斷拉高，晶體管M15的柵極對源極電壓Vcs 開始下降，直到節(jié)點Nl的電壓到達高位準后，晶體管M15便自動關 閉而不再有電流流通。此時雖然輸入IN的狀態(tài)仍然處于高位準，但由 于晶體管M15不導通，因此路徑200上便不再產(chǎn)生任何電流，且相對 應地，路徑100上也不再產(chǎn)生任何電流。換言之，在此一實施例的電 路中，僅在輸出電壓變換位準時，路徑100與200上才會產(chǎn)生電流， 而當輸出電壓到達穩(wěn)定狀態(tài)時，電路便不會消耗額外的功率。
當輸入IN的狀態(tài)由高位準改變成低位準時，反相輸入INB相對 應地由低位準改變成高位準，此時晶體管M15關閉但NMOS晶體管 M21導通，故電容器Cl透過導通的晶體管M21而放電。此機制的目 的是在下一循環(huán)之前、亦卽輸入IN的狀態(tài)由低位準再次改變成高位準
之前，使節(jié)點N1恢復到低位準，避免因Vcs為0而使晶體管M15停 留在關閉狀態(tài)。
上述電路中，電容器Cl的電容值，可以根據(jù)路徑100對節(jié)點B 所需供應的電流量，以及路徑200上的寄生電容，來適切決定。不過， 此一電容值的選擇，對本發(fā)明而言并非關鍵，因所選定的電容值即使 并非最佳，也不影響對節(jié)點B電壓上升的加速效應。
類似地，圖中電路右下方的電容器C2和晶體管M22提供相類似 的充放電作用，在反相輸入INB從低位準改變成高位準時，藉由電容 器C2充電而使晶體管M16的Vm下降，直至晶體管M16關閉，以在 輸出穩(wěn)定后停止路徑400與300上的電流流動；而當反相輸入INB由 高位準改變成低位準時，晶體管M16關閉但NMOS晶體管M22導通， 電容器C2透過導通的晶體管M22而放電，以在反相輸入INB的狀態(tài) 由低位準再次改變成高位準之前，使節(jié)點N2恢復到低位準。
當然，上述圖3電路中，如將NMOS晶體管M21、 M22用PMOS 晶體管來取代，亦可達成同樣目的，如圖4中的PMOS晶體管M23、 M24所示。此時PMOS晶體管M23、 M24的柵極，自也當分別改由輸 入IN和反相輸入INB來控制。
又，上述圖3、圖4的電路，也可改設計成如圖5所示，其中以電 阻器Rl、 R2來取代NMOS晶體管開關M21、 M22或PMOS晶體管開 關M23、 M24。在此電路中，當晶體管M15導通時，由于電阻器Rl 的阻值相對夠大，因此大部分電流仍會對電容器C1充電；而當晶體管 M15關閉時，電容器Cl透過電阻器Rl放電。電路右方的電容器C2 和電阻器R2，其工作方式也相似。所以，本實施例的電路，也可以達 成與圖3、圖4電路相似的效果。
此外，圖5所示的電路，又可改變成如圖6所示，以固定電流源
II、 12來取代電阻器R1、 R2。此等固定電流源Il、 12的電流量，應設 計使其較小，以讓大部分電流經(jīng)過電容器C1、 C2對之充電。此實施例 的電路，也可以達成與圖3、圖4電路相似的效果。
在以上圖3、圖4所示的電路實施例中，因為同一時間點NMOS 晶體管開關M21、 M22 (或PMOS晶體管開關M23、 M24)其中只有 一個會導通，故事實上并不絕對需要兩個電容器Cl與C2。就圖3的 電路而言，可改變成圖7所示的電路，共享一個電容器C3;如此可以 減少電路在芯片上所占據(jù)的面積。在此電路中，當輸入IN的狀態(tài)為高 位準時，晶體管M15、 M22導通，晶體管M16、 M21關閉，故電容器 C3由節(jié)點Nl向節(jié)點N2的方向充電，此時節(jié)點Nl的電位高于節(jié)點 N2;而當輸入IN的狀態(tài)為低位準時，晶體管M16、 M21導通，晶體 管M15、 M22關閉，此時電容器C3先透過晶體管M21放電，再由節(jié) 點N2向節(jié)點N1的方向充電，至終節(jié)點N2的電位將高于節(jié)點N1。因 此，圖7的電路也可以達成與圖3電路相似的效果。
至于圖4的電路，也可做類似的改變，不另贅述。
在第3至7圖所示的電路實施例中，其主要目的是在輸出OUT達 到穩(wěn)定之后，停止路徑200或400上的電流流動，以減少功率耗損。 而利用電容器C1、 C2 (或C3)充電的機制，來升高節(jié)點N1、 N2的電 位，以關閉晶體管M15、 M16，僅是可行的較佳作法之I 。其它作法， 雖未必如第3至7圖所示的電路理想，但也可達到同樣目的；例如圖8， 可透過以節(jié)點A的電壓來控制NMOS晶體管開關M21，或如圖9，以 節(jié)點B的電壓來控制PMOS晶體管開關M23，而達到類似的效果。
詳言之，在圖8所示的電路中，當輸入IN的狀態(tài)由低位準改變成 高位準時，雖然節(jié)點A的電位下降，但在尚未完全降至低位準前，NMOS 晶體管開關M21仍處于導通狀態(tài)，因此路徑200上仍有電流流通，且 此電流透過電流鏡被復制到路徑100上，而流入節(jié)點B，以加速拉高輸
出OUT的電壓。當輸出OUT到達高位準時，PMOS晶體管Mll完全 關閉，節(jié)點A的電位下降至OV，因此NMOS晶體管開關M21也完全 關閉，于是將路徑200切斷成斷路，功率耗損不再增加。而當輸入IN 的狀態(tài)由高位準改變成低位準時，反相輸入INB的狀態(tài)由低位準改變 成高位準，故電路右方將以相似的方式工作。
在圖9所示的電路中，當輸入IN的狀態(tài)由低位準改變成高位準時， 由于節(jié)點B的電壓尚未立刻上升到達高位準，故PMOS晶體管開關 M23仍處于導通狀態(tài)，因此路徑200上仍有電流流通，且此電流透過 電流鏡被復制到路徑IOO上，而流入節(jié)點B，以加速拉高輸出OUT的 電壓。當輸出OUT到達高位準時，PMOS晶體管M23便完全關閉，于 是將路徑200切斷成斷路，功率耗損不再增加。而當輸入IN的狀態(tài)由 高位準改變成低位準時，反相輸入INB的狀態(tài)由低位準改變成高位準， 故電路右方將以相似的方式工作。
以上所述電路中，NMOS晶體管開關M21、 M22或PMOS晶體管 開關M23、 M24必須設計成能在第二工作電壓VP2之下工作。
除以上所述各實施例之外，就本發(fā)明而言，產(chǎn)生電流供應至節(jié)點 B (輸出OUT)，也并不局限于利用電流鏡來達成。例如圖10所示， 可用電阻器R3、 R4來取代圖7電路中的晶體管M17、 M18，同樣可達 到類似的效果。(當然，電路下方的結構，可以代換成圖2 — 6、 8、 9 任一圖所示的結構。)
詳言之，在圖10所示的電路中，當輸入IN的狀態(tài)由低位準改變 成高位準時，NMOS晶體管M15導通，且由于電阻器R3造成壓降， 故節(jié)點N3的電壓本已處于較低的電位，晶體管M15的導通更將該節(jié) 點N3處的電位迅速下拉，因此PMOS晶體管M19導通，且在路徑200 與路徑100兩條路徑上，可透過適當?shù)卦O計電阻器R3的阻值，來調(diào)整 兩條路徑上的電流量，例如可使路徑200的阻值遠較路徑100為高，
以使較多的電流通往路徑100而流入節(jié)點B，達成加速拉高輸出OUT 電壓的目的。而當輸入IN的狀態(tài)由高位準改變成低位準時，反相輸入 INB的狀態(tài)相對應地由低位準改變成高位準，透過電路右方的對稱組 件，即可類似地拉高節(jié)點A的電壓，使PMOS晶體管M12快速關閉， 而令輸出OUT的電壓快速下降至0V的低位準。
熟悉本技術者，當亦可輕易思及，將以上圖io所示的電路改變成 圖11的電路，其中以一對較弱的固定電流源I3、 14來取代R3、 R4。 在此電路中，當輸入IN的狀態(tài)由低位準改變成高位準時，由于固定電 流源13的力量弱于NMOS晶體管M15導通的力量，因此節(jié)點N3處的 電位迅速下降，PMOS晶體管M19導通，且在路徑200與路徑100兩 條路徑上，路徑200的電流量被弱固定電流源I3所限制，故較多的電 流通往路徑100而流入節(jié)點B，達成加速拉高輸出OUT電壓的目的。 而當輸入IN的狀態(tài)由高位準改變成低位準時，電路右方的對稱組件以 相似的方式工作，使輸出OUT的電壓快速下降至0V的低位準。
綜上所述，本發(fā)明的主要概念在于，提供一條藉由較高的工作電 壓來對輸出端提供電流的路徑，以加速輸出電壓的轉(zhuǎn)換；在此精神下， 熟悉本技術者可以思及多種作法，而均應包含在本發(fā)明的范圍之內(nèi)。 又，本發(fā)明的另一個主要概念，在于透過功率耗損控制電路，使得當 輸出端電壓變換完成之后，自動停止電路中多余的耗電；在此精神下， 熟悉本技術者同樣地可以思及多種作法，也均應包含在本發(fā)明的范圍 之內(nèi)。
以上已針對較佳實施例來說明本發(fā)明，唯以上所述者，僅為使熟 悉本技術者易于了解本發(fā)明的內(nèi)容而已，并非用來限定本發(fā)明之權利
范圍。如前所述，對于熟悉本技術者，當可在本發(fā)明概念之內(nèi)，立即 思及各種等效變化。例如，本發(fā)明亦可應用在高壓對低壓的電位移轉(zhuǎn) 電路，而未必局限于應用在低壓對高壓的電位移轉(zhuǎn)電路；又，雖然就
效率而言，在輸出OUT完成位準變換的大致同時，關閉晶體管M15、
M16，其效率最佳，但也可將電路設計成，在輸出OUT完成位準變換 之前或之后關閉晶體管M15、 M16;此外，雖然前述實施例中電路都 采對稱設計，但也可以只采用所示電路的左邊或右邊，而只加快電路 輸出位準由低變高或由高變低時的變換；等等。故凡依本發(fā)明之概念 與精神所為之均等變化或修飾，均應包括于本發(fā)明之申請專利范圍內(nèi)。
權利要求
1.一種電位移轉(zhuǎn)電路，包含一個電位移轉(zhuǎn)結構，用以接受第一工作電壓的輸入，轉(zhuǎn)換成第二工作電壓而在其輸出端予以輸出；以及一條電流路徑，用以接受第二工作電壓，而對上述電位移轉(zhuǎn)結構的輸出端供應電流。
2. 如權利要求l所述的電位移轉(zhuǎn)電路，其中該第二工作電壓高于 該第一工作電壓。
3. 如權利要求l所述的電位移轉(zhuǎn)電路，其中該電流路徑受控于一 條控制路徑，此控制路徑的導通與否受控于前述第一工作電壓的輸入 位準。
4. 如權利要求3所述的電位移轉(zhuǎn)電路，其中該電流路徑與該控制 路徑上各包含一個晶體管，此兩晶體管構成一個電流鏡，將控制路徑 上的電流成比例地復制到電流路徑之上。
5. 如權利要求3所述的電位移轉(zhuǎn)電路，其中該電流路徑上包含一 個電流路徑開關，該控制路徑上包含一個電阻器和一個控制路徑開關， 此控制路徑開關隨第一工作電壓的位準而開閉，而所述電阻器的第一 端與第二工作電壓連接，第二端則控制所述電流路徑開關，且此第二 端又連接至所述控制路徑開關。
6. 如權利要求3所述的電位移轉(zhuǎn)電路，其中該電流路徑上包含一 個電流路徑開關，該控制路徑上包含一個固定電流源和一個控制路徑 開關，此控制路徑開關隨第一工作電壓的位準而開閉，而所述固定電 流源的第一端與第二工作電壓連接，第二端則控制所述電流路徑開關， 且此第二端又連接至所述控制路徑開關。
7. 如權利要求3所述的電位移轉(zhuǎn)電路，其中該控制路徑與一個功率耗損控制電路連接，當電位移轉(zhuǎn)結構的輸出端達成電壓位準轉(zhuǎn)換時， 該功率耗損控制電路切斷前述控制路徑。
8. 如權利要求7所述的電位移轉(zhuǎn)電路，其中該控制路徑一端與第 二工作電壓連接，另一端透過該功率耗損控制電路而接地。
9. 如權利要求7所述的電位移轉(zhuǎn)電路，其中該功率耗損控制電路 為一個充放電電路。
10. 如權利要求7所述的電位移轉(zhuǎn)電路，其中該功率耗損控制電 路包括一個電阻器。
11. 如權利要求7所述的電位移轉(zhuǎn)電路，其中該功率耗損控制電 路包括一個固定電流源。
12. 如權利要求7所述的電位移轉(zhuǎn)電路，其中所述電位移轉(zhuǎn)結構 另包括一個反相輸出端，且電位移轉(zhuǎn)電路另包括第二條電流路徑，此 第二電流路徑接受第二工作電壓，而對上述電位移轉(zhuǎn)結構的反相輸出 端供應電流，該第二電流路徑受控于一條第二控制路徑，此第二控制 路徑與第二功率耗損控制電路連接，當電位移轉(zhuǎn)結構的反相輸出端達 成電壓位準轉(zhuǎn)換時，該第二功率耗損控制電路切斷前述第二控制路徑；且所述功率耗損控制電路與第二功率耗損控制電路均為充放電電路， 兩者共享同一個電容器。
13. 如權利要求1所述的電位移轉(zhuǎn)電路，其中該電位移轉(zhuǎn)結構包 含一對PMOS晶體管與一對NMOS晶體管，該對PMOS晶體管的源極 均與供應第二工作電壓的第二工作電壓源電連接，漏極互相與對方的 柵極電連接，而該對NMOS晶體管的源極均接地，漏極分別與該對 PMOS晶體管的漏極電連接，且其中一個NMOS晶體管的柵極接收第 一工作電壓的輸入。
14. 一種加快電位移轉(zhuǎn)電路中輸出位準變換的方法，包括 提供第一工作電壓源與第二工作電壓源；提供一個電位移轉(zhuǎn)結構，此結構接受第一工作電壓的輸入，轉(zhuǎn)換 成第二工作電壓而在其輸出端予以輸出；以及從第二工作電壓源，對前述電位移轉(zhuǎn)結構的輸出端供應電流。
15. 如權利要求14所述的方法，其進一步包括提供一條控制路 徑，以啟動或停止對前述電位移轉(zhuǎn)結構的輸出端供應電流，此控制路 徑的導通與否受控于前述第一工作電壓的輸入位準。
16. 如權利要求15所述的方法，其中對前述電位移轉(zhuǎn)結構的輸出 端供應電流的步驟，透過一條電流路徑來達成，且該電流路徑與前述 控制路徑上各包含一個晶體管，此兩晶體管構成一個電流鏡，將控制 路徑上的電流成比例地復制到電流路徑之上。
17. 如權利要求15所述的方法，其進一步包括當電位移轉(zhuǎn)結構 的輸出端達成電壓位準轉(zhuǎn)換時，切斷前述控制路徑。
18. 如權利要求17所述的方法，其中該控制路徑上具有一個MOS 晶體管開關，且所述切斷該控制路徑的步驟包括藉由降低該MOS晶 體管開關的柵/漏極壓差，而關閉該MOS晶體管開關。
19. 如權利要求18所述的方法，其中該控制路徑上具有一個MOS 晶體管開關和一個串聯(lián)的充放電電路，且所述切斷該控制路徑的步驟 包括藉由對該充放電電路充電，以降低該MOS晶體管開關的柵漏極 壓差，而關閉該MOS晶體管開關。
20.如權利要求14所述的方法，其中該電位移轉(zhuǎn)結構包含一對 PMOS晶體管與一對NMOS晶體管，該對PMOS晶體管的源極均與供 應第二工作電壓的第二工作電壓源電連接，漏極互相與對方的柵極電 連接，而該對NMOS晶體管的源極均接地，漏極分別與該對PMOS晶 體管的漏極電連接，且其中一個NMOS晶體管的柵極接收第一工作電 壓的輸入。
全文摘要
本發(fā)明提出一種電位移轉(zhuǎn)電路與方法，其包含一個電位移轉(zhuǎn)結構，用以接受第一工作電壓的輸入，轉(zhuǎn)換成第二工作電壓而在其輸出端予以輸出；以及一條電流路徑，用以接受第二工作電壓，而對上述電位移轉(zhuǎn)結構的輸出端供應電流，以加快輸出端的位準變換。電路中最好尚包含有一個功率耗損控制電路，當電位移轉(zhuǎn)結構的輸出端達成電壓位準變換時，該功率耗損控制電路停止電路中多余的耗電。根據(jù)模擬實驗，在5V至23V的電位移轉(zhuǎn)場合，使用本發(fā)明電路，可以使輸出位準的變換速度加快約30倍。
文檔編號H02M3/04GK101102082SQ20061010117
公開日2008年1月9日 申請日期2006年7月3日 優(yōu)先權日2006年7月3日
發(fā)明者劉景萌, 林寶全, 蘇宏德, 陳安東 申請人:立锜科技股份有限公司