1.一種驅動電路，其特征在于，包括：
控制信號產生模塊，所述控制信號產生模塊用于產生相同周期的第一控制信號、第二控制信號和第三控制信號；
驅動信號產生模塊，所述驅動信號產生模塊與所述控制信號產生模塊相連，所述第一控制信號、所述第二控制信號和所述第三控制信號控制所述驅動信號產生模塊產生驅動脈沖信號；其中，當所述第一控制信號從低電平跳變?yōu)楦唠娖胶?，所述第二控制信號先從高電平跳變?yōu)榈碗娖?，所述第三控制信號再從低電平跳變?yōu)楦唠娖?，以及當所述第三控制信號從高電平跳變?yōu)榈碗娖胶?，所述第二控制信號先從低電平跳變?yōu)楦唠娖?，所述第一控制信號再從高電平跳變?yōu)榈碗娖健?/p>
2.根據權利要求1所述的驅動電路，其特征在于，所述驅動信號產生模塊包括：
第一PMOS管，所述第一PMOS管的源端與預設電源相連，所述第一PMOS管的柵端接收所述第一控制信號；
第二PMOS管，所述第二PMOS管的源端與所述預設電源相連，所述第二PMOS管的柵端接收所述第二控制信號；
第一NMOS管，所述第一NMOS管的漏端分別與所述第一PMOS管的漏端和所述第二PMOS管的漏端相連，所述第一NMOS管的柵端接收所述第三控制信號，所述第一NMOS管的源端接地；
第二NMOS管，所述第二NMOS管的漏端分別與所述第一PMOS管的漏端和所述第二PMOS管的漏端相連，所述第二NMOS管的柵端接收所述第二控制信號，所述第二NMOS管的源端接地，所述第一NMOS管的漏端、所述第二NMOS管的漏端、所述第一PMOS管的漏端和所述第二PMOS管的漏端之間具有節(jié)點，所述節(jié)點作為所述驅動電路的輸出端。
3.一種電荷泵電路，其特征在于，包括第一驅動電路、第二驅動電路和電荷泵，其中，
所述第一驅動電路包括：
第一控制信號產生模塊，所述第一控制信號產生模塊用于產生相同周期的第一控制信號、第二控制信號和第三控制信號；
第一驅動信號產生模塊，所述第一驅動信號產生模塊與所述第一控制信號產生模塊相連，所述第一控制信號、所述第二控制信號和所述第三控制信號控制所述第一驅動信號產生模塊產生第一驅動脈沖信號；其中，當所述第一控制信號從低電平跳變?yōu)楦唠娖胶?，所述第二控制信號先從高電平跳變?yōu)榈碗娖剑龅谌刂菩盘栐購牡碗娖教優(yōu)楦唠娖?，以及當所述第三控制信號從高電平跳變?yōu)榈碗娖胶?，所述第二控制信號先從低電平跳變?yōu)楦唠娖?，所述第一控制信號再從高電平跳變?yōu)榈碗娖剑?/p>
所述第二驅動電路包括：
第二控制信號產生模塊，所述第二控制信號產生模塊用于產生相同周期的第四控制信號、第五控制信號和第六控制信號；
第二驅動信號產生模塊，所述第二驅動信號產生模塊與所述第二控制信號產生模塊相連，所述第四控制信號、所述第五控制信號和所述第六控制信號控制所述第二驅動信號產生模塊產生第二驅動脈沖信號；其中，當所述第四控制信號從低電平跳變?yōu)楦唠娖胶?，所述第五控制信號先從高電平跳變?yōu)榈碗娖?，所述第六控制信號再從低電平跳變?yōu)楦唠娖?，以及當所述第六控制信號從高電平跳變?yōu)榈碗娖胶?，所述第五控制信號先從低電平跳變?yōu)楦唠娖?，所述第四控制信號再從高電平跳變?yōu)榈碗娖剑?/p>
所述電荷泵分別與所述第一驅動電路和所述第二驅動電路相連，所述第一驅動脈沖信號和所述第二驅動脈沖信號驅動所述電荷泵。
4.根據權利要求3所述的電荷泵電路，其特征在于，所述第一驅動信號產生模塊包括：
第一PMOS管，所述第一PMOS管的源端與預設電源相連，所述第一PMOS管的柵端接收所述第一控制信號；
第二PMOS管，所述第二PMOS管的源端與所述預設電源相連，所述第二PMOS管的柵端接收所述第二控制信號；
第一NMOS管，所述第一NMOS管的漏端分別與所述第一PMOS管的漏端和所述第二PMOS管的漏端相連，所述第一NMOS管的柵端接收所述第三控制信號，所述第一NMOS管的源端接地；
第二NMOS管，所述第二NMOS管的漏端分別與所述第一PMOS管的漏端和所述第二PMOS管的漏端相連，所述第二NMOS管的柵端接收所述第二控制信號，所述第二NMOS管的源端接地，所述第一NMOS管的漏端、所述第二NMOS管的漏端、所述第一PMOS管的漏端和所述第二PMOS管的漏端之間具有第一節(jié)點，所述第一節(jié)點作為所述第一驅動電路的輸出端。
5.根據權利要求3所述的電荷泵電路，其特征在于，所述第二驅動信號產生模塊包括：
第三PMOS管，所述第三PMOS管的源端與預設電源相連，所述第三PMOS管的柵端接收所述第四控制信號；
第四PMOS管，所述第四PMOS管的源端與所述預設電源相連，所述第四PMOS管的柵端接收所述第五控制信號；
第三NMOS管，所述第三NMOS管的漏端分別與所述第三PMOS管的漏端和所述第四PMOS管的漏端相連，所述第三NMOS管的柵端接收所述第六控制信號，所述第三NMOS管的源端接地；
第四NMOS管，所述第四NMOS管的漏端分別與所述第三PMOS管的漏端和所述第四PMOS管的漏端相連，所述第四NMOS管的柵端接收所述第五控制信號，所述第四NMOS管的源端接地，所述第三NMOS管的漏端、所述第四NMOS管的漏端、所述第三PMOS管的漏端和所述第四PMOS管的漏端之間具有第二節(jié)點，所述第二節(jié)點作為所述第二驅動電路的輸出端。