專(zhuān)利名稱(chēng)：驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種驅(qū)動(dòng)電路，特別是適于驅(qū)動(dòng)電容性負(fù)載的驅(qū)動(dòng)電路。


圖13是表示特開(kāi)平11-119750號(hào)公報(bào)所公開(kāi)的液晶顯示裝置的驅(qū)動(dòng)電路構(gòu)成的一個(gè)例子的示意圖。參照?qǐng)D13可知，該驅(qū)動(dòng)電路由以下元件構(gòu)成N溝道MOS晶體管1011，其源極通過(guò)開(kāi)關(guān)1031與輸入端子T1連接，其柵極和漏極連接在一起；開(kāi)關(guān)1032，連接在N溝道MOS晶體管1011的漏極和高電位電源VDD之間 N溝道MOS晶體管1012，其柵極與N溝道MOS晶體管1011的柵極連接在一起(連接節(jié)點(diǎn)的電壓為V10)，其漏極通過(guò)開(kāi)關(guān)1033與高電位電源VDD連接在一起；P溝道MOS晶體管1021，其源極通過(guò)開(kāi)關(guān)1041與輸入端子T1連接，其柵極和漏極連接在一起；開(kāi)關(guān)1042，連接在P溝道MOS晶體管1021的漏極和低電位電源VSS之間；P溝道MOS晶體管1022，其柵極與P溝道MOS晶體管1021的柵極連接在一起(連接節(jié)點(diǎn)的電壓為V20)，其漏極通過(guò)開(kāi)關(guān)1043與低電位電源VSS連接在一起。N溝道MOS晶體管1012的源極和P溝道MOS晶體管1022的源極連接在一起，并且都與輸出端子T2連接。此外，作為預(yù)充放電裝置，還包括連接在輸出端子T2和高電位電源VDD之間的開(kāi)關(guān)1044，以及連接在輸出端子T2和低電位電源VSS之間的開(kāi)關(guān)1034。
圖14(a)是表示如圖13所示的現(xiàn)有驅(qū)動(dòng)電路的開(kāi)關(guān)控制動(dòng)作的時(shí)序圖。圖14(b)是表示如圖13所示的現(xiàn)有驅(qū)動(dòng)電路的內(nèi)部節(jié)點(diǎn)V10、V20、輸出電壓Vout的電壓波形的示意圖。
參照?qǐng)D13和圖14，對(duì)現(xiàn)有的驅(qū)動(dòng)電路的開(kāi)關(guān)控制動(dòng)作進(jìn)行說(shuō)明。首先，在時(shí)刻t0使開(kāi)關(guān)1032、1034導(dǎo)通，進(jìn)入預(yù)充電模式。其結(jié)果使輸出電壓Vout下降。在這種狀態(tài)下，由于開(kāi)關(guān)1031、1032分別處于斷開(kāi)、導(dǎo)通狀態(tài)，所以晶體管1011、1012的柵極的偏壓為電源電壓VDD。
接下來(lái)，在時(shí)刻t1分別使開(kāi)關(guān)1031、1032導(dǎo)通、斷開(kāi)。其結(jié)果是，由于晶體管1011的作用，偏壓變化為由輸入電壓Vin僅偏離晶體管1011的閾值Vth1011的電壓。即，偏壓V10為V10＝Vin+Vth1011。晶體管的閾值Vth是以源極為基準(zhǔn)的電位表示的。
接下來(lái)，在時(shí)刻t2使開(kāi)關(guān)1034斷開(kāi)，預(yù)充電模式結(jié)束，使開(kāi)關(guān)1033導(dǎo)通。在這種狀態(tài)下，由于晶體管1012起源極跟隨器的作用，所以輸出電壓Vout變化為由晶體管1012的柵極偏壓V10僅偏離N溝道MOS晶體管1012的閾值電壓Vth1012的電壓。即，輸出電壓Vout為Vout＝V10-Vth1012＝Vin+Vth1011-Vth1012。
其中，如果Vth1011≈Vth1012，則Vout≈Vin，輸出電壓Vout與輸入電壓Vin大致相等。
在時(shí)刻t0′(＝t3)，使開(kāi)關(guān)1042、1444導(dǎo)通，進(jìn)入預(yù)充電模式。其結(jié)果使輸出電壓Vout升高。在這種狀態(tài)下，由于開(kāi)關(guān)1041、1042分別處于斷開(kāi)、導(dǎo)通狀態(tài)，所以晶體管1021、1022的柵極的偏壓V20為電源電壓VSS。
接下來(lái)，在時(shí)刻t1′分別使開(kāi)關(guān)1041、1042導(dǎo)通、斷開(kāi)。其結(jié)果是，由于晶體管1021的作用，偏壓變化為由輸入電壓Vin僅偏離P溝道MOS晶體管1021的閾值Vth1021的電壓。即，偏壓V20為V20＝Vin+Vth1021。
接下來(lái)，在時(shí)刻t2′分別使開(kāi)關(guān)1044、1043斷開(kāi)、導(dǎo)通，預(yù)充電模式結(jié)束。在這種狀態(tài)下，由于晶體管1022起到源極跟隨器的作用，所以輸出電壓Vout變化為由晶體管1022的柵極偏壓V20僅偏離晶體管1022的閾值電壓Vth1022的電壓。即，輸出電壓Vout為Vout＝V20-Vth1022＝Vin+Vth1021-Vth1022。
其中，如果P溝道MOS晶體管1021、1022的閾值電壓Vth1021≈Vth1022，則Vout≈Vin，輸出電壓Vout與輸入電壓Vin大致相等。在實(shí)際的LSI制造工藝中，雖然MOS晶體管的閾值電壓多少有一些偏差，但通過(guò)在集成電路中使晶體管1011、1012、1021、1022彼此接近并且以相同尺寸形成，可以較容易地實(shí)現(xiàn)Vth1011≈Vth1012、Vth1021≈Vth1022。因此，可以使輸出電壓Vout和輸入電壓Vin相等，并且通過(guò)作為源極跟隨器來(lái)動(dòng)作，能以大電流的供給能力來(lái)驅(qū)動(dòng)數(shù)據(jù)線DL。
雖然該驅(qū)動(dòng)電路的晶體管1012、1022分別作為源極跟隨器而動(dòng)作，僅在充電、放電時(shí)流過(guò)電流，功率消耗低，但難以快速地將輸出電壓Vout驅(qū)動(dòng)到與輸入電壓Vin相等的電壓。這是由于當(dāng)晶體管作為源極跟隨器動(dòng)作時(shí)，實(shí)際上大多數(shù)晶體管具有當(dāng)柵極和源極之間的電壓到達(dá)閾值電壓附近時(shí)的電流驅(qū)動(dòng)能力變小的特性，因此在源極跟隨器動(dòng)作中，從柵極和源極之間的電壓到達(dá)閾值電壓附近直到穩(wěn)定下來(lái)需要很長(zhǎng)時(shí)間。
圖15表示特開(kāi)2000-338461號(hào)公報(bào)所記載的驅(qū)動(dòng)電路(參照該公報(bào)圖9)，該驅(qū)動(dòng)電路通過(guò)對(duì)源極跟隨器型驅(qū)動(dòng)電路減小電流控制，可以實(shí)現(xiàn)快速驅(qū)動(dòng)和高精度的電壓輸出。
參照?qǐng)D15可知，該現(xiàn)有的驅(qū)動(dòng)電路由以下元件構(gòu)成N溝道MOS晶體管1011，其源極通過(guò)開(kāi)關(guān)1031與輸入端子T1連接，其柵極和漏極連接在一起；電流源1013(電流I11)，連接在N溝道MOS晶體管1011的漏極和高電位電源VDD之間；N溝道MOS晶體管1012，其柵極與N溝道MOS晶體管1011的柵極連接，其漏極通過(guò)開(kāi)關(guān)1033與高電位電源VDD連接；開(kāi)關(guān)1032，連接在N溝道MOS晶體管1011、1012的共同柵極和高電位電源VDD之間；P溝道MOS晶體管1021，其源極通過(guò)開(kāi)關(guān)1041與輸入端子T1連接，其柵極和漏極連接在一起；電流源1023(電流I21)，連接在P溝道MOS晶體管1021的漏極和低電位電源VSS之間；P溝道MOS晶體管1022，其柵極與P溝道MOS晶體管1021的柵極連接，其漏極通過(guò)開(kāi)關(guān)1043與低電位電源VSS連接。P溝道MOS晶體管1021、1022的共同柵極通過(guò)開(kāi)關(guān)1042與低電位電源VSS連接，N溝道MOS晶體管1012和P溝道MOS晶體管1022的源極連接在一起，并且都與輸出端子T2連接。此外，作為預(yù)充放電裝置，還包括連接在輸出端子T2和高電位電源VDD之間的開(kāi)關(guān)1044，以及連接在輸出端子T2和低電位電源VSS之間的開(kāi)關(guān)1034。此外，該驅(qū)動(dòng)電路還包括在輸出端子T2和高電位電源VDD之間的開(kāi)關(guān)1046和電流源1025(電流I23)；在輸出端子T2和低電位電源VSS之間的開(kāi)關(guān)1036和電流源1015(電流I13)；在輸入端子T1和高電位電源VDD之間的開(kāi)關(guān)1045和電流源1024(電流I22)；在輸入端子T1和低電位電源VSS之間的開(kāi)關(guān)1035和電流源1014(電流I12)。輸出端子T2與圖中未表示的電容負(fù)載連接。
參照?qǐng)D16對(duì)如圖15所示的驅(qū)動(dòng)電路的動(dòng)作進(jìn)行說(shuō)明。在圖16(a)中示出了輸出例如電壓Vm以下任意電位的電壓的輸出期間(時(shí)刻t0～t3)以及輸出電壓Vm以上任意電位的電壓的輸出期間(時(shí)刻t0′～t3′)的兩個(gè)輸出期間。此外，圖16(b)是表示控制電流I11、I13、I21、I23，將與輸入電壓Vin相等的電壓輸出到輸出電壓Vout，以使晶體管1011、1012的柵極和源極之間的電壓Vgs1011(I11)、Vgs1012(I13)分別相等，晶體管1021、1022的柵極和源極之間的電壓Vgs1021(I21)、Vgs1022(I23)分別相等的電壓波形圖。其中，Vgs1011(I11)是當(dāng)晶體管1011的漏極電流為I11時(shí)相對(duì)于源極的柵極電壓(柵極和源極之間的電壓)。
參照?qǐng)D16可知，在時(shí)刻t0開(kāi)關(guān)1032、1034導(dǎo)通，開(kāi)關(guān)1042、1044、1041、1045、1043、1046均斷開(kāi)。節(jié)點(diǎn)V10通過(guò)開(kāi)關(guān)1032被預(yù)充電至電壓VDD，在時(shí)刻t1，開(kāi)關(guān)1032斷開(kāi)，開(kāi)關(guān)1031、1035導(dǎo)通，然后其電壓變化從由輸入電壓Vin僅偏離晶體管1011的柵極和源極之間的電壓Vgs1011(I11)，當(dāng)V10＝Vin+Vgs1011(I11)時(shí)變得穩(wěn)定。當(dāng)在時(shí)刻t0開(kāi)關(guān)1034導(dǎo)通時(shí)，輸出電壓Vout被預(yù)充電至電壓VSS，當(dāng)在時(shí)刻t2開(kāi)關(guān)1034斷開(kāi)、開(kāi)關(guān)1033、1036導(dǎo)通時(shí)，在時(shí)刻t2以后，由于晶體管1012的源極跟隨器動(dòng)作，其電壓變化為由晶體管1012的柵極和源極之間的電壓Vgs1012(I13)，當(dāng)Vout＝V10-Vgs1012(I13)時(shí)變得穩(wěn)定。
其中，Vgs1011(I11)和Vgs1012(I13)為正值，如果控制電流I11、I13使其相等，則輸出電壓Vout與輸入電壓Vin相等。此時(shí)的輸出電壓范圍為VSS≤Vout≤VDD-Vgs1012(I13)。
在時(shí)刻t0′～t3′的情況下，在時(shí)刻t0′開(kāi)關(guān)1042、1044導(dǎo)通，開(kāi)關(guān)1032、1034、1031、1035、1033、1036均斷開(kāi)。電壓V20通過(guò)開(kāi)關(guān)1042被預(yù)充電至電壓VSS，在時(shí)刻t1′開(kāi)關(guān)1042斷開(kāi)，開(kāi)關(guān)1041、1045導(dǎo)通，然后其電壓變化為從輸入電壓Vin僅偏離晶體管1021的柵極和源極之間的電壓Vgs1021(I21)(＜0)的電壓，當(dāng)V20＝Vin+Vgs1021(I21)時(shí)變得穩(wěn)定。
當(dāng)在時(shí)刻t0′開(kāi)關(guān)1044導(dǎo)通時(shí)，輸出電壓Vout被預(yù)充電至電壓VDD，當(dāng)在時(shí)刻t2′開(kāi)關(guān)1044斷開(kāi)、開(kāi)關(guān)1043、1046導(dǎo)通時(shí)，在時(shí)刻t2′以后，由于晶體管1022的源極跟隨器動(dòng)作，輸出電壓變?yōu)閺碾妷篤20僅偏離晶體管1022的柵極和源極之間的電壓Vgs1022(I23)(＜0)，當(dāng)Vout＝V20-Vgs1022(I23)＝Vin+Vgs1021(I21)-Vgs1022(I23)時(shí)變得穩(wěn)定。其中，Vgs1021(I21)和Vgs1022(I23)為負(fù)值，如果控制電流I21、I23使其相等，則輸出電壓Vout與輸入電壓Vin相等。此時(shí)的輸出電壓范圍為VSS-Vgs1022(I23)≤Vout≤VDD。
本發(fā)明人認(rèn)為，在如圖15所示的構(gòu)成的情況下，由于開(kāi)關(guān)1031、1035在時(shí)刻t1～t3導(dǎo)通、開(kāi)關(guān)1033、1036在時(shí)刻t2～t3導(dǎo)通，開(kāi)關(guān)1041、1045在時(shí)刻t1′～t3′導(dǎo)通，開(kāi)關(guān)1043、1046在時(shí)刻t2′～t3′導(dǎo)通，所以流過(guò)大致恒定的動(dòng)作維持電流，在產(chǎn)生靜態(tài)功率消耗這一點(diǎn)上還有改進(jìn)的余地。
圖17表示在特開(kāi)2000-338461號(hào)公報(bào)中記載的驅(qū)動(dòng)電路(參照該公報(bào)圖12)。與如圖15所示的構(gòu)成相比，減少了元件數(shù)量和開(kāi)關(guān)控制信號(hào)的數(shù)量。
參照?qǐng)D17可知，該驅(qū)動(dòng)電路與如圖15所示的驅(qū)動(dòng)電路相比，去除了電流控制電路1014、1024元件開(kāi)關(guān)1035、1045，新增加了P溝道MOS晶體管1016和N溝道MOS晶體管1026。P溝道MOS晶體管1016其源極、漏極分別與N溝道MOS晶體管1011的柵極(漏極)、源極連接，其柵極被加載電壓BIASP，N溝道MOS晶體管1026其源極、漏極分別與P溝道MOS晶體管1021的柵極(漏極)、源極漏極，其柵極被加載電壓BIASN。電壓BIASP也被供給P溝道MOS晶體管1025的柵極。電壓BIASN也被供給N溝道MOS晶體管1015的柵極。P溝道MOS晶體管1016的閾值電壓比P溝道MOS晶體管1013的小，對(duì)于相同的柵極電壓，具有比P溝道MOS晶體管1013更高的電流供給能力，N溝道MOS晶體管1026的閾值電壓比N溝道MOS晶體管1023的小，對(duì)于相同的柵極電壓，具有比N溝道MOS晶體管1023更高的電流供給能力。將由N溝道MOS晶體管1011、P溝道MOS晶體管1013、1016構(gòu)成的電路塊稱(chēng)為電路塊1010，將由P溝道MOS晶體管1021、N溝道MOS晶體管1023、1026構(gòu)成的電路塊稱(chēng)為電路塊1020。當(dāng)輸入信號(hào)電壓Vin在電源電壓VDD附近，N溝道MOS晶體管1011接近于斷開(kāi)狀態(tài)時(shí)，P溝道MOS晶體管1016導(dǎo)通，其作用是使流過(guò)輸入端子T1和電源VDD之間、由電流源1013控制的電流不被切斷。此外，當(dāng)輸入信號(hào)電壓Vin在電源電壓VSS附近，P溝道MOS晶體管1021接近于斷開(kāi)狀態(tài)時(shí)，N溝道MOS晶體管1026導(dǎo)通，其作用是使流過(guò)輸入端子T1和電源VSS之間、由電流源1023控制的電流不被切斷。因此，在圖16的時(shí)刻t0～t3，電路塊1020和開(kāi)關(guān)1041與圖15的電流源1014和開(kāi)關(guān)1035具有相同的作用，在圖16的時(shí)刻t0′～t3′，電路塊1010和開(kāi)關(guān)1031與圖15的電流源1024和開(kāi)關(guān)1045具有相同的作用。因此，圖17的電壓波形圖可以與圖16(b)進(jìn)行相同的驅(qū)動(dòng)。
本發(fā)明人認(rèn)為，如圖17所示的電路與如圖15所示的驅(qū)動(dòng)電路相同，都流過(guò)大致恒定的動(dòng)作維持電流，產(chǎn)生靜態(tài)功率消耗，還有改進(jìn)的余地。
因此，本發(fā)明要解決的問(wèn)題就是提供一種在跟隨器動(dòng)作的驅(qū)動(dòng)電路中可以降低消耗電力并且高精度輸出的驅(qū)動(dòng)電路以及具有該驅(qū)動(dòng)電路的液晶顯示裝置。
根據(jù)另一個(gè)技術(shù)解決方案，本發(fā)明的驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第一導(dǎo)電型的第一MOS晶體管和第一開(kāi)關(guān)，串聯(lián)連接在輸出端子和高電位電源之間；第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第一柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第一MOS晶體管供給柵極偏壓，該驅(qū)動(dòng)電路還包括使上述第一開(kāi)關(guān)和第二開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第一開(kāi)關(guān)導(dǎo)通，使上述第一MOS晶體管作為跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的電壓附近，在上述一個(gè)時(shí)刻之后的時(shí)刻，上述第二開(kāi)關(guān)導(dǎo)通，從控制上述第一MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的上述電壓。
此外，本發(fā)明的驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第二導(dǎo)電型的第二MOS晶體管和第三開(kāi)關(guān)，串聯(lián)連接在輸出端子和低電位電源之間；第二電流源和第四開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和高電位電源之間；第二柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第二MOS晶體管供給柵極偏壓，該驅(qū)動(dòng)電路還包括使上述第三開(kāi)關(guān)和第四開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第三開(kāi)關(guān)導(dǎo)通，使上述第二MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的電壓附近，在上述時(shí)刻之后的時(shí)刻，上述第四開(kāi)關(guān)導(dǎo)通，從控制上述第二MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的上述電壓。
本發(fā)明的上述第一柵極偏壓控制裝置包括第一導(dǎo)電型的第三MOS晶體管，其漏極和柵極共同與上述第一MOS晶體管的柵極連接，其源極通過(guò)第五開(kāi)關(guān)與上述輸入端子連接；第三電流源和第六開(kāi)關(guān)，串聯(lián)連接在上述第三MOS晶體管的漏極和上述高電位電源之間；第四電流源和第七開(kāi)關(guān)，串聯(lián)連接在上述輸入端子與第五開(kāi)關(guān)的連接節(jié)點(diǎn)和上述低電位電源之間；第八開(kāi)關(guān)，連接在上述第一、第三MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述高電位電源之間。
本發(fā)明的上述第二柵極偏壓控制裝置包括第二導(dǎo)電型的第四MOS晶體管，其漏極和柵極共同與上述第二MOS晶體管的柵極連接，其源極通過(guò)第九開(kāi)關(guān)與上述輸入端子連接；第五電流源和第十開(kāi)關(guān)，串聯(lián)連接在上述第四MOS晶體管的漏極和上述低電位電源之間；第六電流源和第十一開(kāi)關(guān)，串聯(lián)連接在上述輸入端子與第九開(kāi)關(guān)的連接節(jié)點(diǎn)和上述高電位電源之間；第十二開(kāi)關(guān)，連接在上述第二、第四MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述低電位電源之間。
圖2是用于說(shuō)明如圖1所示的本發(fā)明一個(gè)實(shí)施例的動(dòng)作的示意圖。
圖3是表示本發(fā)明一個(gè)實(shí)施例的柵極偏壓控制裝置的構(gòu)成的示意圖。
圖4是用于說(shuō)明如圖3所示的本發(fā)明一個(gè)實(shí)施例的動(dòng)作的示意圖。
圖5是表示本發(fā)明一個(gè)實(shí)施例的預(yù)充放電裝置的構(gòu)成的示意圖。
圖6是表示本發(fā)明其他實(shí)施例的構(gòu)成的示意圖。
圖7是表示本發(fā)明其他實(shí)施例的構(gòu)成的示意圖。
圖8是表示本發(fā)明實(shí)施例的偏壓電路的構(gòu)成的示意圖。
圖9(a)是用于說(shuō)明如圖6、圖8所示的本發(fā)明實(shí)施例的開(kāi)關(guān)控制動(dòng)作的時(shí)序圖，(b)是表示內(nèi)部節(jié)點(diǎn)、輸入信號(hào)電壓、輸出電壓的電壓波形的示意圖。
圖10是用于說(shuō)明如圖7、圖8所示的本發(fā)明實(shí)施例的開(kāi)關(guān)控制動(dòng)作的時(shí)序圖。
圖11是表示本發(fā)明的開(kāi)關(guān)控制的電路模擬結(jié)果的一個(gè)例子的示意圖。
圖12是表示具有本發(fā)明驅(qū)動(dòng)電路的多路輸出電路的構(gòu)成的示意圖。
圖13是表示特開(kāi)平11-119750號(hào)公報(bào)的驅(qū)動(dòng)電路的構(gòu)成的示意圖。
圖14(a)是表示特開(kāi)平11-119750號(hào)公報(bào)的開(kāi)關(guān)控制動(dòng)作的時(shí)序圖，(b)是表示內(nèi)部節(jié)點(diǎn)、輸入信號(hào)電壓、輸出電壓的電壓波形的示意圖。
圖15是表示特開(kāi)2000-338461號(hào)公報(bào)的驅(qū)動(dòng)電路的構(gòu)成的示意圖。
圖16(a)是表示特開(kāi)2000-338461號(hào)公報(bào)的開(kāi)關(guān)控制動(dòng)作的時(shí)序圖，(b)是表示內(nèi)部節(jié)點(diǎn)、輸入信號(hào)電壓、輸出電壓的電壓波形的示意圖。
圖17是表示特開(kāi)2000-338461號(hào)公報(bào)的驅(qū)動(dòng)電路的構(gòu)成的示意圖。
此外還包括，串聯(lián)連接在輸出端子T2和電源VSS之間、構(gòu)成跟隨器的晶體管121和開(kāi)關(guān)141；串聯(lián)連接在輸出端子T2和電源VDD之間的電流源123和開(kāi)關(guān)142；根據(jù)輸入信號(hào)電壓向晶體管121供給偏壓的偏壓控制裝置12。在數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，導(dǎo)通開(kāi)關(guān)141，使晶體管121進(jìn)行跟隨器動(dòng)作，將輸出端子電壓Vout驅(qū)動(dòng)到與輸入信號(hào)電壓Vin對(duì)應(yīng)的規(guī)定電壓附近，在一個(gè)時(shí)刻刻之后的時(shí)刻，導(dǎo)通開(kāi)關(guān)142(開(kāi)關(guān)141也導(dǎo)通)，從后一時(shí)刻起將其驅(qū)動(dòng)到輸入信號(hào)電壓Vin對(duì)應(yīng)的規(guī)定電壓。
更詳細(xì)地說(shuō)，本實(shí)施方式所涉及的驅(qū)動(dòng)電路包括串聯(lián)連接在高電位電源VDD和輸出端子T2之間、構(gòu)成源極跟隨器的第一導(dǎo)電型晶體管111和第一開(kāi)關(guān)131；串聯(lián)連接在低電位電源VSS和輸出端子T2之間的第一電流源113和第二開(kāi)關(guān)132；串聯(lián)連接在輸出端子T2和低電位電源VSS之間、構(gòu)成源極跟隨器的第二導(dǎo)電型晶體管121和第三開(kāi)關(guān)141；串聯(lián)連接在高電位電源VDD和輸出端子T2之間的第二電流源123和第四開(kāi)關(guān)142；從輸入端子T1輸入輸入信號(hào)電壓Vin、控制第一導(dǎo)電型晶體管111的柵極偏壓的第一柵極偏壓控制裝置11；輸入輸入信號(hào)電壓Vin、控制第二導(dǎo)電型晶體管121的柵極偏壓的第二柵極偏壓控制裝置12；對(duì)輸出端子T2進(jìn)行預(yù)充電或預(yù)放電的預(yù)充放電裝置13。第一柵極偏壓控制裝置11可以供給偏壓，供給第一導(dǎo)電型晶體管111的柵極的該偏壓與對(duì)應(yīng)于輸入信號(hào)電壓Vin的規(guī)定的所需電壓之間的電壓差等于通過(guò)第一電流源113控制的電流流過(guò)第一導(dǎo)電型晶體管111時(shí)的柵極和源極之間的電壓。此外，第二柵極偏壓控制裝置12可以供給偏壓，供給第二導(dǎo)電型晶體管121的柵極的該偏壓與對(duì)應(yīng)于輸入信號(hào)電壓Vin的規(guī)定電壓之間的電壓差等于通過(guò)第二電流源123控制的電流流過(guò)第二導(dǎo)電型晶體管121時(shí)的柵極和源極之間的電壓。
在本實(shí)施方式的晶體管111、121的源極跟隨器型驅(qū)動(dòng)中，設(shè)置控制晶體管111、121的漏極電流的期間和切斷晶體管111、121的漏極電流的期間(開(kāi)關(guān)132、142切斷的期間)，降低了切斷期間的功率消耗。
在輸入低電位輸入信號(hào)電壓Vin的一個(gè)數(shù)據(jù)輸出期間中，在第一定時(shí)期間(圖2的時(shí)刻t0～t1)，第一開(kāi)關(guān)至第四開(kāi)關(guān)131、132、141、142均斷開(kāi)，通過(guò)預(yù)充放電裝置13將輸出端子T2預(yù)放電至所需電壓以下的電壓。
在第二定時(shí)期間(圖2的時(shí)刻t1～t2)，預(yù)放電停止，第一開(kāi)關(guān)131導(dǎo)通。由此，可以進(jìn)行第一導(dǎo)電型晶體管111的源極跟隨器動(dòng)作，使輸出端子T2升高至規(guī)定電壓附近。由于在此期間沒(méi)有電流從高電位電源VDD流到低電位電源VSS，所以不產(chǎn)生靜態(tài)功率消耗。此外，由于在此期間不需要快速地確定電壓，所以第一導(dǎo)電型晶體管111其柵極和源極之間的電壓在閾值電壓附近可以具有電流驅(qū)動(dòng)能力變化小和緩慢的特性。
在第三定時(shí)期間(圖2的時(shí)刻t2～t3)，第一開(kāi)關(guān)131保持導(dǎo)通狀態(tài)，第二開(kāi)關(guān)132導(dǎo)通。由此，第一導(dǎo)電型晶體管111的源極跟隨器動(dòng)作在第一導(dǎo)電型晶體管111的漏極電流等于由第一電流源113控制的電流時(shí)迅速地穩(wěn)定，從而可以將輸出端子T2高精度地驅(qū)動(dòng)到規(guī)定電壓。
此外，在輸入高電位電平的輸入信號(hào)電壓Vin的另一個(gè)數(shù)據(jù)輸出期間中，在第一定時(shí)期間(圖2的時(shí)刻t0′～t1′)，第一開(kāi)關(guān)至第四開(kāi)關(guān)131、132、141、142均斷開(kāi)，通過(guò)預(yù)充放電裝置13將輸出端子T2預(yù)充電至規(guī)定電壓以上的電壓。
在第二定時(shí)期間(圖2的時(shí)刻t1′～t2′)，通過(guò)預(yù)充放電裝置13使預(yù)充電停止，第三開(kāi)關(guān)141導(dǎo)通。由此，可以進(jìn)行第二導(dǎo)電型晶體管121的源極跟隨器動(dòng)作，使輸出端子T2降低至規(guī)定電壓附近。在此期間沒(méi)有電流從高電位電源VDD流到低電位電源VSS。此外，由于在此期間不需要快速地確定電壓，所以第二導(dǎo)電型晶體管121其柵極和源極之間的電壓在閾值電壓附近可以具有電流驅(qū)動(dòng)能力變化小和緩慢的特性。
在第三定時(shí)期間(圖2的時(shí)刻t2′～t3′)，第三開(kāi)關(guān)141保持導(dǎo)通狀態(tài)，第四開(kāi)關(guān)142導(dǎo)通。由此，第二導(dǎo)電型晶體管121的源極跟隨器動(dòng)作在第二導(dǎo)電型晶體管121的漏極電流等于由第二電流源123控制的電流時(shí)迅速地穩(wěn)定，從而可以將輸出端子T2高精度地驅(qū)動(dòng)到規(guī)定電壓。
在本實(shí)施方式的驅(qū)動(dòng)電路中，即使在斷開(kāi)開(kāi)關(guān)132、142的斷開(kāi)期間也進(jìn)行晶體管111、121的源極跟隨器動(dòng)作，所以在此期間不產(chǎn)生靜態(tài)功率消耗，可以驅(qū)動(dòng)至規(guī)定電壓附近，然后，在控制晶體管的漏極電流期間，可以以高電壓精度驅(qū)動(dòng)至規(guī)定電壓。因此，在保持高輸出精度的同時(shí)，與參照?qǐng)D15、圖17所說(shuō)明的現(xiàn)有的驅(qū)動(dòng)電路相比，可以降低功率消耗。
在本實(shí)施方式的驅(qū)動(dòng)電路中，由第一電流源113和第二電流源123控制的電流優(yōu)選等于在第三定時(shí)期間(圖2的時(shí)刻t2～t3和時(shí)刻t2′～t3′)通過(guò)第一導(dǎo)電型晶體管111和第二導(dǎo)電型晶體管121的源極跟隨器動(dòng)作將輸出端子T2迅速地驅(qū)動(dòng)至規(guī)定電壓的電流，從而可以減小電流，降低功率消耗。
參照?qǐng)D3，在本實(shí)施方式的驅(qū)動(dòng)電路中，優(yōu)選第一柵極偏壓控制裝置11包括漏極和柵極與上述第一MOS晶體管111的柵極連接、源極通過(guò)第五開(kāi)關(guān)133與輸入端子T1連接的第一導(dǎo)電型的第三MOS晶體管112；串聯(lián)連接在第三MOS晶體管112的漏極和高電位電源VDD之間的第三電流源114和第六開(kāi)關(guān)134；串聯(lián)連接在輸入端子T1與第五開(kāi)關(guān)133的連接節(jié)點(diǎn)和低電位電源VSS之間的第四電流源115和第七開(kāi)關(guān)135；連接在第一、第三MOS晶體管111、112的柵極的共同連接節(jié)點(diǎn)和高電位電源VDD之間的第八開(kāi)關(guān)136。
在本實(shí)施方式的驅(qū)動(dòng)電路中，第二柵極偏壓控制裝置12包括漏極和柵極與上述第二MOS晶體管121的柵極連接、源極通過(guò)第九開(kāi)關(guān)143與輸入端子T1連接的第二導(dǎo)電型的第四MOS晶體管122；串聯(lián)連接在第四MOS晶體管122的漏極和低電位電源VSS之間的第五電流源124和第十開(kāi)關(guān)144；串聯(lián)連接在輸入端子T1與第九開(kāi)關(guān)143的連接節(jié)點(diǎn)和高電位電源VDD之間的第六電流源125和第十一開(kāi)關(guān)145；連接在第二、第四MOS晶體管121、122的柵極的共同連接節(jié)點(diǎn)和低電位電源VSS之間的第十二開(kāi)關(guān)146。
參照?qǐng)D4可知，在本實(shí)施方式的驅(qū)動(dòng)電路的開(kāi)關(guān)控制中，輸入信號(hào)電壓Vin為低電位數(shù)據(jù)的數(shù)據(jù)輸出期間包括四個(gè)期間。在第一期間(時(shí)刻t0～t1)，將輸出端子T2預(yù)放電至規(guī)定電壓以下，導(dǎo)通第八開(kāi)關(guān)136，其余的第一至第七、第九至第十二開(kāi)關(guān)處于斷開(kāi)狀態(tài)。由于第八開(kāi)關(guān)136導(dǎo)通，所以第一導(dǎo)電型的第一MOS晶體管111和第三MOS晶體管112的共同柵極被高電位電源VDD充電。
在第二定時(shí)期間(時(shí)刻t1～t2)，繼續(xù)對(duì)輸出端子T2進(jìn)行預(yù)放電，斷開(kāi)第八開(kāi)關(guān)136，導(dǎo)通第五開(kāi)關(guān)133。由此，由于第三MOS晶體管112的作用，第一MOS晶體管111的柵極偏壓變?yōu)閺妮斎胄盘?hào)電壓Vin僅偏離第三MOS晶體管112的閾值電壓的電壓。
在第三定時(shí)期間(時(shí)刻t2～t3)，結(jié)束輸出端子T2的預(yù)放電，導(dǎo)通第一開(kāi)關(guān)131，使第五開(kāi)關(guān)133處于導(dǎo)通狀態(tài)。由此，第一導(dǎo)電型的第一MOS晶體管111可以進(jìn)行源極跟隨器動(dòng)作，從而使輸出端子T2升高至從柵極偏壓僅偏離第一MOS晶體管111的閾值電壓的電壓。
在第四定時(shí)期間(時(shí)刻t3～t4)，導(dǎo)通第二開(kāi)關(guān)132，使第一開(kāi)關(guān)131和第五開(kāi)關(guān)133處于導(dǎo)通狀態(tài)，導(dǎo)通上述第六開(kāi)關(guān)134和上述第七開(kāi)關(guān)135。由此，由第三電流源114控制的電流流過(guò)第三MOS晶體管，從而第三MOS晶體管的柵極和源極之間的電壓穩(wěn)定，加載在第一MOS晶體管111上的柵極偏壓變?yōu)閺妮斎胄盘?hào)電壓Vin僅偏離第三MoS晶體管112的柵極和源極之間的電壓的電壓。此外，第一MOS晶體管111的源極跟隨器動(dòng)作使輸出端子T2迅速地升高至從柵極偏壓僅偏離第一MOS晶體管111的柵極和源極之間電壓的電壓，并且變得穩(wěn)定。此時(shí)的第一MOS晶體管111的柵極和源極之間的電壓通過(guò)由第一電流源113所控制的電流I13而變得穩(wěn)定。因此，通過(guò)適當(dāng)設(shè)定第一電流源113和第三電流源114的電流，可以向輸出端子T2輸出與輸入信號(hào)電壓Vin對(duì)應(yīng)的規(guī)定電壓。簡(jiǎn)單地講，如果設(shè)定第一電流源113和第三電流源114的電流，使得第一MOS晶體管111和第三MOS晶體管112的柵極和源極之間的電壓分別相等，則可以向輸出端子T2輸出與輸入信號(hào)電壓Vin相等的電壓。
輸入信號(hào)電壓Vin為高電位數(shù)據(jù)的數(shù)據(jù)輸出期間包括四個(gè)期間。在第一定時(shí)期間(時(shí)刻t0′～t1′)，將輸出端子T2預(yù)充電至規(guī)定電壓以上，導(dǎo)通第十二開(kāi)關(guān)146，其余的第一至第十一開(kāi)關(guān)處于斷開(kāi)狀態(tài)。由于第十二開(kāi)關(guān)146導(dǎo)通，所以第二導(dǎo)電型的第二MOS晶體管121和第四MOS晶體管122的共同柵極放電至低電位電源VSS。
在第二定時(shí)期間(時(shí)刻t1′～t2′)，繼續(xù)對(duì)輸出端子T2進(jìn)行預(yù)充電，斷開(kāi)第十二開(kāi)關(guān)146，導(dǎo)通第九開(kāi)關(guān)143。由此，由于第四MOS晶體管122的作用，第二MOS晶體管121的柵極偏壓變?yōu)閺妮斎胄盘?hào)電壓Vin僅偏離第四MOS晶體管122的閾值電壓的電壓。
在第三定時(shí)期間(時(shí)刻t2′～t3′)，結(jié)束輸出端子T2的預(yù)充電，導(dǎo)通第三開(kāi)關(guān)141，使第九開(kāi)關(guān)143處于導(dǎo)通狀態(tài)。由此，第二導(dǎo)電型的第二MOS晶體管121可以進(jìn)行源極跟隨器動(dòng)作，從而使輸出端子T2下降至從柵極偏壓僅偏離第二MOS晶體管121的閾值電壓的電壓。
在第四定時(shí)期間(時(shí)刻t3′～t4′)，導(dǎo)通第四開(kāi)關(guān)142，使第三開(kāi)關(guān)141和第九開(kāi)關(guān)143仍處于導(dǎo)通狀態(tài)，導(dǎo)通第十開(kāi)關(guān)144和第十一開(kāi)關(guān)145。由此，由第五電流源124控制的電流流過(guò)第四MOS晶體管122，從而第四MOS晶體管122的柵極和源極之間的電壓穩(wěn)定，加載在第二MOS晶體管121上的柵極偏壓變?yōu)閺妮斎胄盘?hào)電壓Vin僅偏離第四MoS晶體管122的柵極和源極之間電壓的電壓。此外，第二MOS晶體管121的源極跟隨器動(dòng)作使輸出端子T2迅速地下降至從柵極偏壓僅偏離第二MOS晶體管121的柵極和源極之間的電壓的電壓，并且變得穩(wěn)定。此時(shí)的第二MOS晶體管121的柵極和源極之間的電壓通過(guò)由第二電流源電流源123所控制的電流I23而變得穩(wěn)定。因此，通過(guò)適當(dāng)設(shè)定第二電流源123和第五電流源124的電流，可以向輸出端子T2輸出與輸入信號(hào)電壓Vin對(duì)應(yīng)的規(guī)定電壓。簡(jiǎn)單地講，如果設(shè)定第二電流源123和第五電流源124的電流，使得第二MOS晶體管121和第四MOS晶體管122的柵極和源極之間的電壓分別相等，則可以向輸出端子T2輸出與輸入信號(hào)電壓Vin相等的電壓。
在本實(shí)施方式的第一柵極偏壓控制裝置11和第二柵極偏壓控制裝置12中，第四電流源115與第三電流源114的電流相等，第六電流源125與第五電流源124的電流相等。由此，即使在由輸入端子T1不能供給充足的電流的情況下，在第四定時(shí)期間(圖4的時(shí)刻t3～t4和時(shí)刻t3′～t4′)，輸入信號(hào)電壓Vin也可以迅速地對(duì)第一MOS晶體管111和第二MOS晶體管121加載柵極偏壓。在由輸入端子T1供給充足的電流的情況下，由于輸入信號(hào)電壓Vin可以迅速地對(duì)第一MOS晶體管111和第二MOS晶體管121加載柵極偏壓，可以不設(shè)置第四電流源115、第七開(kāi)關(guān)135以及第六電流源125、第十一開(kāi)關(guān)145。
在本實(shí)施方式的驅(qū)動(dòng)電路的預(yù)充放電裝置的控制中，輸出端子T2的預(yù)充電和預(yù)放電是在第一定時(shí)期間(圖4的時(shí)刻t0～t1和時(shí)刻t0′～時(shí)刻t1′)和第二定時(shí)期間(圖4的時(shí)刻t1～t2和時(shí)刻t1′～時(shí)刻t2′)中進(jìn)行的，但也可以只在第一定時(shí)期間或第二定時(shí)期間其中之一進(jìn)行。
本實(shí)施方式所涉及的驅(qū)動(dòng)電路與圖15、圖17等所示的驅(qū)動(dòng)電路相比，可以大大降低功率消耗，同時(shí)實(shí)現(xiàn)高精度的電壓輸出，因此適用于有源矩陣型顯示裝置的數(shù)據(jù)線驅(qū)動(dòng)電路(圖12的100)，特別適用于電池驅(qū)動(dòng)的移動(dòng)終端的液晶顯示裝置等。
圖1是表示作為本發(fā)明一個(gè)實(shí)施例的驅(qū)動(dòng)電路的電路構(gòu)成圖。本實(shí)施例的驅(qū)動(dòng)電路是具有跟隨器構(gòu)成的輸出段晶體管，輸出與輸入信號(hào)電壓Vin相等的電壓作為輸出電壓Vout的驅(qū)動(dòng)電路。
以下參照?qǐng)D1進(jìn)行詳細(xì)說(shuō)明，該驅(qū)動(dòng)電路包括漏極通過(guò)開(kāi)關(guān)131與高電位電源VDD連接，源極與輸出端子T2連接的N溝道MOS晶體管111；漏極通過(guò)開(kāi)關(guān)141與低電位電源VSS連接，源極與輸出端子T2連接的P溝道MOS晶體管121；串聯(lián)連接于輸出端子T2和低電位電源VSS之間的電流源113和開(kāi)關(guān)132；串聯(lián)連接于輸出端子T2和高電位電源VDD之間的電流源123和開(kāi)關(guān)142；被加載輸入電壓Vin，控制柵極電壓，以使輸出電壓Vout與輸入電壓Vin相等的柵極偏壓控制裝置11、12；根據(jù)輸入信號(hào)電壓Vin，對(duì)輸出端子T2進(jìn)行預(yù)充電或預(yù)放電的預(yù)充放電裝置13。柵極偏壓控制裝置11可以供給偏壓，供給晶體管111的柵極的該偏壓與輸入電壓Vin之間的電壓差等于由電流源113控制的電流流過(guò)晶體管111時(shí)的柵極和源極之間的電壓。此外，柵極偏壓控制裝置12可以供給偏壓，供給晶體管121的柵極的該偏壓與輸入電壓Vin之間的電壓差等于由電流源123控制的電流流過(guò)晶體管121時(shí)的柵極和源極之間的電壓。串聯(lián)連接于輸出端子T2和低電位電源VSS之間的開(kāi)關(guān)132和電流源113的順序、串聯(lián)連接于輸出端子T2和電源VDD之間的開(kāi)關(guān)142和電流源123的順序可以是任意的。此外，可以將晶體管111的漏極與電源VDD連接，將開(kāi)關(guān)131連接在其源極和輸出端子T2之間，可以將晶體管121的漏極與電源VSS連接，將開(kāi)關(guān)141連接在其源極和輸出端子T2之間。
圖2是表示如圖1所示的驅(qū)動(dòng)電路的開(kāi)關(guān)控制動(dòng)作的示意圖，它示出了一個(gè)數(shù)據(jù)輸出期間由三個(gè)驅(qū)動(dòng)期間構(gòu)成的例子。參照?qǐng)D1和圖2，對(duì)本發(fā)明的一個(gè)實(shí)施例的控制動(dòng)作進(jìn)行說(shuō)明。
當(dāng)輸入電壓電位Vin為低電位時(shí)，在期間t0～t1，預(yù)充放電裝置13將輸出端子T2預(yù)放電至輸入信號(hào)電壓Vin以下的電壓，開(kāi)關(guān)131、132、141、142全部斷開(kāi)。
在期間t1～t2，由于停止預(yù)充放電裝置13的動(dòng)作，僅使開(kāi)關(guān)131導(dǎo)通，所以通過(guò)N溝道MOS晶體管111的源極跟隨器動(dòng)作，輸出電壓被驅(qū)動(dòng)至Vin附近。在此期間不產(chǎn)生靜態(tài)功率消耗。
在期間t2～t3，開(kāi)關(guān)132導(dǎo)通，由于開(kāi)關(guān)131、132均導(dǎo)通，由電流源113控制的電流流過(guò)晶體管111，所以可以迅速地穩(wěn)定晶體管111的柵極和源極之間的電壓，實(shí)現(xiàn)高精度地輸出。
當(dāng)輸入電壓電位Vin為高電位時(shí)，在期間t0′～t1′，預(yù)充放電裝置13將輸出端子T2預(yù)充電至輸入信號(hào)電壓Vin以上的電壓，開(kāi)關(guān)131、132、141、142全部斷開(kāi)。
在期間t1′～t2′，由于停止預(yù)充放電裝置13的動(dòng)作，僅使開(kāi)關(guān)141導(dǎo)通，所以通過(guò)P溝道MOS晶體管121的源極跟隨器動(dòng)作，輸出電壓被驅(qū)動(dòng)至Vin附近。在期間t1′～t2′不產(chǎn)生靜態(tài)功率消耗。
在期間t2′～t3′，開(kāi)關(guān)142導(dǎo)通，由于開(kāi)關(guān)141、142均導(dǎo)通，由電流源123控制的電流流過(guò)晶體管121，所以可以迅速地穩(wěn)定晶體管121的柵極和源極之間的電壓，實(shí)現(xiàn)高精度地輸出。
上述開(kāi)關(guān)控制動(dòng)作是由控制驅(qū)動(dòng)電路的開(kāi)關(guān)控制電路(圖1中未表示，參照?qǐng)D12的開(kāi)關(guān)控制裝置101)控制的。只要滿足圖2的功能，開(kāi)關(guān)控制電路的電路構(gòu)成是任意的。
此外，開(kāi)關(guān)131、141是為了分別使晶體管111、121的動(dòng)作停止(不激活)而設(shè)置的。也可以在柵偏壓控制裝置11、12中設(shè)置分別使晶體管111、121的動(dòng)作停止(不激活)的功能來(lái)取代開(kāi)關(guān)131、141。在這種情況下，開(kāi)關(guān)131、141也可以不要。
在例如移動(dòng)電話用的TFT(thin film transistor薄膜晶體管)-LCD(液晶顯示裝置)等解析度低的面板用數(shù)據(jù)線驅(qū)動(dòng)電路中一個(gè)數(shù)據(jù)輸出期間較長(zhǎng)的情況下，將本實(shí)施例的期間t0～t2、t0′～t2′設(shè)置較長(zhǎng)，將使對(duì)一個(gè)數(shù)據(jù)輸出期間的像素的寫(xiě)入電壓最終穩(wěn)定的建立時(shí)間分割為期間t2～t3和期間t2′～t3′，由此可以高精度地輸出寫(xiě)入電壓，同時(shí)大幅度地降低消耗電力。
圖3是表示如圖1所示的本發(fā)明一個(gè)實(shí)施例的驅(qū)動(dòng)電路的柵極偏壓控制裝置11、12各自構(gòu)成的一個(gè)例子的示意圖。參照?qǐng)D3可知，柵極偏壓控制裝置11包括漏極和柵極與晶體管111的柵極連接、源極通過(guò)開(kāi)關(guān)133與輸入端子T1連接的N溝道MOS晶體管112；一端與N溝道MOS晶體管112的漏極連接的電流源114；連接在電流源114的另一端和電源VDD之間的開(kāi)關(guān)134；一端與輸入端子T1和開(kāi)關(guān)133的連接節(jié)點(diǎn)連接的電流源115；連接在電流源115的另一端和電源VSS之間的開(kāi)關(guān)135；連接在N溝道MOS晶體管111、112的柵極的共同連接節(jié)點(diǎn)和電源VDD之間的開(kāi)關(guān)136。
柵極偏壓控制裝置12包括漏極和柵極與晶體管121的柵極連接、源極通過(guò)開(kāi)關(guān)143與輸入端子T1連接的P溝道MOS晶體管122 ；一端與P溝道MOS晶體管122的漏極連接的電流源124；連接在電流源124的另一端和電源VSS之間的開(kāi)關(guān)144；一端與輸入端子T1和開(kāi)關(guān)143的連接節(jié)點(diǎn)連接的電流源125；連接在電流源125的另一端和電源VDD之間的開(kāi)關(guān)145；連接在P溝道MOS晶體管121、122的柵極的共同連接節(jié)點(diǎn)和電源VSS之間的開(kāi)關(guān)146。此外在圖3中，預(yù)充放電裝置13、開(kāi)關(guān)131、132、141、142、電流源113、123、晶體管111、121與圖1所示的構(gòu)成相同。
圖4是以表格的形式表示如圖3所示的驅(qū)動(dòng)電路的開(kāi)關(guān)控制動(dòng)作的示意圖。即，如圖4所示的控制動(dòng)作的例子其一個(gè)數(shù)據(jù)輸出期間是由四個(gè)驅(qū)動(dòng)期間構(gòu)成的。圖4(a)以表格的形式表示低電位的數(shù)據(jù)輸出期間的開(kāi)關(guān)導(dǎo)通、斷開(kāi)狀態(tài)，圖4(b)以表格的形式表示高電位的數(shù)據(jù)輸出期間的開(kāi)關(guān)導(dǎo)通、斷開(kāi)狀態(tài)。參照?qǐng)D4，對(duì)柵極偏壓控制裝置11、12的動(dòng)作進(jìn)行說(shuō)明。
當(dāng)輸入電壓電位Vin為低電位時(shí)，在期間t0～t1，僅使開(kāi)關(guān)136導(dǎo)通，將晶體管111、112的柵極充電至高電位電源VDD的電位。
在期間t1～t2，當(dāng)使開(kāi)關(guān)136斷開(kāi)、開(kāi)關(guān)133導(dǎo)通時(shí)，晶體管111、112的柵極的電位發(fā)生變化，使得晶體管112的柵極和源極之間的電壓變?yōu)殚撝惦妷骸?br> 在期間t2～t3，使開(kāi)關(guān)131導(dǎo)通，使晶體管111作為源極跟隨器動(dòng)作，此時(shí)晶體管111也使被預(yù)放電的輸出端子T2的電壓升高，由于柵極和源極之間的電壓變化至閾值電壓附近，所以輸出電壓Vout被驅(qū)動(dòng)至Vin附近。
在期間t3～t4，當(dāng)開(kāi)關(guān)132、133、134、135導(dǎo)通時(shí)，如果設(shè)定電流源113、114、115，使晶體管111、112的柵極和源極之間的電壓相等，則輸出電壓Vout被迅速地驅(qū)動(dòng)至與Vin相等的電壓。
當(dāng)輸入電壓電位Vin為高電位時(shí)，在期間t0′～t1′，僅使開(kāi)關(guān)146導(dǎo)通，將晶體管121、122的柵極放電至低電位電源VSS的電位。
在期間t1′～t2′，當(dāng)使開(kāi)關(guān)146斷開(kāi)、開(kāi)關(guān)143導(dǎo)通時(shí)，晶體管121、122的柵極的電位發(fā)生變化，使得晶體管122的柵極和源極之間的電壓變?yōu)殚撝惦妷骸?br> 在期間t2′～t3′，使開(kāi)關(guān)141導(dǎo)通，使晶體管121作為源極跟隨器動(dòng)作而動(dòng)作，此時(shí)晶體管121也使被預(yù)充電的輸出端子T2的電壓降低，由于柵極和源極之間的電壓變化至閾值電壓附近，所以輸出電壓Vout被驅(qū)動(dòng)至Vin附近。
在期間t3′～t4′，當(dāng)開(kāi)關(guān)142、143、144、145導(dǎo)通時(shí)，如果設(shè)定電流源123、124、125，使晶體管121、122的柵極和源極之間的電壓相等，則輸出電壓Vout被迅速地驅(qū)動(dòng)至與Vin相等的電壓。在圖4中，可以使開(kāi)關(guān)133、143、開(kāi)關(guān)134、144、開(kāi)關(guān)135、145、開(kāi)關(guān)136、146等各對(duì)開(kāi)關(guān)以相同的時(shí)序動(dòng)作。
圖5是表示圖1和圖3的驅(qū)動(dòng)電路的預(yù)充放電裝置13的一個(gè)構(gòu)成例的示意圖。在圖5中，電源電壓VDD或VSS對(duì)輸出端子進(jìn)行預(yù)充電或預(yù)放電的構(gòu)成如下連接在輸出端子T2和高電位電源VDD之間的開(kāi)關(guān)202連接在輸出端子T2和低電位電源VSS之間的開(kāi)關(guān)201。
在預(yù)放電過(guò)程中，通過(guò)使開(kāi)關(guān)201導(dǎo)通，輸出端子T2被低電位電源電壓VSS放電(圖2的時(shí)刻t0～t1，圖4(a)的時(shí)刻t0～t2)；在預(yù)充電過(guò)程中，通過(guò)使開(kāi)關(guān)202斷開(kāi)，輸出端子T2被高電位電源電壓VDD充電(圖2的時(shí)刻t0′～t1′，圖4(b)的時(shí)刻t0′～t2′)。
圖6是表示本發(fā)明其他實(shí)施例的構(gòu)成的示意圖。在圖6中與圖1相同的要素被標(biāo)以相同的參考標(biāo)號(hào)。參照?qǐng)D6可知，該驅(qū)動(dòng)電路包括N溝道MOS晶體管112，其源極通過(guò)開(kāi)關(guān)133與輸入端子T1連接，其柵極和漏極連接在一起；開(kāi)關(guān)134和恒流源114(P溝道MOS晶體管)，連接在N溝道MOS晶體管1 12的漏極和高電位電源VDD之間；N溝道MOS晶體管111，其漏極通過(guò)開(kāi)關(guān)131與高電位電源VDD連接，其柵極與N溝道MOS晶體管112的柵極連接，其源極與輸出端子T2連接。此外，N溝道MOS晶體管111、112的共同柵極通過(guò)開(kāi)關(guān)136與高電位電源VDD連接，開(kāi)關(guān)145和恒流源125串聯(lián)連接在輸入端子T1和高電位電源VDD之間，開(kāi)關(guān)142和恒流源123串聯(lián)連接在輸出端子T2和高電位電源VDD之間，作為預(yù)充電裝置的開(kāi)關(guān)202連接在輸出端子T2和高電位電源VDD之間。
此外，該驅(qū)動(dòng)電路還包括P溝道MOS晶體管122，其源極通過(guò)開(kāi)關(guān)143與輸入端子T1連接，其柵極和漏極連接在一起；開(kāi)關(guān)144和恒流源124(N溝道MOS晶體管)，連接在P溝道MOS晶體管122的漏極和低電位電源VSS之間；P溝道MOS晶體管121，其漏極通過(guò)開(kāi)關(guān)141與低電位電源VSS連接，其柵極與P溝道MOS晶體管122的柵極連接，其源極與輸出端子T2連接。此外，P溝道MOS晶體管121、122的共同柵極通過(guò)開(kāi)關(guān)146與低電位電源VSS連接，開(kāi)關(guān)115和恒流源135串聯(lián)連接在輸入端子T1和低電位電源VSS之間，開(kāi)關(guān)132和恒流源113串聯(lián)連接在輸出端子T2和低電位電源VSS之間，作為預(yù)放電裝置的開(kāi)關(guān)201連接在輸出端子T2和低電位電源VSS之間。
晶體管125、114、123的柵極與偏壓電壓源BIASP連接，晶體管115、124、113的柵極與偏壓電壓源BIASN連接。圖6的本發(fā)明可以應(yīng)用在如圖15所示的構(gòu)成中，其與圖15的構(gòu)成的區(qū)別在于開(kāi)關(guān)131(1033)、132(1036)、141(1043)、142(1046)的控制方法不同，以及在電流源114和高電位電源VDD之間設(shè)置有開(kāi)關(guān)134、在電流源124和低電位電源VSS之間設(shè)置有開(kāi)關(guān)144。
即，如圖16所示，在如圖15所示的現(xiàn)有驅(qū)動(dòng)電路中，當(dāng)輸入信號(hào)為低電位時(shí)，開(kāi)關(guān)1033、1036在時(shí)刻t2同時(shí)導(dǎo)通。
與此相對(duì)，在本實(shí)施例中，如圖9的時(shí)序圖所示，開(kāi)關(guān)131在時(shí)刻t2導(dǎo)通，而開(kāi)關(guān)132在隨后的時(shí)刻t3導(dǎo)通。
如圖16所示，在如圖15所示的電路中，當(dāng)輸入信號(hào)為高電位時(shí)，開(kāi)關(guān)1043、1046在時(shí)刻t2′同時(shí)導(dǎo)通。
與此相對(duì)，在本實(shí)施例中，如圖9的時(shí)序圖所示，開(kāi)關(guān)141在時(shí)刻t2′導(dǎo)通，而開(kāi)關(guān)142在隨后的時(shí)刻t3′導(dǎo)通。通過(guò)這樣的開(kāi)關(guān)控制，可以降低消耗電流。
此外，當(dāng)輸入信號(hào)電壓為低電位時(shí)，連接在電流源114和高電位電源VDD之間的開(kāi)關(guān)134也在時(shí)刻t3開(kāi)始導(dǎo)通，向晶體管112供給電流。
當(dāng)輸入信號(hào)電壓為高電位時(shí)，連接在電流源124和低電位電源VSS之間的開(kāi)關(guān)144也在時(shí)刻t3′開(kāi)始導(dǎo)通，向晶體管122供給電流。
圖7是表示本發(fā)明的其他實(shí)施例的構(gòu)成的示意圖。在圖7中與圖6相同的要素被標(biāo)以相同的參考標(biāo)號(hào)。如圖7所示的驅(qū)動(dòng)電路是對(duì)如圖6所示的驅(qū)動(dòng)電路進(jìn)行如下改造而獲得的去除電流源115、125和開(kāi)關(guān)135、145，增加新的P溝道MOS晶體管116和N溝道MOS晶體管126。P溝道MOS晶體管116其源極、漏極分別與N溝道MOS晶體管112的柵極(漏極)、源極連接，其柵極被加載電壓BIASP；N溝道MOS晶體管126其源極、漏極分別與P溝道MOS晶體管122的柵極(漏極)、源極連接，其柵極被加載電壓BIASN。電壓BIASP也被供給作為電流源的P溝道MOS晶體管123的柵極。電壓BIASN也被供給作為電流源的N溝道MOS晶體管113的柵極。P溝道MOS晶體管116的閾值電壓比P溝道MOS晶體管114的小，對(duì)于相同的柵極電壓，其電流供給能力比P溝道MOS晶體管114的更強(qiáng)；N溝道MOS晶體管126的閾值電壓比N溝道MOS晶體管124的小，對(duì)于相同的柵極電壓，其電流供給能力比N溝道MOS晶體管124的更強(qiáng)。N溝道MOS晶體管112、P溝道MOS晶體管114、116構(gòu)成電路塊110，P溝道MOS晶體管122、N溝道MOS晶體管124、126構(gòu)成電路塊120。P溝道MOS晶體管116具有以下作用，即當(dāng)輸入信號(hào)電壓Vin為電源電壓VDD附近、N溝道MOS晶體管112接近于截止?fàn)顟B(tài)時(shí)，P溝道MOS晶體管116導(dǎo)通，從而使流過(guò)輸入端子T1和電源VDD之間的由恒流源114控制的電流不被截?cái)?。此外，N溝道MOS晶體管126具有以下作用，即當(dāng)輸入信號(hào)電壓Vin為電源電壓VSS附近、P溝道MOS晶體管122接近于截止?fàn)顟B(tài)時(shí)，N溝道MOS晶體管126導(dǎo)通，從而使流過(guò)輸入端子T1和電源VSS之間的由恒流源124控制的電流不被截?cái)?。因此，圖7的電路塊110和開(kāi)關(guān)133、134可以與圖6的電流源125和開(kāi)關(guān)145起到同樣的作用，圖7的電路塊120和開(kāi)關(guān)143、144可以與圖6的電流源115和開(kāi)關(guān)135起到同樣的作用。圖7的驅(qū)動(dòng)電路可以與圖6的驅(qū)動(dòng)電路起到同樣地作用。
圖8是用于向如圖6和圖7所示的驅(qū)動(dòng)電路的電流源晶體管的柵極供給偏壓BIASP、BIASN的偏壓電路。參照?qǐng)D8可知，該偏壓電路包括P溝道MOS晶體管153，其源極與高電位電源VDD連接，其漏極和柵極連接在一起；P溝道MOS晶體管154，其源極通過(guò)開(kāi)關(guān)156與高電位電源VDD連接，其柵極與P溝道MOS晶體管153的柵極連接，并且與偏壓端子T5連接；N溝道MOS晶體管152，其漏極與P溝道MOS晶體管154的漏極連接，其源極與低電位電源VSS連接，并且其漏極與柵極連接在一起N溝道MOS晶體管151，其漏極與P溝道MOS晶體管153的漏極連接，其源極通過(guò)開(kāi)關(guān)155與低電位電源VSS連接，偏壓BIAS被加載在其柵極上。此外，P溝道MOS晶體管153的柵極和漏極的共同連接節(jié)點(diǎn)與偏壓端子T5連接，輸出BIASP，N溝道MOS晶體管152的柵極和漏極的共同連接節(jié)點(diǎn)與偏壓端子T6連接，輸出BIASN。
在圖2的期間t0～t2、t0′～t2′和圖4的期間t0～t3、t0′～t3由于不必使電流控制晶體管(電流源)動(dòng)作，所以可以使偏壓電路停止動(dòng)作。
因此，在圖8的上述期間，通過(guò)開(kāi)關(guān)155、156使其動(dòng)作停止，從而可以進(jìn)一步降低功率消耗。
圖9是用于說(shuō)明如圖6和圖8所示的驅(qū)動(dòng)電路的開(kāi)關(guān)控制動(dòng)作的一個(gè)例子的示意圖。圖9(a)是用于說(shuō)明如圖6和圖8所示的本發(fā)明實(shí)施例的開(kāi)關(guān)控制動(dòng)作的時(shí)序圖，圖9(b)是表示使用增強(qiáng)型晶體管構(gòu)成圖6的驅(qū)動(dòng)電路時(shí)的內(nèi)部節(jié)點(diǎn)、輸入信號(hào)電壓、輸出電壓的電壓波形的示意圖。在圖9中，當(dāng)輸入信號(hào)電壓為低電位數(shù)據(jù)時(shí)，一個(gè)數(shù)據(jù)輸出期間被分割為4個(gè)期間(定時(shí)期間)。在期間t0～t2預(yù)放電，在定時(shí)期間t2～t3開(kāi)關(guān)131導(dǎo)通，在期間t3～t4開(kāi)關(guān)132、134、135導(dǎo)通，而且用于供給偏壓的開(kāi)關(guān)155、156導(dǎo)通。
在時(shí)刻t0，開(kāi)關(guān)201導(dǎo)通，輸出端子T2被放電，開(kāi)關(guān)136導(dǎo)通，節(jié)點(diǎn)V10變?yōu)楦唠娢浑娫措妷篤DD。
在時(shí)刻t1，開(kāi)關(guān)136斷開(kāi)，開(kāi)關(guān)133導(dǎo)通，V10變?yōu)榕c輸入信號(hào)電壓Vin相比僅偏離晶體管112的閾值電壓Vth112的電壓值。閾值電壓是以源極為基準(zhǔn)的電位表示的，即V10＝Vin+Vth112。
在時(shí)刻t2，開(kāi)關(guān)201斷開(kāi)，開(kāi)關(guān)131導(dǎo)通，輸出電壓變?yōu)榕c節(jié)點(diǎn)電壓V10相比僅偏離晶體管111的閾值電壓Vth111的電壓，即Vout＝V10-Vth111＝Vin+Vth112-Vth111。當(dāng)驅(qū)動(dòng)與輸出端子T2連接的電容負(fù)載時(shí)，由于在期間t2～t3晶體管111的源極跟隨器動(dòng)作而升高的輸出電壓Vout即使等于晶體管111、112的閾值電壓Vth111、Vth112，但與電壓Vin相比仍略低。這是因?yàn)?，在晶體管111的源極跟隨器動(dòng)作中，隨著晶體管111的柵極和源極之間的電壓接近閾值電壓，其電流驅(qū)動(dòng)能力逐漸下降，從而在一個(gè)數(shù)據(jù)輸出期間內(nèi)無(wú)法使電容負(fù)載變化到電壓Vin。
在時(shí)刻t3，開(kāi)關(guān)132、134、135導(dǎo)通，開(kāi)關(guān)155、156導(dǎo)通，偏壓電路(參照?qǐng)D8)動(dòng)作，偏壓BIASP被加載在電流源晶體管114、123、125的柵極上，偏壓BIASN被加載在電流源晶體管124、113、115的柵極上，節(jié)點(diǎn)V10變?yōu)榕c輸入信號(hào)電壓Vin相比僅偏離晶體管112的柵極和源極之間的電壓Vgs112(I114)(漏極電流為電流源114的電流I114)的電壓，輸出電壓Vout變?yōu)榕c節(jié)點(diǎn)V10相比僅偏離晶體管111的柵極和源極之間的電壓Vgs111(I113)(漏極電流為電流源113的電流I113)的電壓。柵極和源極之間的電壓Vgs以相對(duì)于源極的柵極電位表示。即V10＝Vin+Vgs112(I114)，Vout＝V10-Vgs111(I113)＝Vin+Vgs112(I114)-Vgs111(I113)。其中，通過(guò)設(shè)定由恒流源113、114控制的電流I113、I114，以使晶體管111、112的柵極和源極之間的電壓Vgs111(I113)和Vgs112(I114)相等，從而可以使輸出電壓Vout＝Vin。
此外，在圖9中，當(dāng)輸入信號(hào)電壓為高電位時(shí)，一個(gè)數(shù)據(jù)輸出期間被分割為4個(gè)期間(定時(shí)期間)。在定時(shí)期間t0′～t2′預(yù)充電，在定時(shí)期間t2′～t3′開(kāi)關(guān)141導(dǎo)通，在定時(shí)期間t3′～t4′開(kāi)關(guān)142、144、145導(dǎo)通，而且用于供給偏壓的開(kāi)關(guān)155、156導(dǎo)通。
在時(shí)刻t0′，開(kāi)關(guān)202導(dǎo)通，輸出端子T2被充電，開(kāi)關(guān)146導(dǎo)通，節(jié)點(diǎn)V20變?yōu)榈碗娢浑娫措妷篤SS。
在時(shí)刻t1′，開(kāi)關(guān)146斷開(kāi)，開(kāi)關(guān)143導(dǎo)通，節(jié)點(diǎn)電壓V20變?yōu)榕c輸入信號(hào)電壓Vin相比僅偏離晶體管122的閾值電壓Vth122的電壓值，即V20＝Vin+Vth122。
在時(shí)刻t2′，開(kāi)關(guān)202斷開(kāi)，開(kāi)關(guān)141導(dǎo)通，輸出電壓Vout變?yōu)榕c節(jié)點(diǎn)電壓V20相比僅偏離晶體管121的閾值電壓Vth121的電壓，即Vout＝V20-Vth121＝Vin+Vth122-Vth121。當(dāng)驅(qū)動(dòng)與輸出端子T2連接的電容負(fù)載時(shí)，由于在期間t2′～t3′晶體管121的源極跟隨器動(dòng)作而降低的輸出電壓Vout即使等于晶體管121、122的閾值電壓Vth121、Vth122，但與電壓Vin相比仍略高。這是因?yàn)?，在晶體管121的源極跟隨器動(dòng)作中，隨著晶體管121的柵極和源極之間的電壓接近閾值電壓，其電流驅(qū)動(dòng)能力逐漸下降，從而在一個(gè)數(shù)據(jù)輸出期間內(nèi)無(wú)法使電容負(fù)載變化到電壓Vin。
在時(shí)刻t3′，開(kāi)關(guān)142、144、145導(dǎo)通，開(kāi)關(guān)155、156導(dǎo)通，偏壓電路動(dòng)作，偏壓BIASP被加載在電流源晶體管114、123、125的柵極上，偏壓BIASN被加載在電流源晶體管124、113、115的柵極上，節(jié)點(diǎn)V20變?yōu)榕c輸入信號(hào)電壓Vin相比僅偏離晶體管122的柵極和源極之間的電壓Vgs122(I124)(漏極電流為電流源124的電流I124)的電壓，輸出電壓Vout變?yōu)榕c節(jié)點(diǎn)V20相比僅偏離晶體管121的柵極和源極之間的電壓Vgs121(I123)(漏極電流為電流源113的電流I113)的電壓，即V20＝Vin+Vgs122(I124)Vout＝V20-Vgs121(I123)＝Vin+Vgs122(I124)-Vgs121(I123)其中，通過(guò)設(shè)定由恒流源123、124控制的電流I123、I124，以使晶體管121、122的柵極和源極之間的電壓Vgs121(I123)和Vgs122(I124)相等，從而可以使輸出電壓Vout＝Vin。
圖10是表示如圖7和圖8所示的驅(qū)動(dòng)電路的開(kāi)關(guān)控制動(dòng)作的一個(gè)例子的示意圖。在圖10中，除了去掉圖6的開(kāi)關(guān)135、145的控制，以及合并了一部分開(kāi)關(guān)的控制時(shí)序，其余的與圖9的開(kāi)關(guān)控制基本相同。輸出電壓波形也與如圖9(b)所示的相同。
圖11是表示如圖9所示的開(kāi)關(guān)控制動(dòng)作執(zhí)行時(shí)的驅(qū)動(dòng)電路動(dòng)作的電路模擬結(jié)果(電壓波形)的示意圖，其表示當(dāng)輸出負(fù)載為1KΩ、15pF、VDD＝5V、VSS＝0V、Vin＝2.5V，經(jīng)過(guò)60μsec時(shí)輸入電壓和輸出電壓的電壓波形(電路模擬結(jié)果)。
圖12是表示應(yīng)用于多路輸出電路的本發(fā)明驅(qū)動(dòng)電路的構(gòu)成的示意圖。多路輸出驅(qū)動(dòng)電路用于例如液晶顯示裝置的數(shù)據(jù)線的驅(qū)動(dòng)。參照?qǐng)D12可知，該多路輸出驅(qū)動(dòng)電路包括灰度電壓發(fā)生裝置200，在作為參考電壓的例如高電位電源VDD和低電位電源VSS之間連接有多個(gè)電阻，構(gòu)成電阻串，從電阻串的抽頭輸出灰度電壓。從灰度電壓發(fā)生裝置200輸出的灰度電壓(模擬電壓)輸入到譯碼器300，譯碼器300輸入圖像數(shù)字信號(hào)，根據(jù)圖像數(shù)字信號(hào)進(jìn)行譯碼，選擇輸出對(duì)應(yīng)的灰度電壓，輸入到驅(qū)動(dòng)電路100。驅(qū)動(dòng)電路100由參照?qǐng)D6至圖9說(shuō)明的上述實(shí)施例構(gòu)成。偏壓電路102是如圖8所示的構(gòu)成，輸出偏壓BIASP、PBIASN。
在預(yù)先確定的M個(gè)(M＞2)驅(qū)動(dòng)電路中分別設(shè)置偏壓電路102。此外，還具有控制驅(qū)動(dòng)電路100的開(kāi)關(guān)導(dǎo)通、斷開(kāi)的開(kāi)關(guān)控制裝置101，該開(kāi)關(guān)控制裝置101通過(guò)如圖2、圖4、圖10(a)以及圖11所示的控制動(dòng)作，控制驅(qū)動(dòng)電路100的開(kāi)關(guān)導(dǎo)通、斷開(kāi)。并聯(lián)配置的驅(qū)動(dòng)電路100的輸出端子群驅(qū)動(dòng)液晶面板的數(shù)據(jù)線。此外，顯然可以將如圖1等中所示的驅(qū)動(dòng)電路100所輸出的寄生電容用于輸出負(fù)載的充電、放電。
在上述實(shí)施例中對(duì)使用增強(qiáng)型的N溝道MOS晶體管、P溝道MOS晶體管的例子進(jìn)行了說(shuō)明，但其對(duì)于耗盡型的N溝道MOS晶體管、P溝道MOS晶體管也是成立的。
以上通過(guò)上述實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但本發(fā)明并不限定于上述實(shí)施例，在權(quán)利要求所請(qǐng)求保護(hù)的范圍內(nèi)，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種變形和修改。
根據(jù)以上所說(shuō)明的本發(fā)明，其輸出部分為源極跟隨器構(gòu)成的驅(qū)動(dòng)電路在輸出部分晶體管的源極跟隨器驅(qū)動(dòng)中，在設(shè)置有控制和截?cái)嗑w管的漏極電流的期間，即使在截?cái)嗥陂g內(nèi)也可以進(jìn)行源極跟隨器動(dòng)作，在此期間可以驅(qū)動(dòng)至所希望的電壓附近，而不產(chǎn)生靜態(tài)功率消耗，然后，在控制漏極電流期間，可以以很高的電壓精度驅(qū)動(dòng)至所希望的電壓，從而實(shí)現(xiàn)了低消耗功率和高精度電壓輸出。
權(quán)利要求
1.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路至少包括構(gòu)成跟隨器的晶體管和第一開(kāi)關(guān)，串聯(lián)連接在輸出端子和第一電源之間；第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和第二電源之間；偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述構(gòu)成跟隨器的晶體管供給輸入偏壓，在數(shù)據(jù)輸出期間的某一時(shí)刻，上述第一開(kāi)關(guān)導(dǎo)通，使上述晶體管作為跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的所需電壓左右，在上述一個(gè)時(shí)刻之后的時(shí)刻，上述第二開(kāi)關(guān)導(dǎo)通，從而上述第一開(kāi)關(guān)和第二開(kāi)關(guān)均處于導(dǎo)通狀態(tài)，從上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的上述所需電壓。
2.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，當(dāng)上述輸出端子電壓為規(guī)定的所需電壓時(shí)，上述偏壓控制裝置將偏壓控制到一定數(shù)值，以使流過(guò)上述晶體管的電流十分小。
3.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第一導(dǎo)電型的第一MOS晶體管和第一開(kāi)關(guān)，串聯(lián)連接在輸出端子和高電位電源之間；第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第一柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第一MOS晶體管供給柵極偏壓，該驅(qū)動(dòng)電路還包括使上述第一開(kāi)關(guān)和第二開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第一開(kāi)關(guān)導(dǎo)通，使上述第一MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的電壓附近，在上述一個(gè)時(shí)刻之后的時(shí)刻，上述第二開(kāi)關(guān)導(dǎo)通，從控制上述第一MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓。
4.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第二導(dǎo)電型的第二MOS晶體管和第三開(kāi)關(guān)，串聯(lián)連接在輸出端子和低電位電源之間；第二電流源和第四開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和高電位電源之間；第二柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第二MOS晶體管供給柵極偏壓，該驅(qū)動(dòng)電路還包括使上述第三開(kāi)關(guān)和第四開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第三開(kāi)關(guān)導(dǎo)通，使上述第二MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的電壓附近，在上述一定時(shí)刻之后的時(shí)刻，上述第四開(kāi)關(guān)導(dǎo)通，從控制上述第二MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓。
5.根據(jù)權(quán)利要求3所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路還包括使上述輸出端子預(yù)放電的裝置，當(dāng)從上述輸出端子輸出低電位數(shù)據(jù)時(shí)，在上述一個(gè)時(shí)刻之前，使上述輸出端子預(yù)放電。
6.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路還包括使上述輸出端子預(yù)充電的裝置，當(dāng)從上述輸出端子輸出高電位數(shù)據(jù)時(shí)，在上述一個(gè)時(shí)刻之前，使上述輸出端子預(yù)充電。
7.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第一導(dǎo)電型的第一MOS晶體管和第一開(kāi)關(guān)，串聯(lián)連接在輸出端子和高電位電源之間；第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第一柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第一MOS晶體管供給柵極偏壓；構(gòu)成源極跟隨器的第二導(dǎo)電型的第二MOS晶體管和第三開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第二電流源和第四開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和高電位電源之間；第二偏壓控制裝置，根據(jù)上述輸入信號(hào)電壓，向上述第二MOS晶體管供給柵極偏壓，該驅(qū)動(dòng)電路還包括使上述第一開(kāi)關(guān)和第二開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在低電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第一開(kāi)關(guān)導(dǎo)通，使上述第一MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的電壓附近，在上述一個(gè)時(shí)刻之后的時(shí)刻，上述第二開(kāi)關(guān)導(dǎo)通，從控制上述第一MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓，該驅(qū)動(dòng)電路還包括使上述第三開(kāi)關(guān)和第四開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在高電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第三開(kāi)關(guān)導(dǎo)通，使上述第二MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的電壓附近，在上述時(shí)刻之后的時(shí)刻，上述第四開(kāi)關(guān)導(dǎo)通，從控制上述第二MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓。
8.根據(jù)權(quán)利要求3所述的驅(qū)動(dòng)電路，其特征在于，上述第一柵極偏壓控制裝置包括第一導(dǎo)電型的第三MOS晶體管，其漏極和柵極共同與上述第一MOS晶體管的柵極連接，其源極通過(guò)第五開(kāi)關(guān)與上述輸入端子連接；第三電流源和第六開(kāi)關(guān)，串聯(lián)連接在上述第三MOS晶體管的漏極和上述高電位電源之間；第四電流源和第七開(kāi)關(guān)，串聯(lián)連接在上述輸入端子與第五開(kāi)關(guān)的連接節(jié)點(diǎn)和上述低電位電源之間；第八開(kāi)關(guān)，連接在上述第一、第三MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述高電位電源之間。
9.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在于，上述第二柵極偏壓控制裝置包括第二導(dǎo)電型的第四MOS晶體管，其漏極和柵極共同與上述第二MOS晶體管的柵極連接，其源極通過(guò)第九開(kāi)關(guān)與上述輸入端子連接；第五電流源和第十開(kāi)關(guān)串聯(lián)連接在上述第四MOS晶體管的漏極和上述低電位電源之間；第六電流源和第十一開(kāi)關(guān)，串聯(lián)連接在上述輸入端子與第九開(kāi)關(guān)的連接節(jié)點(diǎn)和上述高電位電源之間；第十二開(kāi)關(guān)，連接在上述第二、第四MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述低電位電源之間。
10.根據(jù)權(quán)利要求7所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路還包括使上述輸出端子預(yù)放電和預(yù)充電的裝置，在上述輸入信號(hào)電壓為低電位數(shù)據(jù)的數(shù)據(jù)輸出期間，在上述一個(gè)時(shí)刻之前使上述輸出端子預(yù)放電，在上述輸入信號(hào)電壓為高電位數(shù)據(jù)的數(shù)據(jù)輸出期間，在上述一個(gè)時(shí)刻之前使上述輸出端子預(yù)充電。
11.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第一導(dǎo)電型的第一MOS晶體管和第一開(kāi)關(guān)，串聯(lián)連接在輸出端子和高電位電源之間；第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第一柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第一MOS晶體管供給柵極偏壓；構(gòu)成源極跟隨器的第二導(dǎo)電型的第二MOS晶體管和第三開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第二電流源和第四開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和高電位電源之間；第二偏壓控制裝置，根據(jù)上述輸入信號(hào)電壓，向上述第二MOS晶體管供給柵極偏壓，上述第一柵極偏壓控制裝置包括第一導(dǎo)電型的第三MOS晶體管，其漏極和柵極共同與上述第一MOS晶體管的柵極連接，其源極通過(guò)第五開(kāi)關(guān)與上述輸入端子連接；第三電流源和第六開(kāi)關(guān)，串聯(lián)連接在上述第三MOS晶體管的漏極和上述高電位電源之間；第四電流源和第七開(kāi)關(guān)，串聯(lián)連接在上述輸入端子與第五開(kāi)關(guān)的連接節(jié)點(diǎn)和上述低電位電源之間；第八開(kāi)關(guān)，連接在上述第一、第三MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述高電位電源之間，上述第二柵極偏壓控制裝置包括第二導(dǎo)電型的第四MOS晶體管，其漏極和柵極共同與上述第二MOS晶體管的柵極連接，其源極通過(guò)第九開(kāi)關(guān)與上述輸入端子連接；第五電流源和第十開(kāi)關(guān)，串聯(lián)連接在上述第四MOS晶體管的漏極和上述低電位電源之間；第六電流源和第十一開(kāi)關(guān)，串聯(lián)連接在上述輸入端子與第九開(kāi)關(guān)的連接節(jié)點(diǎn)和上述高電位電源之間；第十二開(kāi)關(guān)，連接在上述第二、第四MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述低電位電源之間，該驅(qū)動(dòng)電路還包括使上述第一開(kāi)關(guān)和第二開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在低電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第一開(kāi)關(guān)導(dǎo)通，使上述第一MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的電壓附近，在上述一個(gè)時(shí)刻之后的時(shí)刻，上述第二開(kāi)關(guān)導(dǎo)通，從控制上述第一MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的上述電壓，該驅(qū)動(dòng)電路還包括使上述第三開(kāi)關(guān)和第四開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在高電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第三開(kāi)關(guān)導(dǎo)通，使上述第二MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)的規(guī)定的電壓附近，在高電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻之后的時(shí)刻，上述第四開(kāi)關(guān)導(dǎo)通，從控制上述第二MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓。
12.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第一導(dǎo)電型的第一MOS晶體管和第一開(kāi)關(guān)，串聯(lián)連接在輸出端子和高電位電源之間；第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第一柵極偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述第一MOS晶體管供給柵極偏壓；構(gòu)成源極跟隨器的第二導(dǎo)電型的第二MOS晶體管和第三開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第二電流源和第四開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和高電位電源之間；第二偏壓控制裝置，根據(jù)上述輸入信號(hào)電壓，向上述第二MOS晶體管供給柵極偏壓，上述第一柵極偏壓控制裝置包括第一導(dǎo)電型的第三MOS晶體管，其漏極和柵極共同與上述第一MOS晶體管的柵極連接，其源極通過(guò)第五開(kāi)關(guān)與上述輸入端子連接；第三電流源和第六開(kāi)關(guān)，串聯(lián)連接在上述第三MOS晶體管的漏極和上述高電位電源之間；第二導(dǎo)電型的第四MOS晶體管，其源極和漏極分別與上述第三MOS晶體管的漏極和源極連接，其柵極被加載偏壓；第七開(kāi)關(guān)，連接在上述第一、第三MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述高電位電源之間，上述第二柵極偏壓控制裝置包括第二導(dǎo)電型的第五MOS晶體管，其漏極和柵極共同與上述第二MOS晶體管的柵極連接，其源極通過(guò)第八開(kāi)關(guān)與上述輸入端子連接；第四電流源和第九開(kāi)關(guān)，串聯(lián)連接在上述第五MOS晶體管的漏極和上述低電位電源之間；第一導(dǎo)電型的第六MOS晶體管，其源極和漏極分別與上述第五MOS晶體管的漏極和源極連接，其柵極被加載偏壓；第十開(kāi)關(guān)，連接在上述第二、第五MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述低電位電源之間，該驅(qū)動(dòng)電路還包括使上述第一開(kāi)關(guān)和第二開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在低電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第一開(kāi)關(guān)導(dǎo)通，使上述第一MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的電壓附近，在一個(gè)時(shí)刻之后的時(shí)刻，上述第二開(kāi)關(guān)導(dǎo)通，從控制上述第一MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓，該驅(qū)動(dòng)電路還包括使上述第三開(kāi)關(guān)和第四開(kāi)關(guān)均處于導(dǎo)通狀態(tài)的裝置，在高電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述第三開(kāi)關(guān)導(dǎo)通，使上述第二MOS晶體管作為源極跟隨器而動(dòng)作，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的電壓附近，在上述高電位數(shù)據(jù)輸出期間的一個(gè)時(shí)刻之后的時(shí)刻，上述第四開(kāi)關(guān)導(dǎo)通，從控制上述第二MOS晶體管的漏極電流的上述后一時(shí)刻開(kāi)始，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓。
13.根據(jù)權(quán)利要求11所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括預(yù)充電裝置，包含連接在上述高電位電源和上述輸出端子之間的第十三開(kāi)關(guān)；預(yù)放電裝置，包含連接在上述低電位電源和上述輸出端子之間的第十四開(kāi)關(guān)，在上述輸入信號(hào)電壓為低電位數(shù)據(jù)的數(shù)據(jù)輸出期間，在上述一個(gè)時(shí)刻之前，上述第十四開(kāi)關(guān)導(dǎo)通，使上述輸出端子預(yù)放電，在上述輸入信號(hào)電壓為高電位數(shù)據(jù)的數(shù)據(jù)輸出期間，在上述一個(gè)時(shí)刻之前，上述第十三開(kāi)關(guān)導(dǎo)通，使上述輸出端子預(yù)充電。
14.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括預(yù)充電裝置，包含連接在上述高電位電源和上述輸出端子之間的第十一開(kāi)關(guān)，預(yù)放電裝置，包含連接在上述低電位電源和上述輸出端子之間的第十二開(kāi)關(guān)，在上述輸入信號(hào)電壓為低電位數(shù)據(jù)的數(shù)據(jù)輸出期間，在上述一個(gè)時(shí)刻之前，上述第十二開(kāi)關(guān)導(dǎo)通，使上述輸出端子預(yù)放電，在上述輸入信號(hào)電壓為高電位數(shù)據(jù)的數(shù)據(jù)輸出期間，在上述一個(gè)時(shí)刻之前，上述第十一開(kāi)關(guān)導(dǎo)通，使上述輸出端子預(yù)充電。
15.根據(jù)權(quán)利要求11所述的驅(qū)動(dòng)電路，其特征在于，上述輸入信號(hào)電壓為低電位數(shù)據(jù)的數(shù)據(jù)輸出期間包括4個(gè)定時(shí)期間，在第一定時(shí)期間，上述第八開(kāi)關(guān)導(dǎo)通，其余的第一至第七、第九至第十二開(kāi)關(guān)均處于斷開(kāi)的狀態(tài)，在第二定時(shí)期間，上述第八開(kāi)關(guān)斷開(kāi)，第五開(kāi)關(guān)導(dǎo)通，至少在上述第一、第二定時(shí)期間之一，上述輸出端子被預(yù)放電，在第三定時(shí)期間，上述第一開(kāi)關(guān)導(dǎo)通，第五開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，在第四定時(shí)期間，上述第二開(kāi)關(guān)導(dǎo)通，上述第一開(kāi)關(guān)和第五開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，上述第六開(kāi)關(guān)、上述第七開(kāi)關(guān)導(dǎo)通，上述輸入信號(hào)電壓為高電位數(shù)據(jù)的數(shù)據(jù)輸出期間包括4個(gè)定時(shí)期間，在第一定時(shí)期間，上述第十二開(kāi)關(guān)導(dǎo)通，其余的第一至第十一開(kāi)關(guān)均處于斷開(kāi)的狀態(tài)，在第二定時(shí)期間，上述第十二開(kāi)關(guān)斷開(kāi)，上述第九開(kāi)關(guān)導(dǎo)通，至少在上述第一、第二期間之一，上述輸出端子被預(yù)充電，在第三定時(shí)期間，上述第三開(kāi)關(guān)導(dǎo)通，上述第九開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，在第四定時(shí)期間，上述第四開(kāi)關(guān)導(dǎo)通，上述第三開(kāi)關(guān)和上述第九開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，上述第十開(kāi)關(guān)、上述第十一開(kāi)關(guān)導(dǎo)通。
16.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其特征在于，上述輸入信號(hào)電壓為低電位數(shù)據(jù)的數(shù)據(jù)輸出期間包括4個(gè)定時(shí)期間，在第一定時(shí)期間，上述第七開(kāi)關(guān)和上述第十開(kāi)關(guān)中至少第七開(kāi)關(guān)導(dǎo)通，其余的第一至第六、第八至第九開(kāi)關(guān)均處于斷開(kāi)的狀態(tài)，在第二定時(shí)期間，上述第七開(kāi)關(guān)和上述第十開(kāi)關(guān)斷開(kāi)，上述第五開(kāi)關(guān)和上述第八開(kāi)關(guān)中至少上述第五開(kāi)關(guān)導(dǎo)通，至少在上述第一、第二定時(shí)期間之一，上述輸出端子被預(yù)放電，在第三定時(shí)期間，上述第一開(kāi)關(guān)導(dǎo)通，上述第五開(kāi)關(guān)和上述第八開(kāi)關(guān)中至少上述第五開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，在第四定時(shí)期間，上述第二開(kāi)關(guān)導(dǎo)通，上述第一開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，上述第五開(kāi)關(guān)和上述第八開(kāi)關(guān)中至少上述第五開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，上述第六開(kāi)關(guān)和上述第九開(kāi)關(guān)中至少上述第六開(kāi)關(guān)導(dǎo)通，上述輸入信號(hào)電壓為高電位數(shù)據(jù)的數(shù)據(jù)輸出期間包括4個(gè)定時(shí)期間，在第一定時(shí)期間，上述第七開(kāi)關(guān)和上述第十開(kāi)關(guān)中至少上述第十開(kāi)關(guān)導(dǎo)通，其余的上述第一至第六、第八至第九開(kāi)關(guān)均處于斷開(kāi)的狀態(tài)，在第二定時(shí)期間，上述第七開(kāi)關(guān)和上述第十開(kāi)關(guān)斷開(kāi)，上述第五開(kāi)關(guān)和上述第八開(kāi)關(guān)中至少上述第八開(kāi)關(guān)導(dǎo)通，至少在上述第一、第二定時(shí)期間之一，上述輸出端子被預(yù)充電，在第三定時(shí)期間，上述第三開(kāi)關(guān)導(dǎo)通，上述第五開(kāi)關(guān)和上述第八開(kāi)關(guān)中至少上述第八開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，在第四定時(shí)期間，上述第四開(kāi)關(guān)導(dǎo)通，上述第三開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，上述第五開(kāi)關(guān)和上述第八開(kāi)關(guān)中至少上述第八開(kāi)關(guān)仍處于導(dǎo)通的狀態(tài)，上述第六開(kāi)關(guān)和上述第九開(kāi)關(guān)中至少上述第九開(kāi)關(guān)導(dǎo)通。
17.根據(jù)權(quán)利要求11所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括偏壓電路，該偏壓電路向構(gòu)成上述第二電流源、上述第三電流源、上述第六電流源的第二導(dǎo)電型晶體管的柵極加載第一偏壓，向構(gòu)成上述第一電流源、上述第四電流源、上述第五電流源的第一導(dǎo)電型晶體管的柵極加載第二偏壓，上述偏壓電路在上述第一、第二偏壓的電源通路上具有開(kāi)關(guān)，通過(guò)該開(kāi)關(guān)控制動(dòng)作、停止。
18.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括偏壓電路，該偏壓電路向構(gòu)成上述第二電流源、上述第三電流源、上述第六電流源的第二導(dǎo)電型晶體管的柵極加載第一偏壓，向構(gòu)成上述第一電流源、上述第四電流源、上述第五電流源的第一導(dǎo)電型晶體管的柵極加載第二偏壓，上述偏壓電路在上述第一、第二偏壓的電源通路上具有開(kāi)關(guān)，上述開(kāi)關(guān)在權(quán)利要求15的至少上述第四定時(shí)期間導(dǎo)通。
19.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的第一導(dǎo)電型晶體管和第一開(kāi)關(guān)，串聯(lián)連接在高電位電源和輸出端子之間；構(gòu)成源極跟隨器的第二導(dǎo)電型晶體管晶體管和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；第一電流源和第三開(kāi)關(guān)，串聯(lián)連接在上述高電位電源和上述輸出端子之間；第二電流源和第四開(kāi)關(guān)，串聯(lián)連接在上述低電位電源和上述輸出端子之間；第一柵極偏壓控制裝置，輸入輸入信號(hào)電壓，控制上述第一導(dǎo)電型晶體管的柵極的偏壓；第二柵極偏壓控制裝置，輸入上述輸入信號(hào)電壓，控制上述第二導(dǎo)電型晶體管的柵極的偏壓；預(yù)充放電裝置，根據(jù)上述輸入信號(hào)電壓，使上述輸出端子預(yù)充電或預(yù)放電，在輸出低于預(yù)定基準(zhǔn)電壓的低電位的一個(gè)輸出期間內(nèi)，在第一時(shí)刻，使上述輸出端子預(yù)放電，上述第一至第四開(kāi)關(guān)全部斷開(kāi)，在第二時(shí)刻，停止上述預(yù)放電，上述第一開(kāi)關(guān)導(dǎo)通，在第三時(shí)刻，使上述第一開(kāi)關(guān)仍處于導(dǎo)通狀態(tài)，上述第四開(kāi)關(guān)導(dǎo)通，在輸出高于預(yù)定基準(zhǔn)電壓的高電位的一個(gè)輸出期間內(nèi)，在第一時(shí)刻，使上述輸出端子預(yù)充電，上述第一至第四開(kāi)關(guān)全部斷開(kāi)，在第二時(shí)刻，停止上述預(yù)充電，上述第二開(kāi)關(guān)導(dǎo)通，在第三時(shí)刻，使上述第二開(kāi)關(guān)仍處于導(dǎo)通狀態(tài)，上述第三開(kāi)關(guān)導(dǎo)通。
20.一種驅(qū)動(dòng)電路，其特征在于，在權(quán)利要求1至19任意一項(xiàng)所述的上述驅(qū)動(dòng)電路中，上述驅(qū)動(dòng)電路的上述開(kāi)關(guān)的導(dǎo)通、斷開(kāi)是通過(guò)與上述驅(qū)動(dòng)電路連接的開(kāi)關(guān)控制裝置來(lái)進(jìn)行的。
21.一種液晶顯示裝置，其特征在于，使用權(quán)利要求1至20任意一項(xiàng)所述的上述驅(qū)動(dòng)電路來(lái)進(jìn)行數(shù)據(jù)線的驅(qū)動(dòng)。
22.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括灰度發(fā)生裝置，包括串聯(lián)連接在第一、第二參考電壓之間的多個(gè)電阻，從各個(gè)抽頭生成灰度電壓；譯碼電路，輸入數(shù)字信號(hào)，選擇輸出與上述灰度發(fā)生裝置的輸出電壓對(duì)應(yīng)的電壓，多個(gè)根據(jù)權(quán)利要求1所述的上述驅(qū)動(dòng)電路，輸入上述譯碼電路的輸出，驅(qū)動(dòng)數(shù)據(jù)線；開(kāi)關(guān)控制裝置，控制上述各驅(qū)動(dòng)電路的開(kāi)關(guān)；偏壓電路，向上述驅(qū)動(dòng)電路的上述電流源供給偏壓。
23.根據(jù)權(quán)利要求7所述的驅(qū)動(dòng)電路，其特征在于，上述第一柵極偏壓控制裝置包括第一導(dǎo)電型的第三MOS晶體管，其漏極和柵極共同與上述第一MOS晶體管的柵極連接，其源極通過(guò)第五開(kāi)關(guān)與上述輸入端子連接；第三電流源和第六開(kāi)關(guān)，串聯(lián)連接在上述第三MOS晶體管的漏極和上述高電位電源之間；第四電流源和第七開(kāi)關(guān)，串聯(lián)連接在上述輸入端子和第五開(kāi)關(guān)的連接點(diǎn)與上述低電位電源間之間；第八開(kāi)關(guān)，連接在上述第一、第三MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述高電位電源之間。
24.根據(jù)權(quán)利要求7所述的驅(qū)動(dòng)電路，其特征在于，上述第二柵極偏壓控制裝置包括第二導(dǎo)電型的第四MOS晶體管，其漏極和柵極共同與上述第二MOS晶體管的柵極連接，其源極通過(guò)第九開(kāi)關(guān)與上述輸入端子連接；第五電流源和第十開(kāi)關(guān)，串聯(lián)連接在上述第三MOS晶體管的漏極和上述低電位電源之間；第六電流源和第十一開(kāi)關(guān)，串聯(lián)連接在上述輸入端子和第九開(kāi)關(guān)的連接點(diǎn)與上述低電位電源間之間；第十二開(kāi)關(guān)，連接在上述第二、第四MOS晶體管的柵極的共同連接節(jié)點(diǎn)和上述低電位電源之間。
25.根據(jù)權(quán)利要求12所述的驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括偏壓電路，該偏壓電路向構(gòu)成上述第二電流源、上述第三電流源、上述第六電流源的第二導(dǎo)電型晶體管的柵極加載第一偏壓，向構(gòu)成上述第一電流源、上述第四電流源、上述第五電流源的第一導(dǎo)電型晶體管的柵極加載第二偏壓，上述偏壓電路在上述第一、第二偏壓的電源通路上具有開(kāi)關(guān)，通過(guò)該開(kāi)關(guān)對(duì)工作和停止加以控制。
26.一種驅(qū)動(dòng)電路，其特征在于，該驅(qū)動(dòng)電路包括偏壓電路，該偏壓電路向構(gòu)成上述第二電流源、上述第三電流源、上述第六電流源的第二導(dǎo)電型晶體管的柵極加載第一偏壓，向構(gòu)成上述第一電流源、上述第四電流源、上述第五電流源的第一導(dǎo)電型晶體管的柵極加載第二偏壓，上述偏壓電路在上述第一、第二偏壓的電源通路上具有開(kāi)關(guān)，上述開(kāi)關(guān)在權(quán)利要求16的至少所述第四定時(shí)期間導(dǎo)通。
27.一種驅(qū)動(dòng)電路，其特征在于，構(gòu)成跟隨器的晶體管，設(shè)置在輸出端子和第一電源之間；第一控制裝置，控制上述晶體管的激活、不激活；在所述輸出端子和第二電源間設(shè)置的電流源，和第二控制裝置，控制上述電流源的激活、不激活；偏壓控制裝置，根據(jù)輸入信號(hào)電壓向上述第一電流源和第二開(kāi)關(guān)，串聯(lián)連接在上述輸出端子和低電位電源之間；偏壓控制裝置，根據(jù)輸入信號(hào)電壓，向上述構(gòu)成跟隨器的晶體管供給柵極偏壓；在數(shù)據(jù)輸出期間的一個(gè)時(shí)刻，上述晶體管激活而上述電流源不激活，從而使上述晶體管進(jìn)行跟隨器動(dòng)作，在上述一個(gè)時(shí)刻之后的時(shí)刻，上述晶體管和上述電流源激活，將上述輸出端子電壓驅(qū)動(dòng)至與上述輸入信號(hào)電壓相對(duì)應(yīng)地規(guī)定的上述電壓。
全文摘要
本發(fā)明提供了一種實(shí)現(xiàn)低功率消耗并且高精度地電壓輸出的驅(qū)動(dòng)電路。該驅(qū)動(dòng)電路包括構(gòu)成源極跟隨器的晶體管111和開(kāi)關(guān)131，連接在輸出端子T2和VDD之間；電流源113和開(kāi)關(guān)132，連接在輸出端子T2和VSS之間；構(gòu)成源極跟隨器的晶體管121和開(kāi)關(guān)141，連接在輸出端子T2和VSS之間；電流源123和開(kāi)關(guān)142，連接在輸出端子T2和VDD之間；柵極偏壓控制裝置11、12，根據(jù)輸入信號(hào)電壓，向晶體管111、121供給偏壓。
文檔編號(hào)H03K17/16GK1396579SQ0212447
公開(kāi)日2003年2月12日 申請(qǐng)日期2002年6月28日 優(yōu)先權(quán)日2001年7月6日
發(fā)明者土弘 申請(qǐng)人:日本電氣株式會(huì)社