專利名稱：Pll過渡響應(yīng)控制系統(tǒng)和通信系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種PLL過渡響應(yīng)控制系統(tǒng)，用于抑制便攜電話機(jī)等通信系統(tǒng)中使用的PLL電路的過渡響應(yīng)，縮短鎖定時(shí)間(lockup time)。另外，涉及一種搭載該P(yáng)LL過渡響應(yīng)控制系統(tǒng)的通信系統(tǒng)。
背景技術(shù)：
近年來，隨著通信技術(shù)和半導(dǎo)體技術(shù)的急速發(fā)展，便攜電話機(jī)等通信系統(tǒng)中各種通信方式被建議并被實(shí)用化。作為這些通信方式之一的TDMA(time division multiple access)方式是時(shí)分一個(gè)頻率后得到多個(gè)信道的方式，但通信用時(shí)隙之間僅允許微小時(shí)間。
因此，為了在短時(shí)間內(nèi)切換通信用時(shí)隙，構(gòu)成為2個(gè)系統(tǒng)搭載包含VCO(voltage-controlled oscillator)的PLL(phase locked loop)電路。在該構(gòu)成中，在通信中使用一個(gè)VCO期間，使另一VCO鎖定在下一時(shí)隙所需的頻率，在通信時(shí)隙之間切換VCO的輸出。
另外，最近有如下系統(tǒng)，其一個(gè)系統(tǒng)使用鎖定時(shí)間快的PLL電路，在通信時(shí)隙之間切換頻率。另外，鎖定時(shí)間是指當(dāng)將PLL電路中的發(fā)送頻率切換為不同的希望頻率時(shí)，到達(dá)該希望頻率前的時(shí)間。
圖13是現(xiàn)有PLL系統(tǒng)的框圖，示出2個(gè)系統(tǒng)具備PLL電路的構(gòu)成。
圖13中，PLL系統(tǒng)具備晶體振蕩器101、緩沖器102、計(jì)數(shù)器103、混頻器104、第1PLL電路110、和第2PLL電路120。第1PLL電路110具備相位比較器(PDPhase Ditector)111、低通濾波器(下面稱為L(zhǎng)PF)112、VCO113和計(jì)數(shù)器114。另外，第2PLL電路120具備相位比較器121、LPF122、VCO123和計(jì)數(shù)器124。
圖13中，由包含晶體振蕩器101和緩沖器102的基準(zhǔn)頻率發(fā)生電路生成的基準(zhǔn)頻率fREF信號(hào)被輸入到第1PLL電路110的相位比較器111，同時(shí)，被輸入到計(jì)數(shù)器103。被輸入到計(jì)數(shù)器103的基準(zhǔn)頻率fREF信號(hào)在被分頻至50kHz之后，被輸入到第2PLL電路120的相位比較器121。
第1PLL電路110中，相位比較器111比較基準(zhǔn)頻率fREF與從計(jì)數(shù)器114提供的頻率，將對(duì)應(yīng)于相位差的相位差信號(hào)輸出到LPF112。LPF112積分從相位比較器111提供的相位差信號(hào)，生成直流控制信號(hào)，并將該直流控制信號(hào)輸出到VCO113。VCO113根據(jù)從LPF112提供的直流控制信號(hào)振蕩，將振蕩頻率fVC1輸出到混頻器104，同時(shí)，反饋輸出到計(jì)數(shù)器114。計(jì)數(shù)器114以規(guī)定的分頻比N1分頻從VCO113輸出的振蕩頻率fVC1后，輸出到相位比較器111。另外，計(jì)數(shù)器114的分頻比可由從外部輸入的控制信號(hào)來設(shè)定。
另一方面，在第2PLL電路120中，相位比較器121比較基準(zhǔn)頻率fREF與從計(jì)數(shù)器124提供的頻率，將對(duì)應(yīng)于相位差的相位差信號(hào)輸出到LPF122。LPF122積分從相位比較器121提供的相位差信號(hào)，生成直流控制信號(hào)，并將該直流控制信號(hào)輸出到VCO123。VCO123根據(jù)從LPF122提供的直流控制信號(hào)振蕩，將振蕩頻率fVC2輸出到混頻器104，同時(shí)，反饋輸出到計(jì)數(shù)器124。計(jì)數(shù)器124以規(guī)定的分頻比N2分頻從VCO123輸出的振蕩頻率fVC2后，輸出到相位比較器121。另外，計(jì)數(shù)器124的分頻比可由從外部輸入的控制信號(hào)來設(shè)定。
混頻器104混合從VCO113輸出的振蕩頻率fVC1、與從VCO123輸出的振蕩頻率fVC2，輸出輸出頻率fOUT。
圖14表示現(xiàn)有PLL系統(tǒng)中的過渡響應(yīng)時(shí)的頻率波動(dòng)。圖14中，P21表示VCO113的輸出信號(hào)中的頻率波動(dòng)。P22表示VCO123的輸出信號(hào)中的頻率波動(dòng)。P23表示混頻器104的輸出信號(hào)中的頻率波動(dòng)。
圖14中，如P22所示，第2PLL電路120由于頻率被鎖定，所以為穩(wěn)定狀態(tài)，無(wú)頻率波動(dòng)。但是，如P21所示，通過變化為期望的頻率，從VCO113輸出的振蕩頻率fVC1產(chǎn)生過渡響應(yīng)引起的頻率波動(dòng)。
通過從VCO113輸出的振蕩頻率fVC1中產(chǎn)生頻率波動(dòng)，如P23所示，混頻器104的輸出頻率fOUT受到振蕩頻率fVC1的影響，產(chǎn)生頻率波動(dòng)。
這種頻率波動(dòng)有可能例如在發(fā)生基站間的偏離同步時(shí)產(chǎn)生。即，若產(chǎn)生基站間的偏離同步，則通信時(shí)隙的開頭部分中，會(huì)產(chǎn)生第1PLL電路110的過渡響應(yīng)引出的頻率波動(dòng)，有可能導(dǎo)致傳輸速率的下降。
降低這種傳輸速率下降的方法之一記載于專利文獻(xiàn)1(專利第3248453號(hào)公報(bào))中。即，專利文獻(xiàn)1公開如下構(gòu)成，混合從兩個(gè)VCO輸出的信號(hào)后，進(jìn)行頻率混合，得到期望的輸出頻率，進(jìn)行動(dòng)作，使從一個(gè)VCO輸出的信號(hào)頻率補(bǔ)償從另一VCO輸出的信號(hào)頻率。由此，由于CPU在輸出期望的輸出頻率之后，只要僅計(jì)算PLL電路的分頻比即可，所以可使算出分頻比的控制程序的執(zhí)行步驟減少，使處理速度提高。
但是，在專利文獻(xiàn)1公開的構(gòu)成中，即使控制程序的執(zhí)行步驟減少，PLL電路的過渡響應(yīng)時(shí)間也未變快。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種PLL過渡響應(yīng)控制系統(tǒng)，可縮短由外部控制信號(hào)變更PLL電路的頻率時(shí)的過渡響應(yīng)時(shí)間。另外，提供一種使用這種PLL過渡響應(yīng)控制系統(tǒng)的通信系統(tǒng)。
本發(fā)明的第1PLL過渡響應(yīng)控制系統(tǒng)構(gòu)成為具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號(hào)；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備
第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號(hào)；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，至所述第1電壓控制振蕩器的反饋電壓被加到至所述第2電壓控制振蕩器的反饋電壓。
本發(fā)明的第2PLL過渡響應(yīng)控制系統(tǒng)，構(gòu)成為具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第3PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第4電壓控制振蕩器，輸入從所述第3PLL電路輸出的控制電壓；和混頻器，混合從所述第3PLL電路輸出的振蕩頻率與從所述第4電壓控制振蕩器輸出的振蕩頻率，其特征在于所述第3PLL電路具備第3電壓控制振蕩器，進(jìn)行動(dòng)作，使得控制電壓越高，則振蕩頻率越高；第3計(jì)數(shù)器，按可變分頻比來分頻所述第3電壓控制振蕩器的輸出信號(hào)；第3相位比較電路，進(jìn)行所述第3計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第3低通濾波器，根據(jù)所述第3相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第3電壓控制振蕩器，所述第4電壓控制振蕩器進(jìn)行動(dòng)作，使得控制電壓越高，則振蕩頻率越低，將至所述第3電壓控制振蕩器的反饋電壓加到至所述第4電壓控制振蕩器的反饋電壓上。
本發(fā)明的第1通信系統(tǒng)具備PLL過渡響應(yīng)控制系統(tǒng)，該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，進(jìn)行動(dòng)作，使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號(hào)；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓，輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號(hào)；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓，輸出到所述第2電壓控制振蕩器，所述通信系統(tǒng)具備第2混頻器，混合所述第1混頻器的輸出信號(hào)與無(wú)線頻率的信號(hào)；低通濾波器，將所述第2混頻器的輸出信號(hào)變換為直接轉(zhuǎn)換(direct conversion)方式的信號(hào)；和帶通濾波器，將所述第2混頻器的輸出信號(hào)變換為低IF方式的信號(hào)。
本發(fā)明的第2通信系統(tǒng)具備PLL過渡響應(yīng)控制系統(tǒng)，該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號(hào)；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號(hào)；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統(tǒng)具備第1分頻電路，將所述第1混頻器的輸出信號(hào)分頻至1/n；第2混頻器，混合所述第1混頻器的輸出信號(hào)與無(wú)線頻率的信號(hào)；帶通濾波器，僅使所述第2混頻器的輸出信號(hào)中規(guī)定頻帶的信號(hào)通過；和第3混頻器，混合所述第1分頻電路的輸出信號(hào)與所述帶通濾波器的輸出信號(hào)，輸出超外差方式的信號(hào)。
本發(fā)明的第3通信系統(tǒng)具備PLL過渡響應(yīng)控制系統(tǒng)，該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比來分頻所述第1電壓控制振蕩器的輸出信號(hào)；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比來分頻所述第2電壓控制振蕩器的輸出信號(hào)；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統(tǒng)具備第2分頻電路，將所述第1電壓控制振蕩器的輸出信號(hào)分頻至1/m；第2混頻器，混合所述第1混頻器的輸出信號(hào)與無(wú)線頻率的信號(hào)；帶通濾波器，僅使所述第2混頻器的輸出信號(hào)中規(guī)定頻帶的信號(hào)通過；和第3混頻器，混合所述第2分頻電路的輸出信號(hào)與所述帶通濾波器的輸出信號(hào)，輸出超外差方式的信號(hào)。


圖1是表示本發(fā)明實(shí)施方式1的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖2是表示圖1的PLL過渡響應(yīng)控制系統(tǒng)的動(dòng)作曲線圖。
圖3是表示本發(fā)明實(shí)施方式2的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖4是表示圖3的PLL過渡響應(yīng)控制系統(tǒng)的動(dòng)作曲線圖。
圖5是表示本發(fā)明實(shí)施方式3的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖6是表示本發(fā)明實(shí)施方式4的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖7是表示本發(fā)明實(shí)施方式4的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖8是表示本發(fā)明實(shí)施方式5的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖9是表示本發(fā)明實(shí)施方式6的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖1O是表示本發(fā)明實(shí)施方式7的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖11是表示本發(fā)明實(shí)施方式8的PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖12是表示本發(fā)明實(shí)施方式8的變形例之PLL過渡響應(yīng)控制系統(tǒng)的框圖。
圖13是現(xiàn)有PLL系統(tǒng)的框圖。
圖14是表示現(xiàn)有PLL系統(tǒng)的動(dòng)作曲線圖。
具體實(shí)施例方式
本發(fā)明最佳實(shí)施方式的PLL過渡響應(yīng)控制系統(tǒng)在包含所述一個(gè)電壓控制振蕩器的PLL電路的過渡響應(yīng)完成的時(shí)刻，停止將至所述一個(gè)電壓控制振蕩器的反饋電壓加到至所述另一電壓控制振蕩器的反饋電壓上的動(dòng)作。根據(jù)該構(gòu)成，由于包含一個(gè)電壓控制振蕩器的PLL電路在過渡響應(yīng)完成并變?yōu)榉€(wěn)定狀態(tài)之后，不向另一電壓控制振蕩器施加反饋電壓，所以可避免包含一個(gè)電壓控制振蕩器的PLL電路之穩(wěn)態(tài)誤差引起的另一電壓控制振蕩器的調(diào)制，提高C/N比。
本發(fā)明另一最佳實(shí)施方式的PLL過渡響應(yīng)控制系統(tǒng)具有調(diào)整所述另一電壓控制振蕩器的f/V特性之部件，使所述一個(gè)電壓控制振蕩器的f/V特性與所述另一電壓控制振蕩器的f/V特性彼此反向，且絕對(duì)值基本相等。根據(jù)該構(gòu)成，在兩個(gè)電壓控制振蕩器的f/V特性(絕對(duì)值)由于制造差異等原因而相對(duì)變動(dòng)的情況下，通過調(diào)整，使得這些值相等，從而可適當(dāng)消除PLL過渡響應(yīng)引起的頻率波動(dòng)。
本發(fā)明再一最佳實(shí)施方式的PLL過渡響應(yīng)控制系統(tǒng)具備將所述混頻器的輸出信號(hào)分頻至1/n的分頻電路；和將兩個(gè)所述電壓控制振蕩器中任一輸出信號(hào)分頻至1/m的分頻電路。根據(jù)該構(gòu)成，還可將伴隨各分頻電路的輸出信號(hào)之過渡響應(yīng)的頻率波動(dòng)進(jìn)一步降低至1/n或1/m。
根據(jù)本發(fā)明的PLL過渡響應(yīng)控制系統(tǒng)和使用該系統(tǒng)的通信系統(tǒng)，由于在兩個(gè)電壓控制振蕩器的輸出之間消除為了變更設(shè)定為期望頻率而在由外部控制信號(hào)設(shè)定計(jì)數(shù)器的分頻比之后產(chǎn)生的頻率波動(dòng)，所以縮短PLL電路的鎖定時(shí)間。就作為通信系統(tǒng)的一個(gè)方式被常用的TDMA方式而言，即便基站間產(chǎn)生偏離同步(不同步)，鎖定也會(huì)在通信時(shí)隙前完成，可得到良好的傳輸速率。
(實(shí)施方式1)圖1是表示本發(fā)明實(shí)施方式1的PLL過渡響應(yīng)控制系統(tǒng)的框圖。另外，圖2是表示圖1的PLL過渡響應(yīng)控制系統(tǒng)中各部的頻率特性曲線圖。
該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器11、第1緩沖器12、混頻器13、第2緩沖器14、第1PLL電路31和第2PLL電路41。第1PLL電路31具備第1相位比較器32、第1LPF33、第1VCO34和第1計(jì)數(shù)器35，形成閉環(huán)。另外，第2PLL電路41具備第2相位比較器42、第2LPF43、第2VCO44和第2計(jì)數(shù)器45，形成閉環(huán)。將第1緩沖器12的輸出提供給第1相位比較器32和第2相位比較器42。將第1LPF33的輸出提供給第2緩沖器14。將第2緩沖器14的輸出提供給第2VCO44。將第1VCO34的輸出提供給第1計(jì)數(shù)器35以及混頻器13。將第2VCO44的輸出提供給第2計(jì)數(shù)器45以及混頻器13。
第1VCO34在控制電壓越高時(shí)，頻率越高。另外，第2VCO44在控制電壓越高時(shí)，頻率越低。另外，設(shè)置用于將第1VCO34的輸出信號(hào)分頻之第1計(jì)數(shù)器35、和用于將第2VCO44的輸出信號(hào)分頻之第2計(jì)數(shù)器45，這些計(jì)數(shù)器35和45的分頻比可由從外部輸入的控制信號(hào)N1和N2(可變分頻比)來設(shè)定。
下面，說明動(dòng)作。
將從包含晶體振蕩器11和緩沖器12的基準(zhǔn)頻率發(fā)生電路輸出的基準(zhǔn)頻率fREF的信號(hào)提供給第1相位比較器32和第2相位比較器42。
第1相位比較器32進(jìn)行第1計(jì)數(shù)器35的輸出信號(hào)與基準(zhǔn)頻率fREF的信號(hào)之相位比較，將作為比較結(jié)果的相位誤差信號(hào)提供給第1LPF33。第1LPF33去除從第1相位比較器32輸出的相位誤差信號(hào)之高頻分量。將第1LPF33的輸出信號(hào)提供給第1VCO34與第2緩沖器14。作為第1LPF33的輸出信號(hào)之直流電壓成為至第1VCO34的反饋電壓，同時(shí)，經(jīng)僅通過交流分量的第2緩沖器14，變?yōu)橹恋?VCO44的反饋電壓。
另一方面，第2相位比較器42進(jìn)行第2計(jì)數(shù)器45的輸出信號(hào)與基準(zhǔn)頻率fREF的信號(hào)之相位比較，輸出作為比較結(jié)果的相位誤差信號(hào)將從第2相位比較器42輸出的相位誤差信號(hào)輸入到第2LPF43。第2LPF43去除從第2相位比較器42輸出的相位誤差信號(hào)之高頻分量。將第2LPF43的輸出信號(hào)輸入到第2VCO44。作為第2LPF43的輸出信號(hào)之直流電壓變?yōu)橹恋?VCO44的反饋電壓。
在上述PLL過渡響應(yīng)控制系統(tǒng)的電路中，利用從外部提供的控制信號(hào)事先來將第2VCO44鎖定在中頻(中間頻率)。這里，為了得到期望的頻率，利用外部控制信號(hào)對(duì)第1計(jì)數(shù)器35設(shè)定數(shù)據(jù)，則在第1VCO34開始過渡響應(yīng)，并且經(jīng)第2緩沖器14將該過渡響應(yīng)的電壓施加到第2VCO44上。
第1VCO34與第2VCO44相對(duì)于一個(gè)反饋電壓的上升沿，使振蕩頻率增減。例如，當(dāng)?shù)?VCO34使頻率fV1增加時(shí)，第2VCO44使頻率fV2減少。之后，由混頻器13合成(乘法)從第1VCO34輸出的信號(hào)V1與從第2VCO44輸出的信號(hào)V2，而若相加兩信號(hào)的頻率(fV1+fV2)，則混頻器13的輸出信號(hào)V11的頻率波動(dòng)如圖2中的P3所示那樣變小。由此，PLL的鎖定時(shí)間之終止定時(shí)從T2提前至T1，可使鎖定時(shí)間縮短。
如上所述，根據(jù)本實(shí)施方式，第1PLL電路31中具備控制電壓越高、則振蕩頻率越高的第1VCO34，第2PLL電路41中具備控制電壓越高、則振蕩頻率越低的第2VCO44，使從第1PLL電路31輸出的交流分量反饋到第2PLL電路41，第1VCO34的輸出信號(hào)V1與第2VCO44的輸出信號(hào)V2由混頻器13合成，由此結(jié)構(gòu)，當(dāng)過渡響應(yīng)時(shí)，可消除第1PLL電路31和第2PLL電路41中產(chǎn)生的頻率波動(dòng)，使過渡響應(yīng)時(shí)間縮短。
另外，要需事先利用從外部提供的控制信號(hào)將包含施加反饋電壓的第2VCO44之第2PLL電路41鎖定在中頻(中間頻率)，過渡響應(yīng)完成。另外，利用從外部提供的控制信號(hào)設(shè)定分頻比，以便包含輸出反饋電壓的第1VCO34之第1PLL電路31鎖定在得到期望頻率所需的剩余頻率。結(jié)果，第1PLL電路31的過渡響應(yīng)開始。
(實(shí)施方式2)圖3是表示本發(fā)明實(shí)施方式2的PLL過渡響應(yīng)控制系統(tǒng)的框圖。另外，圖4是表示圖3的PLL過渡響應(yīng)控制系統(tǒng)中各部的頻率特性曲線圖。圖3中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，并省略詳細(xì)說明。圖3所示的構(gòu)成向圖1所示構(gòu)成附加使第2緩沖器14的動(dòng)作停止的開關(guān)15、輸入鎖定檢測(cè)信號(hào)的端子16、電流源17。
當(dāng)端子16被輸入鎖定檢測(cè)信號(hào)時(shí)，開關(guān)15動(dòng)作，以便斷開。若開關(guān)15斷開，則電流源17產(chǎn)生的電流經(jīng)開關(guān)15輸入到第2緩沖器14的控制端子。若控制端子未流過電流，則第2緩沖器14停止動(dòng)作。
PLL電路通常在過渡響應(yīng)完了的時(shí)刻輸出鎖定檢測(cè)信號(hào)。因此，在本實(shí)施方式的PLL過渡響應(yīng)控制系統(tǒng)中，利用在第1PLL電路31完成過渡響應(yīng)的時(shí)刻輸出的鎖定檢測(cè)信號(hào)，而使從第1LPF33至第2VCO44的反饋電壓切斷。
即，如圖3所示，當(dāng)開關(guān)15響應(yīng)于被輸入到端子16的鎖定檢測(cè)信號(hào)而斷開，則電流源17產(chǎn)生的電流不流過第2緩沖器14的控制端子。由于電流不流過控制端子，因此第2緩沖器14停止動(dòng)作。
由此，如圖4的曲線圖所示，在第1PLL電路31完成過渡響應(yīng)的定時(shí)T12，第2緩沖器14的動(dòng)作停止，從第1LPF33至第2VCO44的反饋電壓被切斷。結(jié)果，第1PLL電路31的穩(wěn)態(tài)誤差不會(huì)施加于至第2VCO44的反饋電壓上，可改善定時(shí)T12以后的混頻器13之輸出信號(hào)P13的C/N比。
另外，如圖4的定時(shí)T11-T12之間所示，在過渡響應(yīng)發(fā)生期間，與所述實(shí)施方式1一樣，至第1VCO34的反饋電壓經(jīng)第2緩沖器14反饋到第2VCO44。由此，如圖4的P13所示，在過渡響應(yīng)時(shí)，可消除第1PLL電路31和第2PLL電路41中產(chǎn)生的頻率波動(dòng)。從而，可將鎖定時(shí)間的終止定時(shí)從T12提前至T11，使過渡響應(yīng)時(shí)間縮短。
如上所述，根據(jù)本實(shí)施方式，可縮短鎖定時(shí)間，同時(shí)，可改善混頻器13之輸出信號(hào)V11的C/N比。
(實(shí)施方式3)圖5是表示本發(fā)明實(shí)施方式3的PLL過渡響應(yīng)控制系統(tǒng)的框圖。在圖5所示的構(gòu)成中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，而省略詳細(xì)說明。圖5所示的構(gòu)成是在圖1所示構(gòu)成上附加f/V特性調(diào)整部18。
電壓控制振蕩器(VCO)通常由線圈、變?nèi)荻O管、和靜電電容為固定值的電容器等構(gòu)成，但由于各個(gè)電路元件具有的特性差異(偏差)，f/V特性(振蕩頻率與控制電壓的關(guān)系)有差異。為了減少第1PLL電路31的過渡響應(yīng)時(shí)的、混頻器13的輸出信號(hào)V11之頻率波動(dòng)，期望第1VCO34與第2VCO44相對(duì)反饋電壓而可使頻率彼此反向變化，并且，變化量的絕對(duì)值基本上相同。因此，在本實(shí)施方式的PLL過渡響應(yīng)控制系統(tǒng)中，具備可調(diào)整第2VCO44的f/V特性之f/V特性調(diào)整部18。
f/V特性調(diào)整部18如圖5所示，并聯(lián)連接多組串聯(lián)連接開關(guān)18a與電容器18b的組合來構(gòu)成。其中，通過接通或斷開一個(gè)或多個(gè)開關(guān)18a，可使第2VCO44中包含的電容器的靜電電容增減，并可使第2VCO44的f/V特性任意變化。
如上所述，根據(jù)本實(shí)施方式，由于可利用f/V特性調(diào)整部18來使第2VCO44中包含的電容器的靜電電容增減，所以可使第2VCO44中的f/V特性的偏差降低。從而，第1VCO34與第2VCO44針對(duì)反饋電壓而可使頻率彼此反向變化，并可使變化量的絕對(duì)值基本上相同。
(實(shí)施方式4)實(shí)施方式4是利用分頻電路抑制頻率波動(dòng)的構(gòu)成。
圖6是表示本發(fā)明實(shí)施方式4的PLL過渡響應(yīng)控制系統(tǒng)的第1構(gòu)成的框圖。另外，圖6中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，并省略詳細(xì)說明。該P(yáng)LL過渡響應(yīng)控制系統(tǒng)構(gòu)成為在圖1所示的PLL過渡響應(yīng)控制系統(tǒng)附加了將混頻器13的輸出信號(hào)V11分頻至1/n(n為整數(shù))的分頻電路19。
分頻電路19通過將過渡響應(yīng)快的混頻器13的輸出信號(hào)V11進(jìn)行1/n分頻，可得到期望頻率的信號(hào)。從而，可將在過渡響應(yīng)時(shí)、第1PLL電路31和第2PLL電路41中產(chǎn)生的頻率波動(dòng)降低至1/n。
圖7是表示本發(fā)明實(shí)施方式4的PLL過渡響應(yīng)控制系統(tǒng)的第2構(gòu)成的框圖。另外，圖7中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，省略詳細(xì)說明。該P(yáng)LL過渡響應(yīng)控制系統(tǒng)構(gòu)成為在圖1所示的PLL過渡響應(yīng)控制系統(tǒng)中附加了將第1VCO34的輸出信號(hào)V1進(jìn)行1/m(m為整數(shù))分頻的分頻電路21。
分頻電路21由于被輸入有過渡響應(yīng)的第1VCO34之輸出信號(hào)V1，所以與圖6所示、輸入過渡響應(yīng)快的混頻器13之輸出信號(hào)(V1+V2)的情況相比，過渡響應(yīng)慢，但可將其頻率波動(dòng)量降低至1/m。
如上所述，根據(jù)本實(shí)施方式，可將在過渡響應(yīng)時(shí)、第1PLL電路31和第2PLL電路41中產(chǎn)生的頻率波動(dòng)降低至1/n或1/m。
另外，在圖7所示的構(gòu)成中，可縮小電路規(guī)模，同時(shí)，可抑制功耗。即，分頻電路19與分頻電路21可得到相同程度的頻率輸出，但第1VCO34的頻率fV1(或第2VCO44的頻率fV2)比混頻器13之輸出信號(hào)V11的頻率(fV1+fV2)低。從而，圖7所示的分頻電路21至少可將電路規(guī)模縮小得比圖6所示的分頻電路19小。另外，圖7所示的分頻電路21與分頻電路19相比，可抑制功耗。
圖7所示的分頻電路21構(gòu)成為將第1VCO34的輸出信號(hào)V1分頻，但也可構(gòu)成為將第2VCO44的輸出信號(hào)V2分頻。
另外，也可構(gòu)成為具備分頻電路19與分頻電路21兩者。
(實(shí)施方式5)圖8是表示本發(fā)明實(shí)施方式5的PLL過渡響應(yīng)控制系統(tǒng)的框圖。另外，圖8中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，并省略詳細(xì)說明。
該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器11、第1緩沖器12、混頻器13、第2緩沖器14、第3PLL電路51和第4VCO61。第3PLL電路51具備第3相位比較器52、第3LPF53、第3VCO54和第3計(jì)數(shù)器55，形成閉環(huán)。將第1緩沖器12的輸出提供給第3相位比較器52。將第3LPF53的輸出提供給第2緩沖器14。將第2緩沖器14的輸出提供給第4VCO61。將第3VCO54的輸出提供給第3計(jì)數(shù)器55以及混頻器13。將第4VCO61的輸出提供給混頻器13。
第3VCO54具有如下特性，即在控制電壓越高時(shí)，頻率越高。另外，第4VCO61具有如下特性，即在控制電壓越高時(shí)，頻率越低。另外，第3計(jì)數(shù)器55將第3VCO54的輸出信號(hào)分頻。第3計(jì)數(shù)器55的分頻比可由從外部輸入的控制信號(hào)N1和N2(可變分頻比)來設(shè)定。另外，設(shè)置包含晶體振蕩器11和第1緩沖器12的基準(zhǔn)頻率發(fā)生電路，將作為其輸出的基準(zhǔn)頻率信號(hào)fREF被輸入到第3相位比較器52。第3相位比較器52進(jìn)行第3計(jì)數(shù)器55的輸出信號(hào)與基準(zhǔn)頻率fREF的信號(hào)之相位比較，將作為比較結(jié)果的相位誤差信號(hào)輸入到第3LPF53。第3LPF53輸出去除了從第3相位比較器52輸出的相位誤差信號(hào)之高頻分量后的信號(hào)。第3LPF53的輸出信號(hào)成為至第3VCO54的反饋電壓。另外，第3LPF53的輸出信號(hào)經(jīng)僅通過交流分量的第2緩沖器14，還加至第4VCO61的反饋電壓上。第3VCO54的輸出信號(hào)V3與第4VCO61的輸出信號(hào)V4由混頻器13合成(乘法運(yùn)算)，并輸出輸出信號(hào)V12。此時(shí)，將輸出信號(hào)V3的頻率fV3與輸出信號(hào)V4的頻率fV4相加(fV3+fV4)。
實(shí)施方式5的PLL過渡響應(yīng)控制系統(tǒng)與實(shí)施方式1的PLL過渡響應(yīng)控制系統(tǒng)的不同之處在于，不用PLL來控制第4VCO61。即，不構(gòu)成包含第4VCO61的第2PLL電路。這里，若由外部控制信號(hào)對(duì)第3計(jì)數(shù)器55設(shè)定數(shù)據(jù)以得到期望的頻率，則第3VCO54開始過渡響應(yīng)，該過渡響應(yīng)時(shí)的電壓經(jīng)僅通過交流分量的第2緩沖器14，還施加于第4VCO61上。第3VCO54與第4VCO61向?qū)σ粋€(gè)反饋電壓的上升沿，彼此反向增減振蕩頻率。例如，當(dāng)?shù)?VCO54使頻率增加時(shí)，第4VCO61使頻率減少。
而且，第3VCO54的輸出信號(hào)V3與第4VCO61的輸出信號(hào)V4由混頻器13合成(乘法運(yùn)算)，若頻率被相加(fV3+fV4)，則其輸出信號(hào)V12的頻率波動(dòng)變小，可使鎖定時(shí)間降低。
(實(shí)施方式6)圖9是表示本發(fā)明實(shí)施方式6的PLL過渡響應(yīng)控制系統(tǒng)的框圖。在圖9中，對(duì)與圖8所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，并省略詳細(xì)說明。該P(yáng)LL過渡響應(yīng)系統(tǒng)在圖8所示的PLL過渡響應(yīng)系統(tǒng)附加調(diào)整第4VCO61的f/V特性之f/V特性調(diào)整部18。
電壓控制振蕩器(VCO)通常由線圈、變?nèi)荻O管、和靜電電容為固定值的電容器等構(gòu)成，但由于各個(gè)電路元件具有的特性偏差，f/V特性(振蕩頻率與控制電壓的關(guān)系)有差偏。為了減少第3PLL電路51的過渡響應(yīng)時(shí)的、混頻器13的輸出信號(hào)V12之頻率波動(dòng)，期望第3VCO54與第4VCO61相對(duì)一個(gè)反饋電壓彼此使頻率沿反向變化，并且，變化量的絕對(duì)值基本上相同。因此，在本實(shí)施方式的PLL過渡響應(yīng)控制系統(tǒng)中，具備調(diào)整第4VCO61的f/V特性之f/V特性調(diào)整部18。
f/V特性調(diào)整部18如圖9所示，并聯(lián)連接多組串聯(lián)連接開關(guān)18a與電容器18b的組合來構(gòu)成。其中，通過接通或斷開一個(gè)或多個(gè)開關(guān)18a，可使構(gòu)成第4VCO61的電容器的靜電電容增減，并可使第4VCO61的f/V特性任意變化。
如上所述，根據(jù)本實(shí)施方式，由于可利用f/V特性調(diào)整部18來使第4VCO61中包含的電容器的靜電電容增減，所以可使第4VCO61中的f/V特性的差異(偏差)降低。從而，第3VCO54與第4VCO61可相對(duì)于反饋電壓彼此沿反向使頻率變化，同時(shí)，可使變化量的絕對(duì)值基本上相同。
(實(shí)施方式7)圖1O是表示本發(fā)明實(shí)施方式7的PLL過渡響應(yīng)控制系統(tǒng)的框圖。在圖1O中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，省略詳細(xì)說明。該P(yáng)LL過渡響應(yīng)系統(tǒng)在圖1所示的PLL過渡響應(yīng)系統(tǒng)附加混頻器22、LPF23、BPF(band pass filter)24。
混頻器22輸入從混頻器13輸出的本地信號(hào)V11、和具有無(wú)線頻率的信號(hào)V12。混頻器22混合被輸入的各信號(hào)的頻率，輸出具有中頻的信號(hào)V13(IF信號(hào))。LPF23截止從混頻器22輸出的信號(hào)V13的高頻分量，并輸出信號(hào)V14。BPF24輸出從混頻器22輸出的信號(hào)V13中的規(guī)定中間頻帶的信號(hào)V15。
下面說明動(dòng)作。
例如，就采用TDMA方式的GSM(global system for mobilecommunications)而言，一般使用直接轉(zhuǎn)換方式(零IF方式)或低IF方式的接收系統(tǒng)。在直接轉(zhuǎn)換方式中，有本地信號(hào)＝無(wú)線頻率。
將從混頻器22輸出的信號(hào)V13輸入到LPF23。LPF23截止信號(hào)V13的高頻分量，去除無(wú)用信號(hào)。
另一方面，在低IF方式，本地信號(hào)＝無(wú)線頻率-IF頻率。
將從混頻器22輸出的信號(hào)V13輸入到BPF24。BPF24僅使信號(hào)V13中的規(guī)定頻帶通過，去除無(wú)用信號(hào)。另外BPF24可將通過頻帶設(shè)定在低頻段，由此，可在直接轉(zhuǎn)換方式與低IF方式下共享濾波器，所以在半導(dǎo)體芯片上進(jìn)行構(gòu)成是較容易的。
另外，PLL電路就本地信號(hào)的C/N比而言，存在嚴(yán)格的標(biāo)準(zhǔn)。在一般的PLL電路中，由于C/N比與鎖定時(shí)間存在權(quán)衡(trade-off)關(guān)系，所以若改善C/N比，則鎖定時(shí)間變慢，若加快鎖定時(shí)間，則C/N比會(huì)惡化。
在實(shí)施方式7中，使包含第1VCO34的第1PLL電路31的鎖定時(shí)間變慢，以改善C/N比。即，由混頻器13將第1VCO34的輸出頻率fV1與第2VCO44的輸出頻率fV2合成(乘法運(yùn)算)，邊降低鎖定時(shí)間，邊實(shí)現(xiàn)C/N比的改善。
(實(shí)施方式8)圖11是表示本發(fā)明實(shí)施方式8的PLL過渡響應(yīng)控制系統(tǒng)的框圖。在圖11中，對(duì)與圖1所示構(gòu)成相同的構(gòu)成單元賦予相同符號(hào)，省略詳細(xì)說明。該P(yáng)LL過渡響應(yīng)系統(tǒng)在圖1所示的PLL過渡響應(yīng)系統(tǒng)附加了分頻電路19、混頻器25、BPF26、混頻器27。
分頻電路19將從混頻器13輸出的信號(hào)V11進(jìn)行1/n分頻，并輸出信號(hào)V16?；祛l器25輸入從混頻器13輸出的本地信號(hào)V11、和具有無(wú)線頻率的信號(hào)V12?；祛l器25混合被輸入的各信號(hào)的頻率，輸出具有中頻的信號(hào)V13(IF信號(hào))。BPF26輸出從混頻器25輸出的信號(hào)V13中的規(guī)定中間頻帶的信號(hào)V15?；祛l器27混合從分頻電路19輸出的信號(hào)V16與從BPF26輸出的信號(hào)V15，并輸出信號(hào)V17。
下面說明動(dòng)作。
作為通信系統(tǒng)的一般方式，公知的是超外差方式。超外差方式必需兩個(gè)本地信號(hào)，與所述實(shí)施方式7中說明的低IF方式相比，可增大第1中頻fIN1。從而，容易去除圖象信號(hào)。
在實(shí)施方式8中，使用混頻器13的輸出信號(hào)V11(本地信號(hào))，生成第1中頻fIN1的信號(hào)。另外，使用由分頻電路19將混頻器13的輸出信號(hào)V11(本地信號(hào))進(jìn)行了1/n分頻的信號(hào)V16，生成第2中頻fIN2的信號(hào)。
即，當(dāng)設(shè)無(wú)線頻率為fR、信號(hào)V11的頻率為fV11時(shí)，混頻器22生成的第1中頻fIN1為fIN1＝fR-fV11另外，混頻器25生成的第2中頻fIN2為fIN2＝(fR-fV11)±fV11/n。
n為分頻電路19的分頻比。
另外，實(shí)施方式8的PLL過渡響應(yīng)控制系統(tǒng)也可如圖12所示構(gòu)成。圖12所示的構(gòu)成是用分頻電路21將從第1VCO24輸出的信號(hào)V1進(jìn)行1/m分頻，將分頻后的信號(hào)V18輸入到混頻器27，混頻器27根據(jù)從BPF26輸出的信號(hào)V15與從分頻電路21輸出的信號(hào)V18，生成第2中頻fIN2的信號(hào)V17。
即，當(dāng)設(shè)無(wú)線頻率為fR、信號(hào)V1的頻率為fV1、信號(hào)V11的頻率為fV11、分頻電路21的分頻比為m時(shí)，混頻器27生成的第2中頻fIN2為fIN2＝(fR-fV11)±fV1/m另外，也可構(gòu)成為由分頻電路21將第2VCO44的輸出信號(hào)V2進(jìn)行1/m分頻，使用分頻后的信號(hào)，生成第2中頻fIN2。即，當(dāng)設(shè)無(wú)線頻率為fR、信號(hào)V2的頻率為fV2、信號(hào)V11的頻率為fV11、分頻電路21的分頻比為m時(shí)，混頻器25生成的第2中頻fIN2為fIN2＝(fR-fV11)±fV2/m在任一情況下，都必需設(shè)定第1VCO34和第2VCO44的頻率，以在期望的頻帶內(nèi)不發(fā)生由第1VCO34和第2VCO44發(fā)生的亂真(spurious)。由于各個(gè)頻率fV11/n、fV1/m和fV2/m降低過渡響應(yīng)引起的頻率波動(dòng)，所以作為整體，實(shí)現(xiàn)鎖定時(shí)間的縮短。
本發(fā)明不限于上述實(shí)施方式或變形例，可以各種方式實(shí)施。
本發(fā)明的PLL過渡響應(yīng)控制系統(tǒng)適用于構(gòu)成PLL電路的半導(dǎo)體集成電路裝置中。尤其適用于TDMA方式的通信系統(tǒng)中。
權(quán)利要求
1.一種PLL過渡響應(yīng)控制系統(tǒng)，具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于，所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比來對(duì)所述第1電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比來對(duì)所述第2電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，至所述第1電壓控制振蕩器的反饋電壓被加到至所述第2電壓控制振蕩器的反饋電壓上。
2.根據(jù)權(quán)利要求1所述的PLL過渡響應(yīng)控制系統(tǒng)，其特征在于在所述第1PLL電路的過渡響應(yīng)完成的時(shí)刻，停止將給所述第1電壓控制振蕩器的反饋電壓加到至所述第2電壓控制振蕩器的反饋電壓上的動(dòng)作。
3.根據(jù)權(quán)利要求1所述的PLL過渡響應(yīng)控制系統(tǒng)，其特征在于還具備f/V特性調(diào)整部，所述f/V特性調(diào)整部調(diào)整所述第2電壓控制振蕩器的頻率/電壓特性，使所述第1電壓控制振蕩器的頻率/電壓特性與所述第2電壓控制振蕩器的頻率/電壓特性彼此是反向的，且絕對(duì)值基本相等。
4.根據(jù)權(quán)利要求1所述的PLL過渡響應(yīng)控制系統(tǒng)，其特征在于具備第1分頻電路，將所述混頻器的輸出信號(hào)分頻至1/n；和第2分頻電路，將所述第1和第2電壓控制振蕩器中任一方的輸出信號(hào)分頻至1/m。
5.一種PLL過渡響應(yīng)控制系統(tǒng)，具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第3PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第4電壓控制振蕩器，輸入從所述第3PLL電路輸出的控制電壓；和混頻器，混合從所述第3PLL電路輸出的振蕩頻率與從所述第4電壓控制振蕩器輸出的振蕩頻率，其特征在于所述第3PLL電路具備第3電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第3計(jì)數(shù)器，對(duì)所述第3電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第3相位比較電路，進(jìn)行所述第3計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第3低通濾波器，根據(jù)所述第3相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第3電壓控制振蕩器，所述第4電壓控制振蕩器進(jìn)行動(dòng)作，使得控制電壓越高，則振蕩頻率越低，至所述第3電壓控制振蕩器的反饋電壓被加到至所述第4電壓控制振蕩器的反饋電壓上。
6.根據(jù)權(quán)利要求5所述的PLL過渡響應(yīng)控制系統(tǒng)，其特征在于具有調(diào)整所述第2電壓控制振蕩器的f/V特性之手段，使所述第1電壓控制振蕩器的f/V特性與所述第2電壓控制振蕩器的f/V特性彼此是反向的，且絕對(duì)值基本相等。
7.一種具備PLL過渡響應(yīng)控制系統(tǒng)的通信系統(tǒng)，該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比對(duì)所述第1電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比對(duì)所述第2電壓控制振蕩器的輸出信號(hào)分頻；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統(tǒng)具備第2混頻器，混合所述第1混頻器的輸出信號(hào)與無(wú)線頻率的信號(hào)；低通濾波器，將所述第2混頻器的輸出信號(hào)變換為直接轉(zhuǎn)換方式的信號(hào)；和帶通濾波器，將所述第2混頻器的輸出信號(hào)變換為低IF方式的信號(hào)。
8.一種具備PLL過渡響應(yīng)控制系統(tǒng)的通信系統(tǒng)，該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比對(duì)所述第1電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比對(duì)所述第2電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統(tǒng)具備第1分頻電路，將所述第1混頻器的輸出信號(hào)分頻至1/n；第2混頻器，混合所述第1混頻器的輸出信號(hào)與無(wú)線頻率的信號(hào)；帶通濾波器，僅使所述第2混頻器的輸出信號(hào)中規(guī)定頻帶的信號(hào)通過；和第3混頻器，混合所述第1分頻電路的輸出信號(hào)與所述帶通濾波器的輸出信號(hào)，輸出超外差方式的信號(hào)。
9.一種具備PLL過渡響應(yīng)控制系統(tǒng)的通信系統(tǒng)，該P(yáng)LL過渡響應(yīng)控制系統(tǒng)具備晶體振蕩器，產(chǎn)生基準(zhǔn)頻率信號(hào)；第1PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；第2PLL電路，輸入從所述晶體振蕩器輸出的基準(zhǔn)頻率信號(hào)；和第1混頻器，混合從所述第1PLL電路輸出的振蕩頻率與從所述第2PLL電路輸出的振蕩頻率，其特征在于所述第1PLL電路具備第1電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越高；第1計(jì)數(shù)器，按可變分頻比來對(duì)所述第1電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第1相位比較電路，進(jìn)行所述第1計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第1低通濾波器，根據(jù)所述第1相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第1電壓控制振蕩器，所述第2PLL電路具備第2電壓控制振蕩器，其動(dòng)作以使得控制電壓越高，則振蕩頻率越低；第2計(jì)數(shù)器，按可變分頻比對(duì)所述第2電壓控制振蕩器的輸出信號(hào)進(jìn)行分頻；第2相位比較電路，進(jìn)行所述第2計(jì)數(shù)器的輸出信號(hào)與基準(zhǔn)頻率信號(hào)的相位比較；和第2低通濾波器，根據(jù)所述第2相位比較電路的輸出信號(hào)，生成反饋電壓，并作為所述控制電壓輸出到所述第2電壓控制振蕩器，所述通信系統(tǒng)具備第2分頻電路，將所述第1電壓控制振蕩器的輸出信號(hào)分頻至1/m；第2混頻器，混合所述第1混頻器的輸出信號(hào)與無(wú)線頻率的信號(hào)；帶通濾波器，僅使所述第2混頻器的輸出信號(hào)中規(guī)定頻帶的信號(hào)通過；和第3混頻器，混合所述第2分頻電路的輸出信號(hào)與所述帶通濾波器的輸出信號(hào)，輸出超外差方式的信號(hào)。
全文摘要
本發(fā)明通過具備2個(gè)系統(tǒng)的PLL電路，在第1PLL電路(31)中使用控制電壓越高、則振蕩頻率越高的第1電壓控制振蕩器(34)，并且，在第2PLL電路(41)中使用控制電壓越高、則振蕩頻率越低的第2電壓控制振蕩器(44)，將至第1電壓控制振蕩器(34)的反饋電壓加到至第2電壓控制振蕩器(44)的反饋電壓上，由混頻器(13)合成兩個(gè)電壓控制振蕩器(34)和(44)的輸出信號(hào)，從而消除兩個(gè)PLL電路(31)和(41)的過渡響應(yīng)，混頻器(13)的輸出信號(hào)的過渡響應(yīng)變快。
文檔編號(hào)H03L7/183GK1960185SQ20061013669
公開日2007年5月9日 申請(qǐng)日期2006年10月31日 優(yōu)先權(quán)日2005年10月31日
發(fā)明者橫田哲朗, 山口悟司, 片岡茂 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社