專利名稱：高速鎖存電路的制作方法
技術領域：
本實用新型涉及一種鎖存電路，尤指一種觸發(fā)時間較短的高速鎖存電路。
背景技術：
鎖存，就是把信號暫存以維持某種電平狀態(tài)。鎖存器，就是輸出端的狀態(tài)不會隨輸 入端的狀態(tài)變化而變化，僅在有鎖存信號時輸入的狀態(tài)被保存到輸出，直到下一個鎖存信 號到來時才改變。對于高速鎖存器而言，在信號觸發(fā)的半個周期內，需要保持輸入信號的穩(wěn)定，一旦 輸入信號的完整性受到其他因素的干擾，將可能造成誤觸發(fā)。
發(fā)明內容鑒于以上內容，有必要提供一種觸發(fā)時間較短的高速鎖存電路。一種高速鎖存電路，包括一用于鎖存輸入信號的鎖存單元、一與所述鎖存單元相 連的信號輸入單元及一與所述信號輸入單元相連的時鐘控制單元，所述時鐘控制單元包括 一第一開關元件、一與所述第一開關元件相連的第二開關元件及一與所述第二開關元件相 連的反相器，所述第一開關元件與所述反相器共同連接一時鐘信號輸入端。優(yōu)選地，所述第一開關元件為一第一場效應管，所述第二開關元件為一第二場效 應管。優(yōu)選地，所述第一場效應管的柵極與所述反相器的一輸入端共同連接所述時鐘信 號輸入端，所述第一場效應管的源極連接一接地端，其漏極連接所述第二場效應管的源極， 所述第二場效應管的柵極連接所述反相器的一輸出端，其漏極連接所述信號輸入單元。優(yōu)選地，所述信號輸入單元包括一第一信號輸入端、一連接所述第一信號輸入端 的第三場效應管、一第二信號輸入端及一連接所述第二信號輸入端的第四場效應管。優(yōu)選地，所述第二場效應管的漏極連接所述第三場效應管的源極及所述第四場效 應管的源極，所述第三場效應管的柵極連接所述第一信號輸入端，其漏極連接所述鎖存單 元，所述第四場效應管的柵極連接所述第二信號輸入端，其漏極連接所述鎖存單元。優(yōu)選地，所述鎖存單元包括一第五場效應管、一第六場效應管、一第七場效應管、 一第八場效應管、一第一信號輸出端及一第二信號輸出端，所述第一信號輸出端及所述第 二信號輸出端分別與所述第五場效應管、所述第六場效應管、所述第七場效應管及所述第 八場效應管相連。優(yōu)選地，所述第三場效應管的漏極連接所述第五場效應管的源極，所述第四場效 應管的漏極連接所述第六場效應管的源極。優(yōu)選地，所述第一信號輸出端與所述第五場效應管的漏極、所述第六場效應管的 柵極、所述第七場效應管的漏極及所述第八場效應管的柵極相連，所述第二信號輸出端與 所述第五場效應管的柵極、所述第六場效應管的漏極、所述第七場效應管的柵極及所述第 八場效應管的漏極相連。
3[0013]優(yōu)選地，所述第七場效應管的源極及所述第八場效應管的源極共同連接一電源端。相對現(xiàn)有技術，本實用新型高速鎖存電路結構簡單，減少了信號的觸發(fā)時間，降低 了誤觸發(fā)概率。

圖1為本實用新型高速鎖存電路較佳實施方式的電路圖。
具體實施方式
請參閱圖1，本實用新型高速鎖存電路較佳實施方式包括一鎖存單元、一連接該鎖 存單元的信號輸入單元及一連接該信號輸入單元的時鐘控制單元。該時鐘控制單元包括一時鐘信號輸入端CLK、一連接該時鐘信號輸入端CLK的反 相器INV、一連接該時鐘信號輸入端CLK的第一開關元件及一連接該反相器INV的第二開關 元件。該信號輸入單元包括一第一信號輸入端DP、一連接該第一信號輸入端的第三開關 元件、一第二信號輸入端DN及一連接該第二信號輸入端DN的第四開關元件。該鎖存單元包括一第五開關元件、一第六開關元件、一第七開關元件、一第八開關 元件、一第一信號輸出端QN及一第二信號輸出端QP。在本實施方式中，該第一開關元件為一第一場效應管Q1，該第二開關元件為一第 二場效應管Q2，該第三開關元件為一第三場效應管Q3，該第四開關元件為一第四場效應管 Q4，該第五開關元件為一第五場效應管Q5，該第六開關元件為一第六場效應管Q6，該第七 開關元件為一第七場效應管Q7，該第八開關元件為一第八場效應管Q8。且第一場效應管 Q1、第二場效應管Q2、第三場效應管Q3、第四場效應管Q4、第五場效應管Q5及第六場效應管 Q6為N型場效應管(NMOS)，第七場效應管Q7及第六場效應管Q8為P型場效應管(PMOS)。在 其它實施方式中，開關元件可根據(jù)需要變更為能夠實現(xiàn)同樣功能的其它開關元件或電路。本實用新型高速鎖存電路較佳實施方式的具體連接關系如下該時鐘控制單元中 的該時鐘信號輸入端CLK分別連接該第一場效應管Ql的柵極與該反相器INV的輸入端，該 第一場效應管Ql的源極連接一接地端VSS，其漏極連接該第二場效應管Q2的源極，該第二 場效應管Q2的柵極連接該反相器INV的輸出端，其漏極連接該信號輸入單元中第三場效應 管Q3的源極及第四場效應管Q4的源極。該第三場效應管Q3的柵極連接該第一信號輸入 端DP，其漏極連接該鎖存單元中第五場效應管Q5的源極，該第四場效應管Q4的柵極連接該 第二信號輸入端DN，其漏極連接該鎖存單元中第六場效應管Q6的源極。該第一信號輸出端 QN與該第五場效應管Q5的漏極、該第六場效應管Q6的柵極、該第七場效應管Q7的漏極及 該第八場效應管Q8的柵極相連，該第二信號輸出端QP與該第五場效應管Q5的柵極、該第 六場效應管Q6的漏極、該第七場效應管Q7的柵極及該第八場效應管Q8的漏極相連。該第 七場效應管Q7的源極及該第八場效應管Q8的源極共同連接一電源端VDD。本實用新型高速鎖存電路較佳實施方式的工作原理如下當該時鐘信號輸入端 CLK輸入一第一時鐘信號至該第一場效應管Ql及該反相器INV時，該第一時鐘信號經過該 反相器INV輸出一反相的第二時鐘信號至該第二場效應管Q2，從而導致該第二時鐘信號與
4該第一時鐘信號之間具有一定延遲，只有當?shù)谝粫r鐘信號與第二時鐘信號都為高電平信號 時，該第一場效應管Ql與該第二場效應管Q2都導通，該時鐘控制單元處于有效狀態(tài)；當?shù)?一時鐘信號與第二時鐘信號其中之一為低電平信號時，該時鐘控制單元處于無效狀態(tài)。信號輸入單元的第一信號輸入端DP與第二信號輸入端DN共同輸入一對差分信 號，并通過鎖存單元進行鎖存，當該時鐘控制單元處于有效狀態(tài)時，將產生使能信號并進行 觸發(fā)，此時，鎖存單元的第一信號輸出端QN與第二信號輸出端QP共同輸出一對差分信號， 且輸出的差分信號與輸入的差分信號電平高低相同；當該時鐘控制單元處于無效狀態(tài)時， 第一信號輸出端QN與第二信號輸出端QP輸出的差分信號將維持原來的狀態(tài)，直到該時鐘 控制單元的下一個有效狀態(tài)來臨。綜上所述，在現(xiàn)有技術中，信號的觸發(fā)時間為一個時鐘信號的高電平時間，即半個 時鐘周期的時間。而本實用新型將信號的觸發(fā)時間縮短為一固定的相對延遲時間，即第二 時鐘信號相對于第一時鐘信號的延遲時間。且在大多數(shù)情況下，該延遲時間遠遠小于半個 時鐘周期，縮短的觸發(fā)時間意味著更快的響應速度。本實用新型高速鎖存電路結構簡單，減少了信號的觸發(fā)時間，降低了誤觸發(fā)概率。
權利要求一種高速鎖存電路，其特征在于所述高速鎖存電路包括一用于鎖存輸入信號的鎖存單元、一與所述鎖存單元相連的信號輸入單元及一與所述信號輸入單元相連的時鐘控制單元，所述時鐘控制單元包括一第一開關元件、一與所述第一開關元件相連的第二開關元件及一與所述第二開關元件相連的反相器，所述第一開關元件與所述反相器共同連接一時鐘信號輸入端。
2.如權利要求1所述的高速鎖存電路，其特征在于所述第一開關元件為一第一場效 應管，所述第二開關元件為一第二場效應管。
3.如權利要求2所述的高速鎖存電路，其特征在于所述第一場效應管的柵極與所述 反相器的一輸入端共同連接所述時鐘信號輸入端，所述第一場效應管的源極連接一接地 端，其漏極連接所述第二場效應管的源極，所述第二場效應管的柵極連接所述反相器的一 輸出端，其漏極連接所述信號輸入單元。
4.如權利要求3所述的高速鎖存電路，其特征在于所述信號輸入單元包括一第一信 號輸入端、一連接所述第一信號輸入端的第三場效應管、一第二信號輸入端及一連接所述 第二信號輸入端的第四場效應管。
5.如權利要求4所述的高速鎖存電路，其特征在于所述第二場效應管的漏極連接所 述第三場效應管的源極及所述第四場效應管的源極，所述第三場效應管的柵極連接所述第 一信號輸入端，其漏極連接所述鎖存單元，所述第四場效應管的柵極連接所述第二信號輸 入端，其漏極連接所述鎖存單元。
6.如權利要求5所述的高速鎖存電路，其特征在于所述鎖存單元包括一第五場效應 管、一第六場效應管、一第七場效應管、一第八場效應管、一第一信號輸出端及一第二信號 輸出端，所述第一信號輸出端及所述第二信號輸出端分別與所述第五場效應管、所述第六 場效應管、所述第七場效應管及所述第八場效應管相連。
7.如權利要求6所述的高速鎖存電路，其特征在于所述第三場效應管的漏極連接所 述第五場效應管的源極，所述第四場效應管的漏極連接所述第六場效應管的源極。
8.如權利要求7所述的高速鎖存電路，其特征在于所述第一信號輸出端與所述第五 場效應管的漏極、所述第六場效應管的柵極、所述第七場效應管的漏極及所述第八場效應 管的柵極相連，所述第二信號輸出端與所述第五場效應管的柵極、所述第六場效應管的漏 極、所述第七場效應管的柵極及所述第八場效應管的漏極相連。
9.如權利要求8所述的高速鎖存電路，其特征在于所述第七場效應管的源極及所述 第八場效應管的源極共同連接一電源端。
專利摘要一種高速鎖存電路，包括一用于鎖存輸入信號的鎖存單元、一與所述鎖存單元相連的信號輸入單元及一與所述信號輸入單元相連的時鐘控制單元，所述時鐘控制單元包括一第一開關元件、一與所述第一開關元件相連的第二開關元件及一與所述第二開關元件相連的反相器，所述第一開關元件與所述反相器共同連接一時鐘信號輸入端。本實用新型結構簡單，減少了信號的觸發(fā)時間，降低了誤觸發(fā)概率。
文檔編號H03K3/013GK201766562SQ201020537658
公開日2011年3月16日 申請日期2010年9月21日 優(yōu)先權日2010年9月21日
發(fā)明者全勇, 武國勝 申請人:四川和芯微電子股份有限公司