時脈數(shù)據(jù)恢復(fù)電路的制作方法
【專利摘要】一種時脈數(shù)據(jù)恢復(fù)電路，通過鎖相回路或延遲鎖定回路來達(dá)成時脈數(shù)據(jù)恢復(fù)的功能。并且所述的時脈數(shù)據(jù)恢復(fù)電路包括控制電壓調(diào)整模塊，此控制電壓調(diào)整模塊耦接至鎖相回路或延遲鎖定回路中的時脈框選模塊，用以調(diào)整控制電壓于一個預(yù)設(shè)電壓范圍中。通過本發(fā)明所公開的時脈數(shù)據(jù)恢復(fù)電路，利用控制電壓調(diào)整模塊判斷用來控制延遲時間或振蕩頻率的控制電壓是否低于預(yù)設(shè)電壓范圍的下限，由此能夠避免發(fā)生“鎖死”狀態(tài)。
【專利說明】時脈數(shù)據(jù)恢復(fù)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種時脈數(shù)據(jù)恢復(fù)電路，尤其涉及一種具有防鎖死機(jī)制的時脈數(shù)據(jù)恢復(fù)電路。
【背景技術(shù)】
[0002]時脈數(shù)據(jù)恢復(fù)電路(Clock and Data Recovery circuit, Q)R)被廣泛的應(yīng)用于各種數(shù)據(jù)傳輸相關(guān)的裝置上。在時脈數(shù)據(jù)恢復(fù)電路中往往通過鎖相回路(Phase-LockedLoop, PLL)或是延遲鎖定回路(Delay-Locked Loop, DLL)來達(dá)成時脈數(shù)據(jù)恢復(fù)的功能。然而，鎖相回路或延遲鎖定回路在運(yùn)作上都可能發(fā)生“鎖死”的狀態(tài)，從而導(dǎo)致整個時脈數(shù)據(jù)恢復(fù)電路乃至于整個數(shù)據(jù)傳輸裝置的停擺或錯誤。因此，如何避免發(fā)生“鎖死”狀態(tài)，是一個亟待解決的課題。
【發(fā)明內(nèi)容】
[0003]有鑒于以上的問題，本發(fā)明提出一種時脈數(shù)據(jù)恢復(fù)電路，在判斷其中的回路鎖死時，重置整個時脈數(shù)據(jù)恢復(fù)電路，以試圖讓其中的回路正常地鎖定。
[0004]依據(jù)本發(fā)明一個或多個實(shí)施例所公開的一種時脈數(shù)據(jù)恢復(fù)電路，包括時脈延遲模塊、相位檢測模塊、時脈框選模塊與控制電壓調(diào)整模塊。時脈延遲模塊用以接收參考時脈并延遲一延遲時間后，產(chǎn)生第一時脈。相位檢測模塊耦接至?xí)r脈延遲模塊，用以比較參考時脈與第一時脈間的相位差。時脈框選模塊耦接至相位檢測模塊與時脈延遲模塊，依據(jù)相位差以產(chǎn)生控制電壓，所述控制電壓用以控制前述延遲時間。控制電壓調(diào)整模塊耦接至?xí)r脈框選模塊與時脈延遲模塊，用以調(diào)整控制電壓于一個預(yù)設(shè)電壓范圍中。于本發(fā)明一實(shí)施例中，當(dāng)控制電壓小于預(yù)設(shè)電壓范圍的下限時，控制電壓調(diào)整模塊至少提升控制電壓至預(yù)設(shè)電壓范圍的上限。與本發(fā)明另一實(shí)施例中，當(dāng)控制電壓大于預(yù)設(shè)電壓范圍的上限時，控制電壓調(diào)整模塊至少降低控制電壓至預(yù)設(shè)電壓范圍的下限。
[0005]依據(jù)本發(fā)明一個或多個實(shí)施例所公開的另一種時脈數(shù)據(jù)恢復(fù)電路，包括振蕩模塊、相位頻率檢測模塊、時脈框選模塊與控制電壓調(diào)整模塊。振蕩模塊受控于控制電壓，以產(chǎn)生第二時脈。相位頻率檢測模塊耦接至振蕩模塊，用以比較一個參考時脈與第二時脈間的相位差與頻率差。時脈框選模塊耦接至相位頻率檢測模塊與振蕩模塊，依據(jù)相位差與頻率差以產(chǎn)生前述控制電壓?？刂齐妷赫{(diào)整模塊耦接至?xí)r脈框選模塊與振蕩模塊，用以調(diào)整控制電壓于一個預(yù)設(shè)電壓范圍中。其中當(dāng)控制電壓小于預(yù)設(shè)電壓范圍的下限時，控制電壓調(diào)整模塊提升控制電壓至預(yù)設(shè)電壓范圍的上限。
[0006]通過本發(fā)明所公開的時脈數(shù)據(jù)恢復(fù)電路，利用控制電壓調(diào)整模塊判斷用來控制延遲時間或振蕩頻率的控制電壓是否低于預(yù)設(shè)電壓范圍的下限。并且當(dāng)控制電壓低于預(yù)設(shè)電壓范圍的下限時，將控制電壓提高至預(yù)設(shè)電壓范圍的上限，并由此試圖讓回路重新達(dá)到鎖定。由此能夠避免發(fā)生“鎖死”狀態(tài)。
[0007]以上的關(guān)于本
【發(fā)明內(nèi)容】
的說明及以下的實(shí)施方式的說明用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的權(quán)利要求范圍更進(jìn)一步的解釋。
【專利附圖】
【附圖說明】
[0008]圖1是依據(jù)本發(fā)明一實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路功能方塊圖。
[0009]圖2是依據(jù)本發(fā)明一實(shí)施例的時脈延遲模塊電路示意圖。
[0010]圖3是依據(jù)本發(fā)明一實(shí)施例的控制電壓調(diào)整模塊電路示意圖。
[0011]圖4是依據(jù)本發(fā)明一實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路功能方塊圖。
[0012]圖5是依據(jù)本發(fā)明一實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路中各信號的時序圖。
[0013]1、4時脈數(shù)據(jù)恢復(fù)電路
[0014]11時脈延遲模塊
[0015]13相位檢測模塊
[0016]15、45時脈框選模塊
[0017]17、47控制電壓調(diào)整模塊
[0018]171開關(guān)單元
[0019]173、175比較器
[0020]177鎖存器
[0021]178、179、182 反相器
[0022]180、181 與非門
[0023]183晶體管
[0024]185溫度補(bǔ)償單元
[0025]41振蕩模塊
[0026]43相位頻率檢測模塊
[0027]Gnd接地端
[0028]LOCK鎖定信號
[0029]R17電阻
[0030]T1第一時間點(diǎn)
[0031]T2第二時間點(diǎn)
[0032]T3第三時間點(diǎn)
[0033]Vctrl控制電壓
[0034]Vdd高電壓端點(diǎn)
[0035]Veefh第一參考電壓
[0036]Veefl第二參考電壓
[0037]Vxlock鎖死指示信號
[0038]Vlock鎖定指示信號
[0039]Q輸出端
[0040]S、R輸入端
[0041]model、mode2 模式信號
【具體實(shí)施方式】
[0042]以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何本領(lǐng)域技術(shù)人員了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說明書所公開的內(nèi)容、權(quán)利要求及附圖，任何本領(lǐng)域技術(shù)人員可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)。以下的實(shí)施例進(jìn)一步詳細(xì)說明本發(fā)明的觀點(diǎn)，但非以任何觀點(diǎn)限制本發(fā)明的范疇。
[0043]關(guān)于依據(jù)本發(fā)明一實(shí)施例所公開的一種時脈數(shù)據(jù)恢復(fù)電路(clock-datarecovery circuit, DCR)請參照圖1，其是依據(jù)本發(fā)明一實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路功能方塊圖。如圖1所示，時脈數(shù)據(jù)恢復(fù)電路I可以包括時脈延遲模塊11、相位檢測模塊13、時脈框選模塊15與控制電壓調(diào)整模塊17。其中相位檢測模塊13耦接至?xí)r脈延遲模塊11，時脈框選模塊15耦接至相位檢測模塊13與時脈延遲模塊11，控制電壓調(diào)整模塊17耦接至?xí)r脈框選模塊15與時脈延遲模塊11。
[0044]時脈延遲模塊11用以接收參考時脈并延遲一延遲時間后，產(chǎn)生第一時脈。實(shí)現(xiàn)上，請參照圖2，其是依據(jù)本發(fā)明一實(shí)施例的時脈延遲模塊電路示意圖。如圖2所示，時脈延遲模塊11可以包含三個串聯(lián)的壓控延遲單元(voltage control delay cell) 111至115。以壓控延遲單元111舉例來說，壓控延遲單元111的傳輸延遲(propagat1n delay)可以依據(jù)一個控制電壓而在0.1奈秒(nano-second)與0.5奈秒之間變動。因此時脈延遲模塊11可以受控于控制電壓，而提供0.3奈秒至1.5奈秒的延遲時間。也就是說，當(dāng)時脈延遲模塊11受控于控制電壓而提供1.0奈秒的延遲時間，時脈延遲模塊11在接收參考時脈后產(chǎn)生第一時脈，并于1.0奈秒后送出第一時脈。
[0045]相位檢測模塊13用以比較參考時脈與第一時脈以得到參考時脈與第一時脈之間的相位差。在一種實(shí)現(xiàn)方式中，相位檢測模塊13可以包含一個異或門(exclusive-orgate)，這個異或門的兩個輸入端分別用來接收參考時脈與第一時脈。而當(dāng)參考時脈的邏輯電位(logic level)與第一時脈的邏輯電位不同的時候,這個異或門的輸出信號的邏輯電位為高，當(dāng)參考時脈的邏輯電位與第一時脈的邏輯電位相同的時候，這個異或門的輸出信號的邏輯電位為低。由此，可以由這個輸出信號的邏輯電位為高的時間區(qū)間的長短，來判斷并計(jì)算第一時脈與參考時脈之間的相位差。
[0046]時脈框選模塊15依據(jù)相位差以產(chǎn)生控制電壓，所述控制電壓通過耦接至?xí)r脈延遲模塊11的一個電壓節(jié)點(diǎn)而傳輸給時脈延遲模塊11，以控制時脈延遲模塊11的延遲時間。在一種實(shí)施方式中，時脈框選模塊15可以包含一個電荷泵(charge pump)與一個回路濾波器(loop filter) 0電荷泵電性連接至相位檢測模塊13以依據(jù)相位差來決定對回路濾波器注入或抽出電荷(電流)的時間長短，回路濾波器因此相應(yīng)的調(diào)整其中的一個電壓節(jié)點(diǎn)上，要傳遞給時脈延遲模塊11的控制電壓。
[0047]控制電壓調(diào)整模塊17用以調(diào)整控制電壓于一個預(yù)設(shè)電壓范圍中。于一個實(shí)施例中，當(dāng)該控制電壓小于該預(yù)設(shè)電壓范圍的下限時，該控制電壓調(diào)整模塊至少提升該控制電壓至該預(yù)設(shè)電壓范圍的上限。具體而言，于此實(shí)施例中，控制電壓調(diào)整模塊17通過將時脈框選模塊15中用來將控制電壓傳送給時脈延遲模塊11的那個電壓節(jié)點(diǎn)耦接到一個高電壓端點(diǎn)來將控制電壓提升至預(yù)設(shè)電壓范圍的上限。于另一個實(shí)施例中，當(dāng)該控制電壓大于該預(yù)設(shè)電壓范圍的上限時，該控制電壓調(diào)整模塊至少降低該控制電壓至該預(yù)設(shè)電壓范圍的下限。具體而言，于此實(shí)施例中，控制電壓調(diào)整模塊17通過將時脈框選模塊15中用來將控制電壓傳送給時脈延遲模塊11的那個電壓節(jié)點(diǎn)耦接到一個低電壓端點(diǎn)來將控制電壓提升至預(yù)設(shè)電壓范圍的上限。
[0048]以下以控制電壓調(diào)整模塊17將時脈框選模塊15中用來將控制電壓傳送給時脈延遲模塊11的那個電壓節(jié)點(diǎn)耦接到一個高電壓端點(diǎn)，來將控制電壓提升至預(yù)設(shè)電壓范圍的上限的實(shí)施例來舉例說明其運(yùn)作方式。具體來說，請參照圖3，其是依據(jù)本發(fā)明一實(shí)施例的控制電壓調(diào)整模塊電路示意圖。如圖3所示，控制電壓調(diào)整模塊17可以包括開關(guān)單元171、比較器173、比較器175與鎖存器(latch) 177。其中開關(guān)單元171的第一端171a耦接至高電壓端點(diǎn)VDD，開關(guān)單元171的第二端171b耦接至前述電壓節(jié)點(diǎn)以用來選擇性地在控制電壓Vrtri與高電壓端點(diǎn)間建立電力路徑，使控制電壓Vetrt被拉高。比較器173的負(fù)輸入端連接至前述電壓節(jié)點(diǎn)，而比較器173的正輸入端連接至一個電壓源以接收第一參考電壓VKEFH。比較器175的正輸入端連接至前述電壓節(jié)點(diǎn)，而比較器175的負(fù)輸入端連接至一個電壓源以接收第二參考電壓VKE%。
[0049]比較器173用來比較第一參考電SVkefh與控制電壓Vetrit5而比較器175用來比較第二參考電壓與控制電壓Vrtrt。由此，可以從比較器173與比較器175 —共得到兩個比較結(jié)果，從這兩個比較結(jié)果得知控制電壓Vetrt的電壓值是否介于第一參考電壓Vkefh的電壓值與第二參考電壓的電壓值之間。也就是說，如果第一參考電壓Vkefh的電壓值大于第二參考電壓的電壓值，則所述的預(yù)設(shè)電壓范圍的上限可以是第一參考電壓Vkefh而下限可以是第二參考電壓VKE%。更明確來說，當(dāng)控制電壓Vrfri大于第一參考電壓Vkefh則比較器173的輸出電壓的邏輯電位為低電壓，而同時因?yàn)榭刂齐妷篤rtrt大于第二參考電壓VKE%因此比較器175的輸出電壓邏輯電位為高電壓。當(dāng)控制電壓Vrtri介于第一參考電壓Vkefh與第二參考電壓V.之間，則比較器173的輸出電壓的邏輯電位為高電壓，而比較器175的輸出電壓邏輯電位為高電壓。當(dāng)控制電壓Vrfrt小于第二參考電壓VKE%則比較器173的輸出電壓的邏輯電位為高電壓，而比較器175的輸出電壓邏輯電位為低電壓。因此可以通過兩個比較器所輸出的電壓的邏輯電位，來判斷控制電壓Vrtrt是否介于兩個參考電壓之間。
[0050]鎖存器(Latch) 177的輸入端S接收前述比較器173比較結(jié)果，而鎖存器177的輸入端R接收前述比較器175的比較結(jié)果，也就是兩個比較器的輸出電壓的邏輯電位，并且鎖存器177的輸出端Q耦接至開關(guān)單元171的控制端171c。由此，鎖存器177根據(jù)前述比較器173比較結(jié)果與比較器175的比較結(jié)果選擇性地控制開關(guān)單元177的導(dǎo)通與否。于一個具體的實(shí)施例中，請一并參照圖3與下表一,其中表一是依據(jù)本發(fā)明一實(shí)施例的鎖存器的輸入輸出真值表。
[0051]
SP[Q^
--未定義(不可能發(fā)生)
--?
--
--?
[0052]表一
[0053]通過如表一的真值表，如圖3所示把鎖存器177的輸入端S耦接到比較器173的輸出端，把鎖存器177的輸入端R耦接到比較器175的輸出端，可以把鎖存器177的輸出端Q還耦接一個反相器(inverter) 178的輸入端，并且把反相器178的輸出端耦接至開關(guān)單元171的控制端171c。如果當(dāng)開關(guān)單元171如圖3所示是一個P型金屬氧化物場效晶體管，則當(dāng)控制電壓Vrtri小于第二參考電壓V.時，因?yàn)榉聪嗥?78的輸出端的邏輯電位會是低電壓，所以開關(guān)單元171會被導(dǎo)通而在高電壓端點(diǎn)Vdd與所述電壓節(jié)點(diǎn)之間形成電力路徑，從而將控制電壓Vrfri的電壓值拉至與高電壓端點(diǎn)Vdd的電壓值接近。接著，當(dāng)控制電壓Vctrl的電壓值被拉高到稍微大于第一參考電壓Vkefh的電壓值時,如上述表一可以知道鎖存器177的輸出端Q的電壓電位會是低電壓，從而使的反相器178的輸出端的邏輯電位會是高電壓。因此開關(guān)單元171會被截止(cut-off)，因此從高電壓端點(diǎn)Vdd到前述電壓節(jié)點(diǎn)的電力路徑被中斷，前述電壓節(jié)點(diǎn)上的控制電壓Vrfrt的電壓值因此被維持在稍高于第一參考電壓Vkefh的電壓值，如此一來等于整個時脈數(shù)據(jù)恢復(fù)電路I被重置了。之后當(dāng)相位檢測模塊13與時脈框選模塊15重新開始依據(jù)參考時脈與第一時脈來調(diào)整控制電壓Vc^1時，控制電壓Vrtrl的電壓值會被拉低，而介于第一參考電壓v_與第二參考電壓V.之間，此時依據(jù)表一的真值表，因?yàn)殒i存器177的輸出端Q的電壓電位會延續(xù)前一次的電壓電位，所以反相器178的輸出端的電壓電位會保持在高電壓，開關(guān)單元171因此在這個“正常鎖定范圍”內(nèi)不會被導(dǎo)通。于另一個實(shí)施例中，也可以直接把栓鎖器177的輸出端Q’(未繪示)用來控制前述開關(guān)單元171。
[0054]于本發(fā)明一實(shí)施例中，控制電壓調(diào)整模塊17可以還包括耦接于反相器178的輸出端的反相器179、與非門180、與非門181、反相器182、晶體管183與電阻R17。其中與非門180的一個輸入端耦接至反相器179的輸出端以接收鎖定指示信號Vurai,而另一個輸入端耦接至一個模式信號model。與非門181的一個輸入端耦接至與非門180的輸出端，而另一個輸入端耦接至一個模式信號mode2。反相器182的輸入端耦接至與非門181的輸出端，而反相器182的輸出端耦接至晶體管183的控制端。晶體管183的一端耦接于接地端Gnd，而晶體管183的另一端與高電壓端點(diǎn)Vdd之間耦接了電阻R17,由此來輸出鎖定信號LOCK。當(dāng)時脈數(shù)據(jù)恢復(fù)電路I發(fā)生鎖死，則依據(jù)鎖定指示信號Vu?、模式信號model與模式信號mode2可以調(diào)整鎖定信號LOCK，以對外部的裝置請求送出較易于鎖定的參考時脈。
[0055]于本發(fā)明再一實(shí)施例中，如圖3所示，控制電壓調(diào)整模塊17可以還包括一個用來提供第一參考電壓Vkefh與第二參考電壓Vkefl的溫度補(bǔ)償單元185。更明確的說，于此實(shí)施例中，第一參考電壓Vkefh與第二參考電壓VKE%不是定值，而會隨溫度而改變。于一種實(shí)現(xiàn)方式中，溫度補(bǔ)償單元185是一個能隙參考電壓電路(bandgap reference),其輸出電壓值與溫度的關(guān)系可以是一次曲線或二次曲線。于另一種實(shí)現(xiàn)方式中，溫度補(bǔ)償單元185可以包括溫度感測元件、一個控制電路、一個數(shù)字模擬轉(zhuǎn)換器與一個存儲元件。其中溫度感測元件、存儲元件與數(shù)字模擬轉(zhuǎn)換器都與控制電路電性連接。溫度感測元件用以感測時脈數(shù)據(jù)恢復(fù)電路所在的環(huán)境的溫度。存儲元件中可以存儲有第一參考電壓Vkefh與溫度的關(guān)系的對照表以及第二參考電壓與溫度的關(guān)系的對照表。所述的兩個對照表可以由時脈數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)者預(yù)先依據(jù)實(shí)際量策結(jié)果來設(shè)計(jì)并存儲。
[0056]控制電路接收到溫度感測元件所感測到的溫度后，從存儲元件中查找到對應(yīng)的第一參考電壓Vkefh的電壓值與第二參考電壓Vkefl的電壓值，而后控制電路據(jù)此控制數(shù)字模擬轉(zhuǎn)換器輸出第一參考電壓Vkefh與第二參考電壓VKEFIj。于此實(shí)施例中，因?yàn)榈谝粎⒖茧妷篤kefh與第二參考電壓會隨溫度而改變，因此預(yù)設(shè)電壓范圍也會隨溫度而改變。如此的時脈數(shù)據(jù)恢復(fù)電路在高溫或低溫的環(huán)境下，預(yù)設(shè)電壓范圍也會對應(yīng)的改變，從而更能適應(yīng)高溫環(huán)境或低溫環(huán)境。
[0057]依據(jù)本發(fā)明一實(shí)施例所公開的另一種時脈數(shù)據(jù)恢復(fù)電路，請參照圖4，其是依據(jù)本發(fā)明一實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路功能方塊圖。如圖4所示，時脈數(shù)據(jù)恢復(fù)電路4可以包括振蕩模塊41、相位頻率檢測模塊43、時脈框選模塊45與控制電壓調(diào)整模塊47。相位頻率檢測模塊43耦接至振蕩模塊41，時脈框選模塊45耦接至相位頻率檢測模塊43與振蕩模塊41，控制電壓調(diào)整模塊47耦接至?xí)r脈框選模塊45與振蕩模塊41。
[0058]振蕩模塊41受控于控制電壓，以產(chǎn)生第二時脈。具體而言，振蕩模塊41可以是一個壓控振蕩器(voltage control oscillator, VC0)。關(guān)于壓控振蕩器(VCO)的技術(shù)細(xì)節(jié)于此不再贅述。
[0059]相位頻率檢測模塊43用以比較一個參考時脈與第二時脈間的相位差與頻率差。在一般的作法中，振蕩模塊41的輸出端與相位頻率檢測模塊43之間可以還耦接一個除頻器(frequency divider),用來將第二時脈除頻，并且相位頻率檢測模塊43比較被除頻后的時脈與參考時脈間的相位差與頻率差，實(shí)現(xiàn)方法大致類似于前述相位檢測模塊13，于此不再贅述。
[0060]時脈框選模塊45依據(jù)相位差與頻率差以產(chǎn)生前述控制電壓?？刂齐妷赫{(diào)整模塊47用以調(diào)整控制電壓于一個預(yù)設(shè)電壓范圍中。其中當(dāng)控制電壓小于預(yù)設(shè)電壓范圍的下限時，控制電壓調(diào)整模塊提升控制電壓至預(yù)設(shè)電壓范圍的上限。實(shí)現(xiàn)方法分別類似于前述時脈框選模塊15與前述控制電壓調(diào)整模塊17，因此不再贅述。
[0061]接下來，請一并參照圖1、圖3與圖5以說明本發(fā)明實(shí)現(xiàn)上的效果，其中圖5是依據(jù)本發(fā)明一實(shí)施例的時脈數(shù)據(jù)恢復(fù)電路中各信號的時序圖。如圖5所示，在第一時間點(diǎn)T1時，由于參考時脈CLKREF與第一時脈CLKl在系統(tǒng)中受到干擾，導(dǎo)致相位檢測模塊13沒辦法檢測到正常的相位差，因此導(dǎo)致控制電壓Vrfri的電壓值從第一時間點(diǎn)開始異常下降，最后在第二時間點(diǎn)T2的時候，控制電壓Vrtrt-的電壓值下降到低于第二參考電壓VKE%的電壓值。因此，在第二時間點(diǎn)T2開始，控制電壓調(diào)整模塊17中的鎖存器177的輸出端Q的輸出信號，也就是“鎖死指示信號Vxukk”的邏輯電位變成高電壓，表示此時整個時脈數(shù)據(jù)恢復(fù)電路I發(fā)生了鎖死。因此控制電壓調(diào)整模塊17中的開關(guān)單元171被導(dǎo)通，而在時脈框選模塊15中用來耦接至?xí)r脈延遲模塊11的電壓節(jié)點(diǎn)與高電壓端點(diǎn)Vdd之間形成電力路徑，因此可以從圖5中看到控制電壓Vetrt的電壓值從第二時間點(diǎn)T2左右開始上升。而到了第三時間點(diǎn)T3時，控制電壓Vrfri的電壓值恰好大于第一參考電壓Vkefh的電壓值，此時鎖死指不信號Vxlock的邏輯電位變成低電壓，因此開關(guān)單元171被截止，而使得從高電壓端點(diǎn)Vdd到控制電壓Vrfri所在的電壓節(jié)點(diǎn)之間的電力路徑中斷，也就是控制電壓調(diào)整模塊17停止“重置”控制電壓Vrtri，而由相位檢測模塊13與時脈框選模塊15來重新試圖調(diào)整控制電壓Vrfri以使整個時脈數(shù)據(jù)恢復(fù)電路I重新鎖定。
[0062]通過本發(fā)明所公開的時脈數(shù)據(jù)恢復(fù)電路，利用控制電壓調(diào)整模塊判斷用來控制延遲時間或振蕩頻率的控制電壓是否低于預(yù)設(shè)電壓范圍的下限。并且當(dāng)控制電壓低于預(yù)設(shè)電壓范圍的下限時，將控制電壓提高至預(yù)設(shè)電壓范圍的上限，并由此試圖讓回路重新達(dá)到鎖定。
[0063]雖然本發(fā)明以前述的實(shí)施例公開如上，然而其并非用以限定本發(fā)明。在不脫離本發(fā)明的精神和范圍內(nèi)，所為的改動與潤飾，均屬本發(fā)明的專利保護(hù)范圍。關(guān)于本發(fā)明所界定的保護(hù)范圍請參考所附的權(quán)利要求。
【權(quán)利要求】
1.一種時脈數(shù)據(jù)恢復(fù)電路，包括: 一時脈延遲模塊，用以接收一參考時脈并延遲一延遲時間后，產(chǎn)生一第一時脈； 一相位檢測模塊，耦接該時脈延遲模塊，用以比較該參考時脈與該第一時脈間的一相位差； 一時脈框選模塊，耦接該相位檢測模塊與該時脈延遲模塊，依據(jù)該相位差以產(chǎn)生一控制電壓，該控制電壓用以控制該延遲時間；以及 一控制電壓調(diào)整模塊，耦接該時脈框選模塊與該時脈延遲模塊，用以調(diào)整該控制電壓于一預(yù)設(shè)電壓范圍中。
2.如權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中該時脈延遲模塊與該時脈框選模塊之間定義有一電壓節(jié)點(diǎn)，該時脈框選模塊經(jīng)該電壓節(jié)點(diǎn)傳輸該控制電壓至該時脈延遲模塊，且該控制電壓調(diào)整模塊耦接該電壓節(jié)點(diǎn)。
3.如權(quán)利要求2所述的時脈數(shù)據(jù)恢復(fù)電路，其中該控制電壓調(diào)整模塊選擇性地將該電壓節(jié)點(diǎn)耦接至一高電壓端點(diǎn)。
4.如權(quán)利要求3所述的時脈數(shù)據(jù)恢復(fù)電路，其中該控制電壓調(diào)整模塊包括: 一開關(guān)單元，具有一控制端、一第一端與一第二端，該第一端耦接至該高電壓端點(diǎn)，該第二端耦接該電壓節(jié)點(diǎn)； 一第一比較器，用以接收并比較一第一參考電壓與該控制電壓； 一第二比較器，用以接收并比較一第二參考電壓與該控制電壓；以及一鎖存器，耦接該控制端、該第一比較器與該第二比較器，分別接收該第一比較器與該第二比較器的比較結(jié)果，據(jù)以選擇性地導(dǎo)通該開關(guān)單元； 其中該預(yù)設(shè)電壓范圍的上限為該第一參考電壓，該預(yù)設(shè)電壓范圍的下限為該第二參考電壓。
5.如權(quán)利要求4所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓小于該第一參考電壓與該第二參考電壓時，該鎖存器導(dǎo)通該開關(guān)單元。
6.如權(quán)利要求4所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓大于該第一參考電壓與該第二參考電壓時，該鎖存器截止該開關(guān)單元。
7.如權(quán)利要求4所述的時脈數(shù)據(jù)恢復(fù)電路，其中該控制電壓調(diào)整模塊還包括一溫度補(bǔ)償單元，該溫度補(bǔ)償單元電性耦接至該第一比較器與該第二比較器，該溫度補(bǔ)償單元用以依據(jù)一環(huán)境溫度，調(diào)整該第一參考電壓與該第二參考電壓。
8.如權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓小于該預(yù)設(shè)電壓范圍的下限時，該控制電壓調(diào)整模塊至少提升該控制電壓至該預(yù)設(shè)電壓范圍的上限。
9.如權(quán)利要求1所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓大于該預(yù)設(shè)電壓范圍的上限時，該控制電壓調(diào)整模塊至少降低該控制電壓至該預(yù)設(shè)電壓范圍的下限。
10.一種時脈數(shù)據(jù)恢復(fù)電路，包括: 一振蕩模塊，受控于一控制電壓，以產(chǎn)生一第二時脈； 一相位頻率檢測模塊，耦接該振蕩模塊，用以比較一參考時脈與該第二時脈間的一相位差與一頻率差； 一時脈框選模塊，耦接該相位頻率檢測模塊與該振蕩模塊，依據(jù)該相位差與該頻率差以產(chǎn)生該控制電壓；以及 一控制電壓調(diào)整模塊，耦接該時脈框選模塊與該振蕩模塊，用以調(diào)整該控制電壓于一預(yù)設(shè)電壓范圍中。
11.如權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路,其中該振蕩模塊與該時脈框選模塊之間定義有一電壓節(jié)點(diǎn)，該時脈框選模塊經(jīng)該電壓節(jié)點(diǎn)傳輸該控制電壓至該振蕩模塊，且該控制電壓調(diào)整模塊耦接該電壓節(jié)點(diǎn)。
12.如權(quán)利要求11所述的時脈數(shù)據(jù)恢復(fù)電路，其中該控制電壓調(diào)整模塊選擇性地將該電壓節(jié)點(diǎn)耦接至一高電壓端點(diǎn)。
13.如權(quán)利要求12所述的時脈數(shù)據(jù)恢復(fù)電路，其中該控制電壓調(diào)整模塊包括: 一開關(guān)單元，具有一控制端、一第一端與一第二端，該第一端耦接至該高電壓端點(diǎn)，該第二端耦接該電壓節(jié)點(diǎn)； 一第一比較器，用以接收并比較一第一參考電壓與該控制電壓； 一第二比較器，用以接收并比較一第二參考電壓與該控制電壓；以及 一鎖存器，耦接該控制端、該第一比較器與該第二比較器，分別接收該第一比較器與該第二比較器的比較結(jié)果，據(jù)以選擇性地導(dǎo)通該開關(guān)單元； 其中該預(yù)設(shè)電壓范圍的上限為該第一參考電壓，該預(yù)設(shè)電壓范圍的下限為該第二參考電壓。
14.如權(quán)利要求13所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓小于該第一參考電壓與該第二參考電壓時，該鎖存器導(dǎo)通該開關(guān)單元。
15.如權(quán)利要求13所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓大于該第一參考電壓與該第二參考電壓時，該鎖存器截止該開關(guān)單元。
16.如權(quán)利要求13所述的時脈數(shù)據(jù)恢復(fù)電路，其中該控制電壓調(diào)整模塊還包括一溫度補(bǔ)償單元，該溫度補(bǔ)償單元電性耦接至該第一比較器與該第二比較器，該溫度補(bǔ)償單元用以依據(jù)一環(huán)境溫度，調(diào)整該第一參考電壓與該第二參考電壓。
17.如權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓小于該預(yù)設(shè)電壓范圍的下限時，該控制電壓調(diào)整模塊至少提升該控制電壓至該預(yù)設(shè)電壓范圍的上限。
18.如權(quán)利要求10所述的時脈數(shù)據(jù)恢復(fù)電路，其中當(dāng)該控制電壓大于該預(yù)設(shè)電壓范圍的上限時，該控制電壓調(diào)整模塊至少降低該控制電壓至該預(yù)設(shè)電壓范圍的下限。
【文檔編號】H03K17/22GK104184441SQ201410423912
【公開日】2014年12月3日 申請日期:2014年8月26日 優(yōu)先權(quán)日:2014年6月6日
【發(fā)明者】楊智富, 鍾竣帆 申請人:友達(dá)光電股份有限公司