專(zhuān)利名稱(chēng)：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成路裝置，特別是涉及在一個(gè)芯片上具有多種動(dòng)作模式的半導(dǎo)體集成電路裝置。
在現(xiàn)有技術(shù)中，在制作具有某種功能、且其芯片中具有微妙的不同的動(dòng)作模式的半導(dǎo)體集成電路裝置時(shí)，在該集成電路裝置的制作過(guò)程中，一直是僅僅切換布線層來(lái)實(shí)現(xiàn)不同的動(dòng)作模式。但是，為了使之對(duì)應(yīng)于多種動(dòng)作模式就必須進(jìn)行許多的布線設(shè)計(jì)。另外，從造價(jià)方面來(lái)考慮，雖然僅僅是切換布線，也決不是一種好的方案。在使器件對(duì)應(yīng)于多種動(dòng)作模式這樣的要求下，提出了這樣的要求僅僅在連接半導(dǎo)體器件的引出線(以下，稱(chēng)之為半導(dǎo)體器件的組裝)的狀態(tài)下進(jìn)行動(dòng)作模式的切換。
當(dāng)在壓焊狀態(tài)或半導(dǎo)體器件組裝狀態(tài)下切換半導(dǎo)體器件的動(dòng)作模式時(shí)，如

圖11(a)和(b)所示，人們研究出了單純切換其連接狀態(tài)的方式。然而，如圖11(b)所示，當(dāng)必須把一個(gè)半導(dǎo)體器件的外部信號(hào)線與內(nèi)部信號(hào)線連接時(shí)，在這樣連好的外部信號(hào)線上，將會(huì)連接上多個(gè)保護(hù)電路，使該端子與別的端子有不同的電學(xué)特性，比如輸入阻抗增加等等。
這樣一來(lái)，為了防止出現(xiàn)電學(xué)特性的不同，人們想出了一種方法在保護(hù)電路之后與緩沖器之前設(shè)置因工作模式而切換的切換開(kāi)關(guān)。圖12(a)和(b)給出了這樣的范例。
但在這種情況下，變成了一個(gè)端子上連接上了多個(gè)緩沖器，仍然是形成了電氣特性的差異。另外，因?yàn)檫B接到切換開(kāi)關(guān)上的信號(hào)線是本半導(dǎo)體器件之外的信號(hào)，所以，可以認(rèn)為輸入了使切換開(kāi)關(guān)正常動(dòng)作的電壓范圍之外的信號(hào)。
比如在圖12(a)中，在用由N溝MOSFET形成的傳輸門(mén)(transfergate)構(gòu)成切換開(kāi)關(guān)時(shí)，在外1(external1)上輸入負(fù)電位的信號(hào)后，本應(yīng)為關(guān)斷態(tài)的傳輸門(mén)變成了導(dǎo)通態(tài)并影響到內(nèi)2(inter-nal2)一側(cè)的緩沖器，產(chǎn)生誤動(dòng)作。
或者，在圖12(b)中，當(dāng)給外1輸入接近于緩沖器閾值的中間電位的信號(hào)時(shí)，具有這樣的危險(xiǎn)兩個(gè)緩沖器同時(shí)輸出不同的信號(hào)。這是因?yàn)榍袚Q開(kāi)關(guān)中的內(nèi)部電阻使電壓下降，送往兩個(gè)緩沖器的輸入信號(hào)電位出現(xiàn)了微妙的不同的緣故。
如上所述，當(dāng)在不同的動(dòng)作模式下，電連于連接端子上的內(nèi)部信號(hào)線的數(shù)目變化時(shí)，連接端子的電氣特性，例如，輸入阻抗的增加等將會(huì)發(fā)生變化。為此，令人擔(dān)心半導(dǎo)體集成電路裝置將產(chǎn)生誤動(dòng)作。
本發(fā)明是鑒于上述各點(diǎn)而研究出來(lái)的，其目的是提供一種半導(dǎo)體集成電路裝置，即使是在不同的動(dòng)作模式下，電連于連接端子上的內(nèi)部信號(hào)線的數(shù)目發(fā)生了變化，連接端子的電學(xué)特性也不會(huì)顯著地變化。
為了實(shí)現(xiàn)上述目的，在本發(fā)明所涉及的半導(dǎo)體集成電路裝置中，具有如下特征。該半導(dǎo)體集成電路裝置具備多個(gè)連接端子和設(shè)于多個(gè)連接端子的每一連接端子上的、與連接端子電連的緩沖裝置。還具備根據(jù)動(dòng)作模式把從緩沖裝置之一輸出的電氣信號(hào)切換到內(nèi)部信號(hào)線之一或者多個(gè)內(nèi)部信號(hào)線上以進(jìn)行傳送的切換傳送裝置。
應(yīng)用具有上述構(gòu)成的半導(dǎo)體集成電路裝置，通過(guò)在多個(gè)連接端子的每一端子上所設(shè)置的緩沖裝置的下一級(jí)設(shè)以切換傳送裝置，即便是在不同的動(dòng)作模式下電連于連接端子上的內(nèi)部信號(hào)線的數(shù)目產(chǎn)生了變化，連接端子的電學(xué)特性也不會(huì)顯著地變化。而且，切換傳送裝置比緩沖裝置還靠后，故切換傳送裝置誤動(dòng)作的危險(xiǎn)也少了。
下邊對(duì)附圖進(jìn)行簡(jiǎn)單說(shuō)明。
圖1是表示本發(fā)明的第1實(shí)施例所涉及的動(dòng)態(tài)RAM的主要部分的結(jié)構(gòu)圖，其中圖(a)-(c)分別給出了不同的動(dòng)作模式時(shí)的狀態(tài)。
圖2是示意表示本發(fā)明的第1實(shí)施例所涉及的動(dòng)態(tài)RAM的全體結(jié)構(gòu)的結(jié)構(gòu)圖。
圖3表示圖1所示的保護(hù)電路的電路結(jié)構(gòu)的電路圖。
圖4給出了示于圖3的保護(hù)電路的輸入信號(hào)和輸出信號(hào)的關(guān)系。
圖5是表示于圖1的CAS緩沖器的電路結(jié)構(gòu)的電路圖。
圖6給出了示于圖5的CAS緩沖器的輸入信號(hào)和輸出信號(hào)的關(guān)系以及動(dòng)作模式與動(dòng)作模式信號(hào)的關(guān)系。
圖7是表示示于圖1的切換開(kāi)關(guān)的電路結(jié)構(gòu)的電路圖。
圖8是表示本發(fā)明的第2實(shí)施例所涉及的動(dòng)態(tài)RAM的主要部分的結(jié)構(gòu)圖，圖8(a)-圖8(b)分別給出了在不同的動(dòng)作模式下的狀態(tài)。
圖9是表示示于圖8的WE緩沖器的電路結(jié)構(gòu)的電路圖。
圖10是表示示于圖8的切換開(kāi)關(guān)8的電路結(jié)構(gòu)的電路圖。
圖11是表示現(xiàn)有技術(shù)例的結(jié)構(gòu)圖，圖11(a)-圖11(b)分別示出了不同動(dòng)作模式下的狀態(tài)。
圖12是表示另一個(gè)現(xiàn)有技術(shù)例的結(jié)構(gòu)圖。圖12(a)-圖12(b)分別示出了不同動(dòng)作模式下的狀態(tài)。
標(biāo)號(hào)的說(shuō)明2-1～2-4…CAS焊盤(pán);2′-1～2′-4…WE焊盤(pán);4-1～4-4…保護(hù)電路;6-1～6′-4…CAS緩沖器;6′-1～6′-4…WE緩沖器;8′，8…切換開(kāi)關(guān)電路;10-1～10-4…內(nèi)部信號(hào)線;30，32…P溝MOSFET;34，36…N溝MOSFET;42，44…倒相器;46，48…N溝MOSFET;50…NOR;50，52，54，56…輸入端子;60，62，64，66…倒相器;70-4輸入NAND;72，74，76，78…2輸入NAND;80，82，84，86，88，90，92，94…2輸入NAND;96，98…動(dòng)作模式信號(hào)輸入端子;100，102，104，106…2輸入NOR;110，112，114，116…3輸入NAND。
下邊，參照附圖用實(shí)施例來(lái)說(shuō)明本發(fā)明。
圖1是示出了本發(fā)明的第1實(shí)施例所涉及的動(dòng)態(tài)RAM的主要部分的結(jié)構(gòu)圖。圖2是示意表示本發(fā)明的第1實(shí)施例所涉及的動(dòng)態(tài)RAM的全體結(jié)構(gòu)的結(jié)構(gòu)圖。
如圖1所示，在半導(dǎo)體芯片中設(shè)有供給列地址選通(ColumnAddressStrobe，CAS)信號(hào)的多個(gè)CAS焊盤(pán)2-1～2-4。CAS信號(hào)在半導(dǎo)體芯片的周?chē)卸鄺l引出線，把端引到半導(dǎo)體裝置封裝之外，這些引出線的這些管腳的另一端則分別為連接上壓焊絲的部分。在圖1中，引出線的另一端部分用參考標(biāo)號(hào)12-1～12-4圖示出來(lái)，而壓焊絲則用參考標(biāo)號(hào)14-1～14-4畫(huà)出。
CAS焊盤(pán)2-1～2-4上分別接有布線。這些布線分別經(jīng)由保護(hù)電路4-1～4-4連接到CAS緩沖器6-1～6-4的輸入上。各CAS緩沖器6-1～6-4的輸出連接到切換開(kāi)關(guān)電路8的輸入上。切換開(kāi)關(guān)電路8的輸出分別連接到多條內(nèi)部信號(hào)線10-1～10-4上。切換開(kāi)關(guān)電路8是這樣進(jìn)行切換的根據(jù)動(dòng)作模式，把從一個(gè)CAS緩沖器輸出的一個(gè)緩沖器輸出的目的地傳送到一條內(nèi)部信號(hào)線上或者多條內(nèi)部信號(hào)線上。切換開(kāi)關(guān)電路8輸出內(nèi)部信號(hào)Bcas1-Bcas4(開(kāi)頭的B為表示倒相信號(hào)的Bar(橫杠)的縮寫(xiě))。多條內(nèi)部信號(hào)線10-1～10-4分別傳送這些內(nèi)部信號(hào)Bcas1-Bcas4。
圖2示出了DRAM的概略結(jié)構(gòu)。圖中畫(huà)出的DRAM是具有16個(gè)輸入/輸出焊盤(pán)的、X16位結(jié)構(gòu)的DRAM。
內(nèi)部信號(hào)Bcas1-Bcas4輸入到數(shù)據(jù)緩沖器群16上并根據(jù)動(dòng)作模式，控制數(shù)據(jù)的輸出。
如圖2所示，切換開(kāi)關(guān)電路8，作為其他信號(hào)，還輸出內(nèi)部cas。此內(nèi)部cas被輸入到列地址緩沖器群18上，控制地址信號(hào)的取入時(shí)間。
如圖1所示，在第1實(shí)施例所涉及的DRAM中，對(duì)BCAS來(lái)說(shuō)，可以獲求3個(gè)動(dòng)作模式。
動(dòng)作模式之一是用示于圖1(a)的4個(gè)外部信號(hào)的BCAS1、BCAS2、BCAS3和BCAS4分別控制內(nèi)部信號(hào)Bcas1、Bcas2、Bcas3和Bcas4的4CAS模式。在4CAS模式時(shí)，CAS焊盤(pán)2-1～2-4和引出線的另一端12-1～12-4分別用細(xì)絲14-1～14-4連接起來(lái)。在4CAS模式中，16個(gè)輸出被分割成每組為4分之一。這樣，數(shù)據(jù)的輸出，用上述4個(gè)外部信號(hào)各控制4條輸出。
另外一種動(dòng)作模式是分別用示于圖1(b)的兩個(gè)外部信號(hào)BCASL和BCASH控制內(nèi)部信號(hào)Bcas1、Bcas2、Bcas3和Bcas4的2CAS模式。在2CAS模式時(shí)，CAS焊盤(pán)2-1，2-3和相應(yīng)的引出線的另一端12-1、12-3，用細(xì)絲14-1、14-3分別連接起來(lái)。在2CAS模式中，16個(gè)輸出被一個(gè)分為2。這樣，數(shù)據(jù)的輸出，用上述兩個(gè)外部信號(hào)各控制8條。
再一種動(dòng)作模式是用示于圖1(c)的一個(gè)外部信號(hào)BCAS來(lái)控制內(nèi)部信號(hào)Bcas1、Bcas2、Bcas3和Bcas4的1CAS模式。在1CAS模式時(shí)，CAS焊區(qū)2-1和相對(duì)應(yīng)的引出線的另一端12-1用細(xì)絲14-1連接。在1CAS模式中，16個(gè)輸出不進(jìn)行分割。這樣，數(shù)據(jù)的輸出，用一個(gè)外部信號(hào)同時(shí)控制16個(gè)。
此外，如圖2所示，在芯片中設(shè)有模式選擇電路20，用于生成相應(yīng)于動(dòng)作模式的動(dòng)作模式信號(hào)。模式選擇電路20輸出動(dòng)作模式信號(hào)，且該動(dòng)作模式信號(hào)分別輸入到CAS緩沖器6-1～6-4和切換開(kāi)關(guān)電路8中去。
對(duì)于其他的結(jié)構(gòu)來(lái)說(shuō)，大體上和現(xiàn)有的DRAM內(nèi)部的系統(tǒng)相同，故說(shuō)明從略。
下邊，詳細(xì)說(shuō)明保護(hù)電路4，CAS緩沖器6和切換開(kāi)關(guān)8的結(jié)構(gòu)。
圖3是表示保護(hù)電路4的電路結(jié)構(gòu)的電路圖。
如圖3所示，在保護(hù)電路4的輸入端和輸出端之間，串聯(lián)連接有第1和第2電路22和24。在第1和第2電阻22與24互連點(diǎn)上還連接有第1保護(hù)二極管26的陽(yáng)極和第2保護(hù)二極管28的陰極。第1保護(hù)二極管26的陰極接于電路內(nèi)高電位電源Vcc，而第2保護(hù)二極管的陽(yáng)極則接于電路內(nèi)低電位電源Vss。
圖1所示的保護(hù)電路4-1～4-4中分別設(shè)置具有上述結(jié)構(gòu)的保護(hù)電路4。此外，在圖4中，給出了保護(hù)電路4的輸入信號(hào)BCAS和輸出信號(hào)BrCAS的關(guān)系。
圖5是表示CAS緩沖器6的電路結(jié)構(gòu)的電路圖。
如圖5所示，在電源Vcc和電源Vss之間，從電源Vcc開(kāi)始，順序串聯(lián)接有PMOS30、PMOS32、NMOS34和NMOS36四個(gè)MOS-FET。電源Vss一側(cè)的三個(gè)MOSFET(PMOS32、NMOS34、NMOS36)的柵極分別連接到CAS緩沖器6的輸入端。在輸入端與PMOS30和PMOS32的互連點(diǎn)間，接有由PMOS構(gòu)成的電容器38。在輸入端與NMOS34和NMOS36的互連點(diǎn)之間，連接有由NMOS構(gòu)成的電容器40。這些電容器38、40的設(shè)置是為用于下述目的在雜波程度的噪聲下，不使輸出的信號(hào)電平簡(jiǎn)單地發(fā)生變化。
另外，在PMOS32和NMOS34的互連點(diǎn)a和CAS緩沖器6的輸出端之間，串接有倒相器42、44。上述接點(diǎn)a和電源Vss之間串接有NMOS46。NMOS46的柵極接到倒相器42的輸出和倒相器44的輸入的互連點(diǎn)上。使此NMOS46在倒相器42的輸出為“H”電平時(shí)導(dǎo)通，由此使倒相器42的輸入降為“L”電平，以使CAS緩沖器6的動(dòng)作穩(wěn)定化。
另外，在上述連接點(diǎn)a和電源Vss之間，還串接有NMOS48。NMOS48的柵極在接于PMOS30的柵極上的同時(shí)，還連接于或非門(mén)(NOR)50的輸出上。NOR50有兩個(gè)輸入。這些輸入起著根據(jù)動(dòng)作模式輸入動(dòng)作模式信號(hào)的輸入部模式1(model)和模式2(mode2)的作用。
具有上述構(gòu)成的CAS緩沖器6分別被設(shè)于圖1所示的CAS緩沖器6-1～6-4內(nèi)。
在圖6中，給出了CAS緩沖器6的輸入信號(hào)BrCAS和輸出信號(hào)buf的關(guān)系，并給出了動(dòng)作模式和輸入到輸入mode1、mode2的動(dòng)作模式信號(hào)的關(guān)系。
在4CAS模式時(shí)，使示于圖6的FCAS(英語(yǔ)Four CAS的縮寫(xiě))的信號(hào)電平為“H”，使TCAS(英語(yǔ)TNoCAS的縮寫(xiě))的信號(hào)電平為“L”。這時(shí)，在4個(gè)CAS緩沖器6-1～6-4的每一個(gè)中，NOR50的至少一方的輸入邏輯電平變?yōu)椤癏”電平，故NOR50的輸出，不管是哪一個(gè)，都將變成“L”電平。
因而，在所有的4個(gè)緩沖器6-1～6-4中，PMOS30導(dǎo)通，而NMOS48都截止。因此，在所有4個(gè)緩沖器6-1～6-4中，把電源Vcc供給于由PMOS32、NMOS34和36構(gòu)成的倒相器部，使4個(gè)CAS緩沖器6-1～6-4全部被激活。
此外，在2CAS模式時(shí)，使示于圖6的FCAS的信號(hào)電平為“L”，令TCAS的信號(hào)電平為“H”。這時(shí)，在兩個(gè)CAS緩沖器6-1、6-3中，NOR50的至少一方的輸入邏輯電平為“H”電平，它們的輸出都變成為“L”電平。
在其余的緩沖器6-2、6-4中的NOR50的輸出，由于兩個(gè)輸入邏輯電平兩者都變成了“L”電平，故它們的輸出都變成了“H”電平。因而，在緩沖器6-1、6-3中，PMOS30導(dǎo)通，而NMOS48截止。由此，僅在緩沖器6-1、6-3中，給上述倒相器部分供給電源Vcc，僅緩沖器6-1、6-3被活性化，使信號(hào)BrCASL被信號(hào)buf1進(jìn)行隔離處理，使信號(hào)BrCAS被信號(hào)buf3進(jìn)行隔離處理。
此時(shí)，在其余的緩沖器6-2、6-4中，PMOS30截止，NMOS48導(dǎo)通。為此，在緩沖器6-2、6-4中，不給上述倒相器部分供電。在其另一方，用NMOS48對(duì)倒相器42的輸入供以“L”電平的信號(hào)。由此，即使CAS焊盤(pán)12-2、12-4處于電氣浮游狀態(tài)，從緩沖器6-2、6-4輸出的信號(hào)buf2和buf4的邏輯電平，也總是固定為“L”電平。
此外，在1CAS模式時(shí)，使示于圖6的FCAS、TCAS的信號(hào)電平都為“L”。這時(shí)，僅有CAS緩沖器6-1、NOR50的至少一方的輸入邏輯電平變?yōu)椤癏”，其余的緩沖器6-2～6-4中的NOR50的輸入，兩個(gè)輸入邏輯電平雙方都變?yōu)椤癓”電平。因而，僅在緩沖器6-1中，PMOS30導(dǎo)通，NMOS48截止。因此，僅僅緩沖器6-1信號(hào)BrCAS被信號(hào)buf1隔離開(kāi)。
在其余的緩沖器6-2～6-4的任何一個(gè)緩沖器中，PMOS30截止，NMOS48導(dǎo)通，故信號(hào)bur2-buf4的邏輯電平恒定地固定為“L”。
圖7的電路圖示出了切換開(kāi)關(guān)8的電路構(gòu)成。
如圖7所示，4個(gè)輸入端子50、52、54、56分別經(jīng)由倒相器60-66連接到倒相器(NAND)70的4個(gè)輸入上去。NAND70的輸出被用作內(nèi)部信號(hào)(內(nèi)部cas)，同時(shí)連接到用作輸入級(jí)的2輸入NAND72、74、76、78的一個(gè)輸入上去。
在四個(gè)輸入端中，輸入端子50被連接到2輸入NAND80、82、86的一個(gè)輸入上去。此外，輸入端子52被連接到2輸入NAND84的一個(gè)輸入上去。輸入端子54被連接到2輸入NAND88、90、94的一個(gè)輸入上。輸入端子56被連接到2輸入NAND92的一個(gè)輸入上。
在切換開(kāi)關(guān)8上，還有動(dòng)作模式信號(hào)輸入端子96、98，作為動(dòng)作模式信號(hào)的輸入部。在端子96處輸入曾參照附圖進(jìn)行過(guò)說(shuō)明的模式信號(hào)FCAS，而在端子98上輸入有模式信號(hào)TCAS。
在兩個(gè)端子中，端子96連到了2輸入NAND80、84、88、92的另一個(gè)輸入上。端子96還被連接到2輸入或門(mén)(NOR)100、102、104、106的一個(gè)輸入上。
另外，端子98被連到2輸入NAND82、86、90、94的另外一個(gè)輸入上。端子98還被連接到2輸入或門(mén)(NOR)100、102、104、106的另外一個(gè)輸入上。
上述NAND80、82、NOR100的輸出分別被連接到3輸入NAND110的輸入上去。3輸入NAND110的輸出被連到上述輸出級(jí)NAND72的另一個(gè)輸入上。
上述NAND84、86、NOR102的輸出分別連接到3輸入NAND112的輸入上。3輸入NAND112的輸出的連接到上述輸出級(jí)NAND74的另一輸入上。
上述NAND88、89、NOR104的輸出，分別連接到3輸入NAND114的輸入上。3輸入NAND114的輸出連接到上述輸出級(jí)NAND76的另一輸入上。
上述NAND92、94，NOR106的輸出，分別連接到3輸入NAND116的輸入上。3輸入NAND116的輸出連接到上述輸出級(jí)NAND78的另一個(gè)輸入上。
下邊，對(duì)示于圖7的切換開(kāi)關(guān)8的動(dòng)作進(jìn)行說(shuō)明。
首先，根據(jù)輸入信號(hào)buf1-buf4從基本動(dòng)作開(kāi)始進(jìn)行說(shuō)明。
輸入信號(hào)brf1-buf4的邏輯電平，哪怕有一個(gè)為“H”，則輸出級(jí)NAND72、74、76、78的一個(gè)輸入上就供以“H”電平的信號(hào)。因而，NAND72、74、76、78的輸出的邏輯電平要依照供給另一輸入的信號(hào)的邏輯電平來(lái)決定。比如，3輸入NAND110的輸出信號(hào)S1若為“H”電平，則Bcas1將變?yōu)椤癓”電平。另一方面，倘輸出信號(hào)S1為“L”電平，則Bcas1將變?yōu)椤癏”電平。與此同樣的動(dòng)作，在別的NAND74，76和78中也可以進(jìn)行。
另一方面，在輸入信號(hào)brf1-buf4的邏輯電平的任何一個(gè)都為“L”時(shí)，輸出級(jí)NAND72、74、76、78的一個(gè)輸入上將供以“L”電平的信號(hào)。因此，Bcas-Bcas4的邏輯電平將恒定地為“H”電平而和輸入信號(hào)S1-S4的邏輯電平無(wú)關(guān)。
下邊，依據(jù)動(dòng)作模式，對(duì)動(dòng)作進(jìn)行說(shuō)明。
首先，在模式信號(hào)FCAS為“H”電平、模式信號(hào)TCAS為“L”電平(4CAS模式)時(shí)，NAND80、84、88、92的一個(gè)輸入的邏輯電平將變?yōu)椤癏”。因而，NAND80、84、88、92的輸出的邏輯電平S5-S8將由另一個(gè)輸入的邏輯電平?jīng)Q定。例如，倘buf1的輸入電平為“H”，由于NAND80的另一個(gè)輸入的邏輯電平為“H”，故NAND80的輸出S5將變成“L”電平。另一方面，在buf1的輸入電平為“L”時(shí)，NAND80的輸出S5將變成“H”電平。在其他的NAND84、88、92中，也可進(jìn)行與此同樣的動(dòng)作。
此外，由于NAND82、86、90、94的一個(gè)輸入的邏輯電平變成“L”電平，故這些器件的輸出S9-S12將恒定地變成“H”電平，和另一個(gè)輸入的邏輯電平無(wú)關(guān)。
再有，NOR門(mén)電路100、102、104、106的一個(gè)輸入的邏輯電平變成“L”電平，所以其輸出將恒定地變成“H”電平。
這樣一來(lái)，在4CAS模式時(shí)，要根據(jù)NAND80、84、88、92的輸出S5-S8的邏輯電平來(lái)決定NAND110、112、114、116的輸出S1-S4。
其次，在模式信號(hào)FCAS為“L”電平，模式信號(hào)TCAS為“H”電平(2CAS模式)時(shí)，NAND82、86、90、94的一個(gè)輸入的邏輯電平將變?yōu)椤癏”。這樣一來(lái)，NAND82、86、90、94的輸出的邏輯電平S9-S12將由另一個(gè)輸入的邏輯電平?jīng)Q定。例如，倘buf1的輸入電平為“H”，則由于NAND82的另一輸入的邏輯電平變?yōu)椤癏”，故NAND82的輸出S9將變成“L”電平。另一方面，在buf1的輸入電平為“L”時(shí)，NAND82的輸出S9將變成“H”電平。在其他的NAND86、90、94中，也可以進(jìn)行與此相同的動(dòng)作。
此外，NAND80、84、88、90的一個(gè)輸入的邏輯電平變成“L”電平，所以這些器件的輸出S5-S8將恒定地變成“H”電平，不受另一個(gè)輸入的邏輯電平的影響。
還有，NOR門(mén)電路100、102、104、106的一個(gè)輸入的邏輯電平變成“L”電平，故其輸出恒定地呈“H”電平。
這樣一來(lái)，在2CAS模式時(shí)，將依據(jù)NAND82、86、90、94的輸出S9-S12的邏輯電平，來(lái)決定NAND110、112、114、116的輸出S1-S4。
最后，在模式信號(hào)FCAS、TCAS都為“L”電平(1CAS模式)時(shí)，NAND80、82、84、86、88、90、92、94的一個(gè)輸入的邏輯電平將變成“L”。因此，NAND80、82、84、86、88、90、92、94的輸出的邏輯電平將恒定地變成“H”電平，與另一輸入的邏輯電平無(wú)關(guān)。
還有，由于FCAS、TCAS的邏輯電平不論哪一個(gè)都是“L”，故NOR門(mén)電路100、102、104、106的兩個(gè)輸入的邏輯都變成了“L”。于是，這些器件的輸出將變成“L”電平。
就是說(shuō)，在1CAS模式時(shí)，NOR門(mén)電路100、102、104、106的輸出將恒定地變?yōu)椤癓”，故輸出信號(hào)S1-S4的邏輯電平將恒定地變?yōu)椤癏”。因此，1CAS模式時(shí)的Bcas1-Bcas4的邏輯電平由輸入NAND70的輸出邏輯電平來(lái)決定。
下邊，對(duì)本發(fā)明的第2實(shí)施例所涉及的動(dòng)態(tài)RAM進(jìn)行說(shuō)明。
圖8是表示本發(fā)明的第2實(shí)施例所涉及的動(dòng)態(tài)RAM的主要部分的結(jié)構(gòu)圖。
本第2實(shí)施例與上述第1實(shí)施例的主要不同點(diǎn)是如圖8所示，CAS信號(hào)變成了寫(xiě)入允許(WrifeEnable，WE)信號(hào);切換開(kāi)關(guān)8的電路結(jié)構(gòu)由邏輯電路變成為簡(jiǎn)單的開(kāi)關(guān)200、202;以及動(dòng)作模式由3種變成了兩種這三點(diǎn)。因此，在圖中，對(duì)圖1-圖7的共同的部分，我們使用了相同的參考標(biāo)號(hào)，僅對(duì)不同的部分進(jìn)行說(shuō)明。另外，在WE焊盤(pán)上，增加了參考標(biāo)號(hào)2′-1、2′-2、在引出線的另一端上增加了參考標(biāo)號(hào)12′-1、12′-2、在WE緩沖器上增加了參考標(biāo)號(hào)6′-1、6′-2、在切換開(kāi)關(guān)上增加了參考標(biāo)號(hào)8′。
如圖8所示，在DRAM中，對(duì)于BWE，也可得到兩個(gè)動(dòng)作模式。
一個(gè)動(dòng)作模式，如圖8(a)所示，用兩個(gè)外部信號(hào)BWE1和BWE2控制內(nèi)部信號(hào)Bwe1、Bwe2，這是2WE模式。在2WE模式時(shí)，串接于緩沖器6′-1的輸出和內(nèi)部信號(hào)線10-2之間的開(kāi)關(guān)200被關(guān)斷，串接于緩沖器6′-2的輸出和內(nèi)部信號(hào)線10-2之間的開(kāi)關(guān)202導(dǎo)通。
另外一個(gè)動(dòng)作模式是1WE模式。這種模式如圖8(b)所示，用1個(gè)外部信號(hào)BWE控制兩個(gè)內(nèi)部信號(hào)Bwe1和Bwe2。在1WE模式時(shí)，串接于緩沖器6′-1的輸出和內(nèi)部信號(hào)線10-2之間的開(kāi)關(guān)200導(dǎo)通，串接于緩沖器6′-2的輸出和內(nèi)部信號(hào)線10-2之間的開(kāi)關(guān)202關(guān)斷。
圖9是表示W(wǎng)E緩沖器6′的電路結(jié)構(gòu)的電路圖。
如圖9所示，NMOS48的柵極被連接到PMOS30的柵電極上，同時(shí)還連接到倒相器204的輸出上。倒相器204的輸入起著輸入部模式(mode)的作用。輸入部mode輸入根據(jù)動(dòng)作模式輸入動(dòng)作模式信號(hào)。
在2WE模式時(shí)，給mode供以“H”電平的信號(hào)。因而，在緩沖器6′-1、6′-2的任一緩沖器中，PMOS30導(dǎo)通，而NMOS48截止。
另外，在2WE模式時(shí)，在緩沖器6′-1、6′-2二者中任一緩沖器中，也向mode供以“H”電平的信號(hào)。因而在緩沖器6′-1、6′-2兩個(gè)緩沖器中，PMOS30導(dǎo)通，NMOS48截止。
在1WE模式時(shí)，向緩沖器6′-1的mode供以“L”電平的信號(hào)，向緩沖器6′-2的mode供以“H”電平的信號(hào)。因而，在緩沖器6′-1中，PMOS30導(dǎo)通，NMOS48截止，在緩沖器6′-2中，PMOS30截止，NMOS48導(dǎo)通。這樣一來(lái)，在上述焊盤(pán)12′-2為電浮游狀態(tài)時(shí)，由緩沖器6′-2輸出的電信號(hào)的buf2的邏輯電平將被固定為“L”電平。
圖10是表示切換開(kāi)關(guān)8′的電路結(jié)構(gòu)的電路圖。
如圖10所示，開(kāi)關(guān)200、202都由CMOS型傳輸門(mén)構(gòu)成。在2WE模式時(shí)，動(dòng)作信號(hào)WE2MODE將變成“H”電平，開(kāi)關(guān)202導(dǎo)通，而開(kāi)關(guān)200截止。在1WE模式時(shí)，動(dòng)作模式信號(hào)WE2MODE將變成“L”電平，開(kāi)關(guān)202截止，開(kāi)關(guān)200導(dǎo)通。
如采用上述各實(shí)施例說(shuō)明的裝置，則在每一焊盤(pán)上都設(shè)有保護(hù)電路和緩沖器。這樣一來(lái)，采用把切換開(kāi)關(guān)設(shè)于上述緩沖器的后級(jí)的辦法，使得即使在不同的動(dòng)作模式下電連接到焊盤(pán)上的信號(hào)線的數(shù)目變了，焊盤(pán)的電學(xué)特性，比如輸入阻抗和邏輯閾值等也不會(huì)顯著地變化。
此外，緩沖器具有動(dòng)作模式信號(hào)的輸入部。緩沖器還具有被動(dòng)作模式信號(hào)控制的開(kāi)關(guān)。這一開(kāi)關(guān)將使緩沖器輸出的邏輯電平固定不變，和有無(wú)輸入信號(hào)送往緩沖器無(wú)關(guān)。這樣一來(lái)，即使焊盤(pán)處于電浮游狀態(tài)，緩沖器輸出的邏輯電平也固定，因而可以得到可進(jìn)一步減輕比如切換開(kāi)關(guān)進(jìn)行誤動(dòng)作的危險(xiǎn)之優(yōu)點(diǎn)。
再者，把切換開(kāi)關(guān)設(shè)于緩沖器的緩級(jí)時(shí)，由于可以把經(jīng)緩沖器進(jìn)行了足夠放大的信號(hào)用于切換開(kāi)關(guān)的輸入，故使得有可能用邏輯電路構(gòu)成切換開(kāi)關(guān)，如第1實(shí)施例那樣。用邏輯電路構(gòu)成切換開(kāi)關(guān)，有易于使信號(hào)的傳送速度變?yōu)檎R劃一等等的優(yōu)點(diǎn)。
此外，在用邏輯電路構(gòu)成了切換開(kāi)關(guān)時(shí)，如果在因動(dòng)作模式而變的信號(hào)傳送通路中使各邏輯門(mén)電路的級(jí)數(shù)相等，則在各傳送通路中的傳送速度就會(huì)整齊劃一。這將產(chǎn)生如下優(yōu)點(diǎn)即使使動(dòng)作模式發(fā)生了變化，切換開(kāi)關(guān)的傳送速度也不會(huì)變化。在上述第1實(shí)施例中，例如當(dāng)考慮從輸入端子50到用于輸出的NAND72的傳送通路時(shí)，有兩條通路。一條是經(jīng)由NAND80(或82)-NAND110的兩級(jí)邏輯門(mén)電路的傳送通路。另一條是經(jīng)由倒相器60-NAND70的兩級(jí)邏輯門(mén)電路的傳送通路。在這兩條傳送通路中，邏輯門(mén)電路的級(jí)數(shù)都是兩級(jí)，互相相等。
如以上所說(shuō)明的那樣，采用本發(fā)明，可以提供下述半導(dǎo)集成電路裝置即使因動(dòng)作模式的改變，電連于連接端子上去的內(nèi)部信號(hào)線的數(shù)目變了，連接端子的電學(xué)特性也不會(huì)顯著地變化。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，其特征是具有多個(gè)連接端子(2-1～2-4)；設(shè)于上述多個(gè)連接端子的每一連接端子上并與上述連接端子電連的緩沖器裝置(6-1～6-4)；多條內(nèi)部信號(hào)線(10-1～10-4)使從上述緩沖裝置之一輸出的電信號(hào)，按照動(dòng)作模式，切換到上述內(nèi)部信號(hào)線中的任一信號(hào)線或上述多條內(nèi)部信號(hào)線上進(jìn)行傳送的切換裝置(8)。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征是上述緩沖器裝置(6-1～6-4)包含有根據(jù)動(dòng)作模式輸入動(dòng)作模式信號(hào)的輸入部(model、mode2、96、98)，且當(dāng)上述連接端子為電氣浮游狀態(tài)時(shí)，上述動(dòng)作模式信號(hào)使從上述緩沖裝置輸出的電信號(hào)的邏輯電平固定不變。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征是上述切換裝置含有根據(jù)動(dòng)作模式輸入動(dòng)作模式信號(hào)的輸入部(mode1，mode2、96、98)并且上述動(dòng)作模式信號(hào)把從上述緩沖器裝置(6-1～6-4)輸出的一個(gè)電信號(hào)向上述內(nèi)部信號(hào)線(10-1～10-4)的傳送狀態(tài)，切換為向上述內(nèi)部信號(hào)線的一條或向前述信號(hào)線的多條進(jìn)行傳送。
4.如權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征是上述切換手段(8)由邏輯電路構(gòu)成。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路裝置，其特征是上述邏輯電路包含有對(duì)應(yīng)于上述緩沖(器)裝置(6-1～6-4)在各個(gè)緩沖裝置上設(shè)置的至少兩個(gè)輸入端子第1、第2輸入端子(50、52、54、56);供給上述動(dòng)作模式信號(hào)的至少一個(gè)第3輸入端子(96、98);具有電連于上述第3輸入端子的輸入部的第1邏輯門(mén)電路裝置(100、102、104、106);具有電連于上述第1、第2輸入端子二者中一方和上述第3輸入端子的輸入部的第2邏輯門(mén)電路裝置(80、82、84、86);具有電連于第1、第2輸入端子二者中另一方和上述第3輸入端子的輸入部的第3邏輯門(mén)電路裝置(88、90、92、94);具有分別電連于上述第1邏輯門(mén)電路裝置的輸出部及上述第2邏輯門(mén)電路裝置的輸出部的輸入部，并把輸出電連于上述內(nèi)部信號(hào)線之一上去的第4邏輯門(mén)電路裝置(110、112);具有分別電連于上述第1邏輯門(mén)電路裝置的輸出部和上述第3邏輯門(mén)電路裝置的輸入部，且把輸出電連到另外一條上述內(nèi)部信號(hào)線上去的第5邏輯門(mén)的電路裝置(114、116)，上述切換傳送裝置，根據(jù)動(dòng)作模式，把供給上述第1、第2輸入端子的上述電信號(hào)的傳送通路切換到第1傳送通路或第2傳送通路，第1傳送通路經(jīng)由第1邏輯門(mén)電路裝置和第4邏輯門(mén)電路裝置與第1邏輯門(mén)電路裝置和第5邏輯門(mén)電路裝置，第2傳送通路經(jīng)由第2邏輯門(mén)電路裝置和第4邏輯門(mén)電路裝置與第3邏輯門(mén)電路裝置和第5邏輯門(mén)電路裝置。
6.如權(quán)利要求5所述的半導(dǎo)體集成電路裝置，其特征是，使上述第1、第2、第3邏輯門(mén)電路裝置(80、82、84、86、88、90、92、94、100、102、104、106)，從輸入部到輸出部的門(mén)電路的級(jí)數(shù)分別互相相等。
全文摘要
本發(fā)明半導(dǎo)體集成電路裝置，即使因動(dòng)作模式不同使電連于端子上的內(nèi)部信號(hào)線的數(shù)目發(fā)生了變化，連接端子的電學(xué)特性也不會(huì)發(fā)生顯著的變化。該裝置具備有多個(gè)焊盤(pán)2—1～2—4和設(shè)于每個(gè)焊盤(pán)上的緩沖區(qū)6—1～6—4。它還具備切換開(kāi)關(guān)8，根據(jù)動(dòng)作模式，把從1個(gè)緩沖器6—1～6—4輸出的電信號(hào)切換到內(nèi)部信號(hào)線10—1～10—4中的任一信號(hào)線或者切換到多條信號(hào)線進(jìn)行傳送。把開(kāi)關(guān)8設(shè)于緩沖器裝置6—1～6—4的后級(jí)。
文檔編號(hào)H03K19/173GK1111824SQ9411957
公開(kāi)日1995年11月15日 申請(qǐng)日期1994年12月21日 優(yōu)先權(quán)日1993年12月21日
發(fā)明者行川敏正, 大澤隆 申請(qǐng)人:株式會(huì)社東芝