專(zhuān)利名稱(chēng)：半導(dǎo)體器件及其輸入和輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其輸入和輸出電路，更具體地涉及一種可廣泛適用在不同外部供電電壓Vcc下工作的半導(dǎo)體器件的輸入和輸出電路。
近年來(lái)，如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAMs)之類(lèi)的半導(dǎo)體器件是由如從3伏左右的低壓至5.5V的較高電壓的寬闊范圍內(nèi)提供的外電源供電壓Vcc在單塊芯片上工作的。這樣的半導(dǎo)體器件通常有一個(gè)由互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管電路的倒換器構(gòu)成的輸入電路，它包括一個(gè)源極接至外加電源電壓Vcc而漏極接至輸出端的P溝道晶體管Tr01以及一個(gè)漏極接至輸出端而源極接地的n溝道晶體管Tr02，它們?nèi)鐖D5中所示。p溝道晶體管Tr01和n溝道晶體管Tr02的柵極與輸入端共同連接。
圖6A和6B示出常規(guī)的輸出電路。圖6A中所示輸出電路包括一個(gè)p溝道晶體管Tr03和一個(gè)n溝道晶體管Tr04，其中p溝道晶體管Tr03的源極接外加電源電壓Vcc、漏極接至輸出端、而柵極則接至第一輸入端，n溝道晶體管Tr04的漏極接輸出端、源極接地、而柵極則接至第二輸入端(此后稱(chēng)這種輸出電路配置為P-N配置)。
圖6B中所示輸出電路包括一個(gè)n溝道晶體管Tr05和一個(gè)n溝道晶體管Tr06，其中n溝道晶體管Tr05的漏極接外電源電壓Vcc、源極接至輸出端、而柵極接至第一輸入端，n溝道晶體管Tr06的漏極接至輸出端、源極接地、而柵極則接至第二輸入端(此后稱(chēng)這種輸出電路配置為N-N配置)。
可是，將具有上述配置的輸入和輸出電路用作廣泛適應(yīng)的半導(dǎo)體器件卻存在以下難題。
作為第一個(gè)問(wèn)題，在常規(guī)輸入電路中(圖5)，在輸出信號(hào)從高電平“H”變至低電平“L”時(shí)輸入信號(hào)IN的電壓VIH和規(guī)格值之間的余量，以及在輸出信號(hào)從低電平“L”變至高電平“H”時(shí)輸入信號(hào)IN的電壓VIL和規(guī)格值之間的余量很難在外電源供電電壓Vcc的寬闊范圍內(nèi)得到充分保證。
更具體地說(shuō)，輸入信號(hào)IN的電壓VIH能夠?qū)妮斎腚娐份敵龅妮敵鲂盘?hào)OUT由高電平“H”轉(zhuǎn)換到低電平“L”，這取決于外電源的供電電壓Vcc和構(gòu)成CMOS倒換器的p溝道晶體管Tr01對(duì)n溝道晶體管Tr02的尺寸比。這意味著假設(shè)輸出晶體管Tr01對(duì)Tr02的尺寸比不變時(shí)，當(dāng)外電源的供電電壓Vcc升高，電壓VIH也變高，以致對(duì)規(guī)格值的余量就變小。
若是余量更小，當(dāng)因電路和互連的電感元件所產(chǎn)生的電動(dòng)勢(shì)引起接地(GND)電位的變化時(shí)器件就很可能錯(cuò)誤地運(yùn)作。換句話說(shuō)，當(dāng)有一大電流由一外電路接至輸入電路至地時(shí)，接地的n溝道晶體管Tr02的漏電位由于電感元件的原因而超過(guò)了真正的地電位。這就縮小了電壓VIH的余量，使高電壓的運(yùn)行變得不穩(wěn)定。
為了避免這一問(wèn)題，可將n溝道晶體管Tr02做得大于p溝道晶體管Tr01，即可以提高尺寸比以降低電壓VIH。在此情況下，在高壓運(yùn)行中就能保障與電壓VIH有關(guān)的對(duì)規(guī)格值的余量，不過(guò)對(duì)電壓VIL的規(guī)格值的余量代表在一次低的供電電壓Vcc變小的運(yùn)作中的低電平“L”。其結(jié)果是，器件的錯(cuò)誤運(yùn)作取決于外部電源的供電電壓Vcc，這就使得運(yùn)行變得不穩(wěn)。
對(duì)于在寬廣范圍的供電電壓Vcc下工作的半導(dǎo)體器件來(lái)說(shuō)，即使在低壓運(yùn)行中也要求有高的選取速度。作為第二個(gè)問(wèn)題，由于噪音的影響常規(guī)的輸出電路不能增大輸出晶體管的尺寸，這使低壓運(yùn)行中的選取速度不能提高。
更具體地說(shuō)，要在常規(guī)的輸出電路中實(shí)現(xiàn)高速低壓的運(yùn)行，就必須增大圖6A中所示采取P-N配置的晶體管Tr03和Tr04的尺寸或是圖6B中所示采取N-N配置的晶體管Tr05和Tr06的尺寸。然而，當(dāng)尺寸增大時(shí)，在高供電電壓Vcc下運(yùn)行的輸出轉(zhuǎn)換期間有一大電流流向輸出晶體管，使得器件受到噪音的影響。這使晶體管的尺寸受到其自身的限制。由于這一原因，常規(guī)的輸出電路不能同時(shí)解決半導(dǎo)體器件寬廣范圍高壓運(yùn)行中的噪音問(wèn)題和低壓運(yùn)行中的選取速度問(wèn)題。
在具有圖6B中所示N-N配置的輸出電路中，當(dāng)輸出一個(gè)高電平的電壓時(shí)，即當(dāng)接上所加外部電源供電電壓Vcc的n溝道晶體管Tr05處于“開(kāi)”態(tài)時(shí)，在漏極和源極之間產(chǎn)生一個(gè)電位差VT。其結(jié)果是，當(dāng)輸出電路輸出一個(gè)高電平的電壓時(shí)，輸出端的電壓OUT為(Vcc-VT)。在低的外電源供電電壓Vcc下的運(yùn)行中，由于有與高壓一側(cè)的輸出晶體管Tr05中的電位差VT對(duì)應(yīng)的電壓降，使得很難滿足與電壓VOH有關(guān)的規(guī)格值表現(xiàn)出輸出信號(hào)OUT是處于高電平“H”，造成錯(cuò)誤運(yùn)作。
本發(fā)明的一項(xiàng)目的是要提供一種半導(dǎo)體器件及其輸入與輸出電路，這種半導(dǎo)體器件能在寬廣范圍內(nèi)的外電源供電電壓Vcc下以高選取速度穩(wěn)定地運(yùn)行。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種半導(dǎo)體器件的輸入電路，它包括一個(gè)具有第一和第二晶體管的CMOS倒換器，第一和第二晶體管串接在外電源和地之間并按輸入信號(hào)互補(bǔ)地運(yùn)行，第一和第二晶體管有一連接點(diǎn)與一輸出端連接，一個(gè)與第二晶體管并聯(lián)連接并進(jìn)行開(kāi)/關(guān)轉(zhuǎn)換的第一開(kāi)關(guān)器件，用于將外電源的電壓與一預(yù)定的基準(zhǔn)電壓進(jìn)行比較并輸出一基準(zhǔn)信號(hào)表示出比較結(jié)果的電壓比較裝置，以及用于在來(lái)自比較裝置的基準(zhǔn)信號(hào)和加到CMOS倒換器的一輸入端的輸入信號(hào)之間進(jìn)行邏輯運(yùn)算并根據(jù)邏輯運(yùn)算的結(jié)果對(duì)第一開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)控制的邏輯運(yùn)算裝置，其中當(dāng)來(lái)自電壓比較裝置的基準(zhǔn)信號(hào)表示出外電源的供電電壓低于預(yù)定的基準(zhǔn)電壓時(shí)邏輯運(yùn)算裝置將第一開(kāi)關(guān)器件轉(zhuǎn)換為關(guān)態(tài)，而當(dāng)來(lái)自電壓比較裝置的基準(zhǔn)信號(hào)表示出外電源的供電電壓高于預(yù)定的基準(zhǔn)電壓時(shí)按照接至CMOS倒換器的輸入信號(hào)的電平對(duì)第一開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)轉(zhuǎn)換。


圖1為本發(fā)明一項(xiàng)實(shí)施例的半導(dǎo)體器件的輸入和輸出電路的電路圖；圖2為圖1中所示比較器的電路圖；圖3A為圖1中所示一例輸出電路的電路圖；圖3B和3C為圖1中所示輸出電路的等效電路圖；圖4為圖1中所示另一例輸出電路的電路圖；
圖5為一常規(guī)輸入電路的電路圖；以及圖6A和6B為常規(guī)輸出電路的電路圖。
下面將參照附圖對(duì)本發(fā)明進(jìn)行具體描述。
圖1示出本發(fā)明一項(xiàng)實(shí)施例的半導(dǎo)體器件的輸入和輸出電路。參閱圖1，加上外電源供電電壓Vcc的半導(dǎo)體器件1是由可在寬廣范圍適合于通用的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)構(gòu)成的，它包括一個(gè)輸入電路11、一個(gè)恒定電壓產(chǎn)生器13、一個(gè)比較器14、一個(gè)自益放大電路15以及一個(gè)輸出電路16。為了便于描述，省略掉構(gòu)成半導(dǎo)體器件的字線和存儲(chǔ)單元。
比較器14以一預(yù)定的基準(zhǔn)電壓VREF與外電源供電電壓Vcc作比較，并當(dāng)外電源電電壓Vcc等于或高于基準(zhǔn)電壓VREF時(shí)輸出一個(gè)高電平的二進(jìn)制信號(hào)a，而當(dāng)外電源供電電壓Vcc低于基準(zhǔn)電壓VREF時(shí)則輸出一個(gè)低電平的二進(jìn)制信號(hào)a。在該實(shí)施例中，比較器14所用的基準(zhǔn)電壓設(shè)在4V。
在低壓運(yùn)行中，即當(dāng)外電源供電電壓Vcc低于4V時(shí)，通用的SRAM1啟動(dòng)自益放大電路15以抬高要向字線輸出的信號(hào)電壓的電平，以此向存儲(chǔ)單元(未示出)中寫(xiě)入信息。也就是說(shuō)，來(lái)自比較器14的輸出a在低壓運(yùn)行中被用作啟動(dòng)自益放大電路15的啟動(dòng)信號(hào)。
在以下的描述中，預(yù)定的基準(zhǔn)電壓VREF設(shè)于4V，并將4V或更高外電源供電電壓Vcc下的運(yùn)行稱(chēng)為高壓運(yùn)行，而將低于4V的外電源供電電壓Vcc下的運(yùn)行稱(chēng)為低壓運(yùn)行。
圖2示出圖1中所示的比較器14。參閱圖2，比較器14包括一個(gè)p溝道晶體管Tr21，它的源極與所加的外電源供電電壓Vcc連接，而漏極與柵極連接，一個(gè)p溝道晶體管Tr22，它的源極與所加的外電源供電電壓Vcc連接，漏極與倒換器141的輸入端連接，而柵極則與p溝道晶體管Tr21的柵極連接；一個(gè)n溝道晶體管Tr23，它的漏極與p溝道晶體管Tr21的漏極連接，源極經(jīng)一電流調(diào)節(jié)電阻R3接地，而柵極則從恒定電壓產(chǎn)生器接入所加的基準(zhǔn)電壓Vr；一個(gè)n溝道晶體管Tr24，它的漏極與倒換器141的輸入端連接，源極經(jīng)電流調(diào)節(jié)電阻R3接地，而柵極則與所加的分壓連接；以及分壓電阻R1和R2，它們對(duì)電源供電電壓分壓并將此分壓加到n溝道晶體管Tr24的柵極上。倒換器141倒換來(lái)自p溝道晶體管Tr22和n溝道晶體管Tr24的漏極輸出以產(chǎn)生輸出a。
當(dāng)外電源供電電壓為4V時(shí)對(duì)R1和R2的阻值進(jìn)行合適地選擇使得分壓與從恒定電壓產(chǎn)生器13所得到的基準(zhǔn)電壓Vr相等。采取這樣的配置，當(dāng)外電源供電電壓Vcc為4V或更高時(shí)由比較器14輸出的a設(shè)于高電平，當(dāng)外電源供電電壓Vcc低于4V時(shí)則設(shè)于低電平。
返回參閱圖1，輸入電路11包括一個(gè)p溝道晶體管Tr10，它的源極與所加外電源供電電壓連接，而柵極則接入所加的芯片選擇信號(hào)CS；一個(gè)p溝道晶體管Tr11，它的源極與p溝道晶體管Tr10的漏極連接，漏極接至輸出端，而柵極則接至輸入端；一個(gè)n溝道晶體管Tr12，它的漏極接至輸出端，源極接地，而柵極則接到輸入端；一個(gè)n溝道晶體管Tr13，它的漏極接至輸出端，而源極接地；一個(gè)n溝道晶體管Tr14，它的漏極接至輸出端，源極接地，而柵極則接入所加的芯片選擇信號(hào)CS；以及一個(gè)邏輯電路12，它向n溝道晶體管Tr13的柵極提供邏輯輸出。
邏輯電路12由一“非與”(NAND)門(mén)122和一倒換器121組成，“非與”門(mén)122接收來(lái)自比較器14的輸出a和輸入信號(hào)IN兩種輸入，而倒換器121則倒換來(lái)自“非與”門(mén)122的輸出并將信號(hào)輸入到n溝道晶體管Tr13的柵極，該n溝道晶體管Tr13與n溝道晶體管Tr12并聯(lián)連接。p溝道晶體管Tr11和n溝道晶體管Tr12組成一CMOS的倒換器，用于接收輸入信號(hào)IN并向輸出一側(cè)的電路輸出輸出信號(hào)OUT。
如上所述，p溝道晶體管Tr10插在外電源供電電壓Vcc和p溝道晶體管Tr11之間組成CMOS的倒換器，而n溝道晶體管Tr14則被安排成與n溝道晶體管Tr12并列。芯片選擇信號(hào)CS在輸入電路11處于備用狀態(tài)時(shí)處于高電平而當(dāng)輸入電路進(jìn)入工作狀態(tài)時(shí)則處于低電平，它被輸入到兩個(gè)晶體管Tr10和Tr14的柵極。采用這種運(yùn)作，即使當(dāng)輸入信號(hào)IN在備用狀態(tài)中處于中間電平也能防止穿通電流流向CMOS的倒換器。
由比較器14輸出的a輸入到自益放大電路15和邏輯電路12中，還起到自益放大電路15的啟動(dòng)信號(hào)和輸入電路11的基準(zhǔn)信號(hào)的作用。
在有以上配置的輸入電路11中，在高壓運(yùn)行中有一高電平的信號(hào)從比較器14向“非與”門(mén)122輸入，使邏輯電路12向n溝道晶體管Tr13的柵極輸入輸入電路11的輸入信號(hào)IN。因而，n溝道晶體管Tr13與n溝道晶體管Tr12同步運(yùn)行組成CMOS的倒換器。由于這一原因，與只由p溝道晶體管Tr11和n溝道晶體管Tr12組成輸入電路所包含的CMOS倒換器的情況相比，輸入電路11的尺寸比例變大了。
從而，就能將使輸入信號(hào)從高電平“H”改變成低電平“L”時(shí)輸入信號(hào)IN的真正電壓VIH設(shè)置成低于只由p溝道晶體管Tr11和n溝道晶體管Tr12組成輸入電路的情形，這就使得在與電壓VIH有關(guān)的規(guī)格值(通用的SRAM為2.2V)和真正的電壓VIH之間的余量可以得到提高。因而，就能穩(wěn)定高壓運(yùn)行。
在另一方面，當(dāng)外電源供電電壓Vcc低于4V時(shí)，向“非與”門(mén)122輸入一個(gè)低電平的信號(hào)，使邏輯電路12總是輸出低電平的信號(hào)。因而，n溝道晶體管Tr13被關(guān)斷，產(chǎn)生比高壓運(yùn)行更低的尺寸比例。在低壓運(yùn)行中，輸入電路11只由p溝道晶體管Tr11和n溝道晶體管Tr12組成。
采用這樣的配置，在使輸入電路11的輸出信號(hào)從低電平“L”改變成高電平“H”的輸入信號(hào)的真正電壓VIL和與電壓VIL有關(guān)的規(guī)格值之間的余量可以確保。此時(shí)，電壓VIH對(duì)外電源供電電壓Vcc的比率增大了，可是，由于外電源供電電壓Vcc低，在電壓VIH和與電壓VIH有關(guān)的規(guī)格值之間可以確保有足夠的余量。
如上所述，通過(guò)自動(dòng)優(yōu)選高-低電壓運(yùn)行的尺寸比，即使是在寬廣范圍內(nèi)使用，也能得到穩(wěn)定的運(yùn)行。
圖3A示出圖1中所示的輸出電路16。在圖3A中，輸出電路16包括一個(gè)晶體管電路30，它有四個(gè)晶體管Tr31、Tr32、Tr33和Tr34，以及兩個(gè)邏輯電路31和32。輸出信號(hào)OUT與兩種輸入信號(hào)IN1和IN2的組合(L，L)、(L，H)和(H，L)相對(duì)應(yīng)取“H”、“L”和“無(wú)輸出”的三種狀態(tài)之一。
晶體管電路30包括p溝道晶體管Tr31，它的源極接至外電源供電電壓Vcc，漏極接到輸出端，而柵極則接收第一輸入信號(hào)IN1；n溝道晶體管Tr32，它的漏極接到輸出端，源極接地，而柵極則接收第二輸入信號(hào)IN2；p溝道晶體管Tr33，它的源極接到所加的外電源供電電壓Vcc，而漏極則接到輸出端；以及n溝道晶體管Tr34，它的漏極接至輸出端，而源極接地。邏輯電路31的輸出被送往p溝道晶體管Tr33的柵極。邏輯電路32的輸出被送往n溝道晶體管Tr34的柵極。
邏輯電路31由一“非或”門(mén)312和一倒換器311組成，“非或”門(mén)312用于接收輸入信號(hào)IN1和來(lái)自比較器14(圖1)的輸出a兩種輸入，而倒換器311則用于倒換來(lái)自“非或”門(mén)312的輸出并向p溝道晶體管Tr33的柵極提供信號(hào)。邏輯電路32由一個(gè)倒換器323、一個(gè)“非與”門(mén)322以及一個(gè)倒換器321組成，倒換器323用于倒換來(lái)自比較器14的輸出a，“非與”門(mén)322用于接收來(lái)自倒換器323的輸出和輸入信號(hào)IN2兩種輸入，而倒換器321則用于倒換來(lái)自“非與”門(mén)322的輸出并向n溝道晶體管Tr34的柵極提供信號(hào)。
如上所述，在高壓運(yùn)行中，即當(dāng)外電源供電電壓Vcc等于或高于4V的基準(zhǔn)電壓VREF時(shí)，來(lái)自比較器14的輸出a設(shè)于高電平，而在低壓運(yùn)行中，即當(dāng)外電源供電電壓Vcc低于4V時(shí)，則設(shè)于低電平。
在有上述配置的輸出電路16中，在高壓運(yùn)行中，邏輯電路31不論輸入信號(hào)IN1如何總是輸出高電平的信號(hào)關(guān)斷p溝道晶體管Tr33。邏輯電路32不論輸入信號(hào)IN2如何總是輸出低電平的信號(hào)關(guān)斷n溝道晶體管Tr34。因而，輸出電路16是作為如圖3B中所示由p溝道晶體管Tr31和n溝道晶體管Tr32所組成的p-N配置的輸出電路16動(dòng)作的。
在另一方面，在低壓運(yùn)行中，邏輯電路31和32分別輸出輸入信號(hào)IN1和IN2。p溝道晶體管Tr33和n溝道晶體管Tr34分別按照輸入信號(hào)IN1和IN2與p溝道晶體管Tr31和n溝道晶體管Tr32同步開(kāi)/關(guān)。這意味著輸出電路16作為一個(gè)輸出電路運(yùn)行，如圖3C中所示，其高電位一側(cè)的輸出晶體管由兩個(gè)p溝道晶體管Tr31和p溝道晶體管Tr33組成，而低電位一側(cè)的輸出晶體管則由兩個(gè)n溝道晶體管Tr32和Tr34組成。因而，輸出晶體管的尺寸變得比高壓運(yùn)行中的大，以致能夠進(jìn)行高壓運(yùn)行中那樣的高速選取。
如上所述，通過(guò)自動(dòng)改變高壓和低壓運(yùn)行中輸出晶體管的尺寸，就能同時(shí)解決高壓運(yùn)行中的噪音問(wèn)題和低壓運(yùn)行中的運(yùn)行速度問(wèn)題。
圖4示出圖1中所示輸出電路16的另一例。圖4中所示輸出電路16還象圖3中所示電路那樣包括一個(gè)晶體管電路40和兩個(gè)邏輯電路41和42。輸出信號(hào)OUT與兩個(gè)輸入信號(hào)IN1和IN2的組合(H，L)、(L，H)和(L，L)相對(duì)應(yīng)取“H”、“L”和“無(wú)輸出”三種狀態(tài)中的一種。輸出電路16不用輸入信號(hào)組合(H，H)。
晶體管電路40包括一個(gè)n溝道晶體管Tr41，它的漏極接至外電源供電電壓Vcc，源極接到輸出端，而柵極則接收第一輸入信號(hào)IN1；一個(gè)n溝道晶體管Tr42，它的柵極接入第二輸入信號(hào)IN2，漏極接至輸出端，而源極接地；一個(gè)p溝道晶體管Tr43，它的源極接到所加的外電源供電電壓Vcc，而漏極則接到輸出端；以及n溝道晶體管Tr44，它的漏極接至輸出端，而源極接地。將邏輯電路41的輸出送往p溝道晶體管Tr43的柵極。將邏輯電路42的輸出送往n溝道晶體管Tr44的柵極。
邏輯電路41由一個(gè)倒換器412和一個(gè)“非與”門(mén)411組成，其中倒換器412倒換比較器14(圖1)的輸出a，而“非與”門(mén)411則接收輸入信號(hào)IN1和倒換器412的輸出兩種輸入并向p溝道晶體管Tr43的柵極提供輸出。邏輯電路42由一個(gè)倒換器423、一個(gè)“非與”門(mén)422和一個(gè)倒換器421組成，其中倒換器423用于倒換比較器14的輸出a，“非與”門(mén)422用于接收來(lái)自倒換器423的輸出和輸入信號(hào)IN2兩種輸入，而倒換器421則用于倒換來(lái)自“非與”門(mén)422的輸出并向n溝道晶體管Tr44的柵極提供信號(hào)。
在有上述配置的輸出電路16中，在高壓運(yùn)行中，邏輯電路41不論輸入信號(hào)IN1如何，總是向p溝道晶體管Tr43的柵極提供高電平的信號(hào)。邏輯電路42不論輸入信號(hào)IN2如何，總是向n溝道晶體管Tr44的柵極提供低電平信號(hào)。在高壓運(yùn)行中，即當(dāng)外電源供電電壓Vcc等于或高于基準(zhǔn)電壓VREF(4V)時(shí)，p溝道晶體管Tr43和n溝道晶體管Tr44經(jīng)常關(guān)斷。因而，輸出電路16是作為n溝道晶體管Tr41和n溝道晶體管Tr42所組成的N-N配置的輸出電路運(yùn)作的。
在另一方面，在低壓運(yùn)行中，即當(dāng)外電源供電電壓Vcc低于基準(zhǔn)電壓VREF(4V)時(shí)，邏輯電路41輸出輸入信號(hào)IN1的倒換信號(hào)，而邏輯電路42則輸出輸入信號(hào)IN2。柵極接入輸入信號(hào)IN1的倒轉(zhuǎn)信號(hào)的p溝道晶體管Tr43按照輸入信號(hào)IN1與n溝道晶體管Tr41同步開(kāi)/關(guān)。柵極接入輸入信號(hào)IN2的n溝道晶體管Tr44按照輸入信號(hào)IN2與n溝道晶體管Tr42同步開(kāi)/關(guān)。
其結(jié)果是，在低壓運(yùn)行中輸出電路16的輸出晶體管的尺寸增大了n溝道晶體管Tr44的尺寸，以致能夠提高選取速度。
通過(guò)自動(dòng)改變高壓和低壓運(yùn)行中輸出晶體管的尺寸就能同時(shí)解決高壓運(yùn)行中的噪音問(wèn)題和低壓運(yùn)行中的運(yùn)行速度問(wèn)題。
此外，在低壓運(yùn)行中，p溝道晶體管Tr43與高壓一側(cè)的輸出晶體管并列連接。當(dāng)一高電平的信號(hào)輸出時(shí)，即當(dāng)與外電源供電電壓Vcc連接的n溝道晶體管Tr44通路時(shí)，產(chǎn)生在漏極和源極之間的電位差VT的影響就能消除。因而，即使在低的外電源電電壓Vcc下運(yùn)行，也能很容易滿足與電壓VOH有關(guān)的規(guī)格值表現(xiàn)出輸出信號(hào)OUT處于高電平，以致能夠避免運(yùn)行差錯(cuò)。
為在低壓運(yùn)行中獲取充分高的選取速度，最好根據(jù)低壓運(yùn)行的條件將p溝道晶體管Tr43的尺寸作得充分大。
按照本發(fā)明，根據(jù)外電源供電電壓Vcc，通過(guò)將輸入和輸出電路自動(dòng)轉(zhuǎn)換成合適的尺寸比或尺寸，適用于不同外接電源供電電壓Vcc的寬廣范圍的半導(dǎo)體器件就能以高速度在寬廣范圍的外接電源供電電原Vcc下穩(wěn)定地運(yùn)行。
由于確保了與輸入信號(hào)的電壓電平VIH和VIL有關(guān)的規(guī)格值的余量，即使在由于電感元件影響使電壓電平VIH和VIL變得不穩(wěn)時(shí)也能避免電路的運(yùn)行差誤，從而使廣泛范圍適用的半導(dǎo)體器件能夠穩(wěn)定地運(yùn)行。
當(dāng)沒(méi)有信號(hào)向輸入電路輸入并且輸入端設(shè)于中間電位時(shí)，避免了有大電流流入CMOS倒換器，而且使輸出端接地，能使輸入電路穩(wěn)定運(yùn)行。
在低壓運(yùn)行中增大輸出晶體管的尺寸以實(shí)現(xiàn)高速選取。在高壓運(yùn)行中則縮小尺寸，將噪音的影響減少到最小。因而，在廣泛范圍的半導(dǎo)體器件的輸出電路中，能在抑制高壓運(yùn)行中的噪音的同時(shí)提高低壓運(yùn)行中的選取速度。
由于在N-N配置的輸出電路中消除了n溝道晶體管的漏極和源極之間電位差VT的影響，就能為與電壓VOH有關(guān)的規(guī)格值表現(xiàn)出輸出信號(hào)OUT處于高電平確保余量。采用這種配置，可以避免低壓運(yùn)行中的任何差錯(cuò)動(dòng)作，使運(yùn)行穩(wěn)定。
當(dāng)外接電源供電電壓Vcc低時(shí)，啟動(dòng)自益放大電路的啟動(dòng)信號(hào)輸入到組成輸入和輸出電路的邏輯電路中。由于這一原因，可以省略去供輸入和輸出電路專(zhuān)用的電壓比較裝置。
權(quán)利要求
1.一種半導(dǎo)體器件的輸入電路，其特征在于，它包括一個(gè)具有串接在一外電源和地之間的第一和第二晶體管(Tr11，Tr12)并按輸入信號(hào)互補(bǔ)地動(dòng)作的CMOS倒換器，所述第一和第二晶體管有一連接點(diǎn)與一輸出端相連；一個(gè)與所述第二晶體管并接并轉(zhuǎn)換開(kāi)/關(guān)的第一開(kāi)關(guān)器件(Tr13)；電壓比較裝置(14)，將一外電源的電壓與一預(yù)定的基準(zhǔn)電壓作比較并輸出一基準(zhǔn)信號(hào)表示出比較結(jié)果；以及邏輯運(yùn)算裝置(12)，在由所述比較裝置輸出的基準(zhǔn)信號(hào)與向所述CMOS倒換器的一輸入端提供的輸入信號(hào)之間進(jìn)行邏輯運(yùn)算，并根據(jù)邏輯運(yùn)算的結(jié)果對(duì)所述第一開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)控制；其中當(dāng)由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)表示出所述外電源的電壓低于預(yù)定的基準(zhǔn)電壓時(shí)，所述邏輯運(yùn)算裝置就關(guān)斷所述第一開(kāi)關(guān)器件，而當(dāng)由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)表示出所述外電源的電壓高于預(yù)定的基準(zhǔn)電壓時(shí)，就按向所述CMOS倒換器輸入的輸入信號(hào)電平對(duì)所述第一開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)轉(zhuǎn)換。
2.按照權(quán)利要求1所述的電路，其特征在于，所述第一晶體管包含一個(gè)p溝道晶體管，所述p溝道晶體管的源極與所述外電源連接，漏極與所述輸出端連接，而柵極則與所述輸入端連接，以及所術(shù)第二晶體管包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述輸出端連接，源極接地，而柵極則與所述輸入端連接。
3.按照權(quán)利要求2所述的電路，其特征在于，所述第一開(kāi)關(guān)器件包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述輸出端連接，源極接地，而柵極則連接由所述邏輯運(yùn)算裝置提供的控制信號(hào)。
4.按照權(quán)利要求2所述的電路，其特征在于，它還包括一個(gè)連接在所述外電源和所述第一晶體管之間并按表示是/否有輸入信號(hào)向所述CMOS倒換器輸入的一外部控制信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第二開(kāi)關(guān)器件(Tr10)，以及一個(gè)與所述第二晶體管并接并按外部控制信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第三開(kāi)關(guān)器件(Tr14)，其中所述的第二開(kāi)關(guān)器件在有輸入信號(hào)向所述CMOS倒換器輸入時(shí)就被接通而在無(wú)輸入信號(hào)時(shí)則被關(guān)斷，以及所述的第三開(kāi)關(guān)器件在有輸入信號(hào)向所述CMOS倒換器輸入時(shí)就被關(guān)斷而在無(wú)輸入信號(hào)時(shí)則被接通。
5.按照權(quán)利要求4所述的電路，其特征在于，所述第二開(kāi)關(guān)器件包含一個(gè)p溝道晶體管，所述p溝道晶體管的源極與所述外電源連接，漏極與所述第一晶體管的所述源極連接，而柵極則接入所提供的外部控制信號(hào)，以及所述第三開(kāi)關(guān)件包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述輸出端連接，源極接地，而柵極則接入所提供的外部控制信號(hào)。
6.一種半導(dǎo)體器件的輸出電路，其特征在于，它包括一個(gè)按照第一和第二輸入信號(hào)的組合輸出一個(gè)輸出信號(hào)的晶體管電路(30)，所述晶體管電路有連接在外部電源與地之間并按第一和第二輸入信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第一和第二晶體管(Tr31，Tr32；Tr41，Tr42)并且所述第一和第二晶體管有一連接點(diǎn)與一輸出端相連；用于將外部電源的電壓與一預(yù)定的基準(zhǔn)電壓進(jìn)行比較并輸出一基準(zhǔn)信號(hào)表示比較結(jié)果的電壓比較裝置(14)；用于在第一輸入信號(hào)與由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)之間進(jìn)行邏輯運(yùn)算并輸出第一控制信號(hào)的第一邏輯運(yùn)算裝置(31)；用于在第二輸入信號(hào)與由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)之間進(jìn)行邏輯運(yùn)算并輸出第二控制信號(hào)的第二邏輯運(yùn)算裝置(32)；一個(gè)與所述第一晶體管并接并按由所述第一邏輯運(yùn)算裝置輸出的第一控制信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第一開(kāi)關(guān)器件(Tr33)；以及一個(gè)與所述第二晶體管并接并按由所述第二邏輯運(yùn)算裝置輸出的第二控制信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第二開(kāi)關(guān)器件(Tr34)；其中當(dāng)由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)表示出所述外部電壓高于預(yù)定的基準(zhǔn)電壓時(shí)，所述第一邏輯運(yùn)算裝置關(guān)斷所述第一開(kāi)關(guān)器件，而當(dāng)基準(zhǔn)信號(hào)表示出所述外部電源的電壓低于預(yù)定的基準(zhǔn)電壓時(shí)，則按第一輸入信號(hào)與所述第一晶體管同步地對(duì)所述第一開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)轉(zhuǎn)換，以及當(dāng)由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)表示出所述外部電源的電壓高于預(yù)定的基準(zhǔn)電壓時(shí)，所述第二邏輯運(yùn)算裝置關(guān)斷所述第二開(kāi)關(guān)器件，而當(dāng)基準(zhǔn)信號(hào)表示出所述外部電源的電壓低于預(yù)定的基準(zhǔn)電壓時(shí)，則按第二輸入信號(hào)與所述第二晶體管同步地對(duì)所述第二開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)轉(zhuǎn)換。
7.按照權(quán)利要求6所述的電路，其特征在于，所述第一開(kāi)關(guān)器件包含一個(gè)p溝道晶體管，所述p溝道晶體管的源極與所述外部電源連接，漏極與所述輸出端連接，而柵極則接入由所述第一邏輯運(yùn)算裝置提供的控制信號(hào)，以及所述第二開(kāi)關(guān)器件包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述輸出端連接，源極接地，而柵極則接入由所述第二邏輯運(yùn)算裝置提供的控制信號(hào)。
8.按照權(quán)利要求7所述的電路，其特征在于，所述第一晶體管包含一個(gè)p溝道晶體管，所述p溝道晶體管的源極與所述外部電源連接，漏極與所述輸出端連接，而柵極則接入所提供的第一輸入信號(hào)，以及所述第二晶體管包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述輸出端連接，源極接地，而柵極則接入所提供的第二輸入信號(hào)。
9.按照權(quán)利要求7所述的電路，其特征在于，所述第一晶體管包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述外部電源連接，源極與所述輸出端連接，而柵極則接入所提供的第一輸入信號(hào)，以及所述第二晶體管包含一個(gè)n溝道晶體管，所述n溝道晶體管的漏極與所述輸出端連接，源極接地，而柵極則接入所提供的第二輸入信號(hào)。
10.一種半導(dǎo)體器件，其特征在于，它包括用于將經(jīng)字線輸出到存儲(chǔ)單元的信號(hào)的電壓電平抬高的自益放大裝置(15)；一個(gè)具有連接在外部電源和地之間的第一和第二晶體管(Tr11，Tr12)并按一輸入信號(hào)互補(bǔ)地運(yùn)作的CMOS倒換器，所述第一和第二晶體管有一連接點(diǎn)與一輸出端相連；一個(gè)與所述第二晶體管并接并進(jìn)行開(kāi)/關(guān)轉(zhuǎn)換的第一開(kāi)關(guān)器件(Tr13)；用于將外部電源的電壓與一預(yù)定的基準(zhǔn)電壓作比較并輸出一基準(zhǔn)信號(hào)表示出比較結(jié)果的電壓比較裝置(14)，當(dāng)外部電源的電壓低于基準(zhǔn)電壓時(shí)，所述電壓比較裝置向所述自益放大裝置輸出作為啟動(dòng)信號(hào)的基準(zhǔn)信號(hào)；以及用于在由所述比較裝置輸出的基準(zhǔn)信號(hào)與向所述CMOS倒換器的一輸入端提供的輸入信號(hào)之間進(jìn)行邏輯運(yùn)算并根據(jù)邏輯運(yùn)算的結(jié)果對(duì)所述第一開(kāi)關(guān)器件進(jìn)行開(kāi)/關(guān)控制的邏輯運(yùn)算裝置(12)。
11.一種半導(dǎo)體器件，其特征在于，它包括用于將經(jīng)字線輸出到存儲(chǔ)單元的信號(hào)的電壓電平抬高的自益放大裝置(15)；一個(gè)按照第一和第二輸入信號(hào)的組合輸出一輸出信號(hào)的晶體管電路(30)，所述晶體管電路有連接在外部電源和地之間并按第一和第二輸入信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第一和第二晶體管(Tr31，Tr32)，并且所述第一和第二晶體管有一連接點(diǎn)與一輸出端相連；用于將外部電源的電壓與一預(yù)定的基準(zhǔn)電壓作比較并輸出一基準(zhǔn)信號(hào)表示出比較結(jié)果的電壓比較裝置(14)，當(dāng)外部電源的電壓低于基準(zhǔn)電壓時(shí)，所述電壓比較裝置向所述自益放大裝置輸出作為啟動(dòng)信號(hào)的基準(zhǔn)信號(hào)；用于在第一輸入信號(hào)與由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)之間進(jìn)行邏輯運(yùn)算并輸出第一控制信號(hào)的第一邏輯運(yùn)算裝置(31)；用于在第二輸入信號(hào)與由所述電壓比較裝置輸出的基準(zhǔn)信號(hào)之間進(jìn)行邏輯運(yùn)算并輸出第二控制信號(hào)的第二邏輯運(yùn)算裝置(32)；與所述第一晶體管并接并按由所述第一邏輯運(yùn)算裝置輸出的第一控制信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第一開(kāi)關(guān)器件(Tr33)；以及與所述第二晶體管并接并按由所述第二邏輯運(yùn)算裝置輸出的第二控制信號(hào)轉(zhuǎn)換開(kāi)/關(guān)的第二開(kāi)關(guān)器件(Tr34)
全文摘要
在一半導(dǎo)體器件輸入電路中,有串接在外電源和地之間的第一和第二晶體管并按一輸入信號(hào)互補(bǔ)運(yùn)作的CMOS倒換器。第一和第二晶體管有連接輸出端的接點(diǎn)。第一開(kāi)關(guān)器件與第二晶體管并接并轉(zhuǎn)換開(kāi)/關(guān)。比較器對(duì)外電源電壓與基準(zhǔn)電壓作比較輸出基準(zhǔn)信號(hào)。邏輯電路在基準(zhǔn)信號(hào)與CMOS倒換器的輸入信號(hào)間作邏輯運(yùn)算以控制第一開(kāi)關(guān)器件。當(dāng)外電源低于基準(zhǔn)電壓時(shí)邏輯電路切斷第一開(kāi)關(guān)器件,否則就按CMOS倒換器的輸入電平予以轉(zhuǎn)換開(kāi)關(guān)。
文檔編號(hào)H03K19/00GK1194502SQ98100779
公開(kāi)日1998年9月30日 申請(qǐng)日期1998年3月23日 優(yōu)先權(quán)日1997年3月21日
發(fā)明者猿渡靖博 申請(qǐng)人:日本電氣株式會(huì)社