電流，開關(guān)會花費更長時間才發(fā)生。而且，如上所述，如果晶體管Q7具有 更低的ft，則開關(guān)會花費更長時間。結(jié)果，轉(zhuǎn)換會在更晚的時間發(fā)生。而且，因為信號電平 較低，所W任何后續(xù)階段將具有較低的驅(qū)動電平，從而潛在地引入進一步延遲。但是，雖然 可能引入此類延遲，但是因為它與生效的不理會信號X關(guān)聯(lián)，因此影響可被忽略（如果并非 不存在）。
[0036]在一個實施例中，電阻器R4禪合于第走晶體管Q7和第一節(jié)點N1之間。電阻器R4 可選擇成提供節(jié)點N1與晶體管Q7的加載的一定量的隔離。例如，電阻器R1和R2可W是 50歐姆的電阻器，其形成電路60的源阻抗的一部分。電阻器R4可選擇成大于50歐姆。因 此，可W降低晶體管Q7的任何寄生效應(yīng)。
[0037]在一個實施例中，可W將可變電容禪合于節(jié)點N1和N3之間。因此，能將可變延遲 引入節(jié)點N1與N3的開關(guān)時間中。在此實施例中，可變電容可W由禪合到節(jié)點N1和N3的 二極管D1和D2來形成?？蒞對二極管D1和D2的公共節(jié)點施加偏移控制電壓，W使得二 極管D1和D2能作為變?nèi)荻O管來操作。
[003引因此，在一個實施例中，可W在電路60中啟用多種功能。首先，可W執(zhí)行輸入數(shù)據(jù)D與期望數(shù)據(jù)P的比較。其次，可W使用不理會信號X繞過或忽略該比較。第S，能控制節(jié) 點N1處的輸出的偏移。注意，在此實施例中，在輸入數(shù)據(jù)D與節(jié)點N1處的輸出之間只有一 個開關(guān)晶體管對。因此，電路60的延遲基本上將等于單個口延遲。目P，W單個口延遲在單 個電路60中實現(xiàn)了上述功能。
[0039] 隨著電路變得越來越集成化，更多的功能性被添加到單個集成電路中。但是，將電 路60添加到集成電路將引起整體重新設(shè)計的額外時間和成本。在一個實施例中，電路60 可W利用分立晶體管、電阻器和諸如此類來實現(xiàn)。因此，無需集成電路的重新設(shè)計。而且， 如上所述，可W實現(xiàn)附加的功能性。
[0040] 圖3是圖2的多功能字識別器元件的偏置電路的示例的示意圖。偏置電路包括第 ^；：晶體管Q7, ^及電阻器R5和R6。電阻器R5和R6禪合于電源Vee和第二電源70之間。 因此，電阻器R5和R6形成電壓源VI的輸出。晶體管Q7響應(yīng)電阻器R5與R6之間的電壓。
[0041] 電阻器R5和R6根據(jù)一個實施例進一步強化字識別器元件的潛在簡單性。例如， 電源VI可W利用兩個分立電阻器R5和R6來實現(xiàn)。如上所述，電壓源VI的電壓可w是基 本上固定的電壓。因此，無需允許電壓根據(jù)某一控制信號或其他輸入來改變的附加電路。
[0042] 雖然對電源給出了特定的指定，例如Vcc、Vee或諸如此類，但是可W將電源配置 成適于電路的晶體管、邏輯電平或諸如此類。
[0043] 圖4是根據(jù)一個實施例的具有可變延遲的多功能字識別器元件的示意圖。為了簡 明，圖1的字識別器的一些其他元件已被省略。在此實施例中，由晶體管Q8和Q9形成的串 聯(lián)晶體管級（cascodetransistorstage) 82禪合于電阻器R1和R2形成的負載與節(jié)點N1 和N2處的第一差分對和第二差分對之間?？蒞對晶體管Q8和Q9施加偏移控制電壓。因 此，晶體管Q8和Q9可W將可變電容引入電阻器R1和R2的負載，并允許控制延遲和/或偏 移，如上所述。在此實施例中，節(jié)點N6是串聯(lián)晶體管級82與電阻器R1和R2的負載之間的 輸出節(jié)點。偏置電路禪合到節(jié)點N6,W使它能夠根據(jù)不理會信號X來拉節(jié)點N6,如上所述。
[0044] 圖5是根據(jù)一個實施例的具有多功能字識別器的測試和測量儀器的框圖。測試和 測量儀器90包括獲取電路92、控制電路94、字識別器元件96、邏輯電路98和觸發(fā)電路100。
[0045] 獲取電路92配置成獲取多個數(shù)據(jù)信號D。在此實施例中，有N個數(shù)據(jù)信號。獲取 電路92可W包括任何多種不同的探頭、緩沖器、比較器或諸如此類，其生成適于字識別器 的數(shù)據(jù)信號D。每個字識別器元件96配置成將數(shù)據(jù)信號D的對應(yīng)一個與期望數(shù)據(jù)位進行比 較并且具有小于或等于約一個口延遲的延遲。每個期望數(shù)據(jù)位和對應(yīng)不理會信號可W由控 制信號W和V來表示，如上所述。
[0046] 控制電路94配置成生成用于字識別器96的控制信號W和V。此處，控制信號W和 控制信號V各自有N個。在一個實施例中，控制電路94可W將期望數(shù)據(jù)位與不理會信號組 合W創(chuàng)建如上所述的控制信號W和V。每個字識別器元件96響應(yīng)控制信號W中的對應(yīng)一個 和控制信號V中的對應(yīng)一個。
[0047] 邏輯電路98配置成將字識別器輸出102組合W生成識別的字信號104。在一個實 施例中，邏輯電路98可W是多輸入邏輯n，例如，或非n、與口或諸如此類，W將字識別器 輸出102組合在一起。
[0048] 雖然上文描述了用于生成控制信號W和V的邏輯的示例，但是可W將此邏輯反轉(zhuǎn)、 可W將字識別器元件96的輸出反轉(zhuǎn)或諸如此類。因此，邏輯電路98可W適合地配置成組 合從字識別器元件96輸出的特定邏輯電平。
[0049] 觸發(fā)電路100響應(yīng)邏輯電路98。例如，觸發(fā)電路100可W使用識別的字信號104 來觸發(fā)獲取。觸發(fā)電路100可W是能作為測試和測量儀器90的觸發(fā)系統(tǒng)的部分的任何多 種不同電路。
[0化0] 控制電路94還可W配置成生成多個偏移控制電壓S。每個字識別器元件96可W 具有用于偏移控制電壓S之一的對應(yīng)輸入。如上所述，字識別器元件94的延遲能響應(yīng)對應(yīng) 的偏移控制電壓S。
[0化1] 雖然上文該些實施例是作為沒有顯式不理會信號X來描述的，但是可W施加不理 會信號X，例如將其施加到圖1的偏置電路20。在一個實施例中，偏置電路20可W配置成 使得來自電流源22的電流響應(yīng)不理會信號X從第=差分對18轉(zhuǎn)移到偏置電路20。例如， 不理會信號X可W具有高于控制信號W和V中任何一個的高電平的生效電平。因此，無論 它們的狀態(tài)，不理會輸出將從字識別器元件輸出。
[0化引而且，在該種配置中，控制信號W和V可W是期望數(shù)據(jù)P和相反的期望數(shù)據(jù)/P。即， 即使使用附加的不理會控制信號X，仍只需一個附加的控制信號，因為控制信號W和V將成 為彼此的相反信號。
[0053] 雖然描述了一些特定實施例，但是將認(rèn)識到本發(fā)明的原理不限于那些實施例。在 不背離所附權(quán)利要求中陳述的本發(fā)明原理的前提下可W進行變化和修改。
【主權(quán)項】
1. 一種電路，包括： 負載； 第一差分對，耦合到所述負載并響應(yīng)輸入數(shù)據(jù)； 第二差分對，耦合到所述負載并響應(yīng)所述輸入數(shù)據(jù)； 第三差分對，耦合到所述第一差分對和所述第二差分對并響應(yīng)第一控制信號和第二控 制信號； 偏置電路，配置成將耦合到所述第一差分對和所述第二差分對的節(jié)點拉到預(yù)定狀態(tài)； 以及 電流源，耦合到所述第三差分對和所述偏置電路。2. 如權(quán)利要求1所述的電路，其中所述電流源包括耦合于電源節(jié)點與耦合到所述第三 差分對和所述偏置電路的節(jié)點之間的電阻器。3. 如權(quán)利要求1所述的電路，其中所述偏置電路包括： 電壓源；以及 晶體管，耦合于所述電流源和耦合到所述第一差分對和所述第二差分對的節(jié)點之間； 其中所述晶體管響應(yīng)所述電壓源的電壓。4. 如權(quán)利要求3所述的電路，其中所述偏置電路還包括耦合到電源和所述晶體管的電 阻器網(wǎng)絡(luò)。5. 如權(quán)利要求3所述的電路，其中所述電壓源配置成生成電平基本介于所述第一控制 信號的第一邏輯電平與所述第一控制信號的第二邏輯電平之間的電壓。6. 如權(quán)利要求1所述的電路，還包括耦合到所述負載的可變電容器。7. 如權(quán)利要求6所述的電路，其中： 所述負載包括第一節(jié)點和第二節(jié)點； 所述可變電容器耦合于所述第一節(jié)點和所述第二節(jié)點之間；以及 所述第一差分對和所述第二差分對交叉耦合到所述第一節(jié)點和第二節(jié)點。8. 如權(quán)利要求1所述的電路，還包括： 串聯(lián)晶體管級，耦合于所述負載與所述第一差分對和所述第二差分對之間；以及 可變電容，耦合于所述負載與所述串聯(lián)晶體管級。9. 如權(quán)利要求1所述的電路，其中所述第一差分對和所述第二差分對均響應(yīng)所述輸入 數(shù)據(jù)的數(shù)據(jù)信號和互補數(shù)據(jù)信號。10. 如權(quán)利要求1所述的電路，還包括控制電路，配置成響應(yīng)不理會信號和期望數(shù)據(jù)信 號來生成所述第一控制信號和所述第二控制信號。11. 如權(quán)利要求10所述的電路，其中所述控制電路配置成通過對所述不理會信號的相 反信號和所述期望數(shù)據(jù)信號執(zhí)行邏輯與操作來生成所述第一控制信號。12. 如權(quán)利要求11所述的電路，其中所述控制電路配置成通過對所述不理會信號的相 反信號和所述期望數(shù)據(jù)信號的相反信號執(zhí)行邏輯與操作來生成所述第二控制信號。13. -種電路，包括： 第一晶體管，耦合于第一節(jié)點與第二節(jié)點之間并響應(yīng)數(shù)據(jù)信號； 第二晶體管，耦合于第三節(jié)點與所述第二節(jié)點之間并響應(yīng)相反的數(shù)據(jù)信號； 第三晶體管，耦合于所述第三節(jié)點與第四節(jié)點之間并響應(yīng)所述數(shù)據(jù)信號； 第四晶體管，耦合于所述第一節(jié)點與所述第四節(jié)點之間并響應(yīng)所述相反的數(shù)據(jù)信號； 第五晶體管，耦合于所述第二節(jié)點與第五節(jié)點之間并響應(yīng)第一控制信號； 第六晶體管，耦合于所述第四節(jié)點與所述第五節(jié)點之間并響應(yīng)第二控制信號；以及 第七晶體管，耦合于所述第一節(jié)點、所述第五節(jié)點和電壓源之間。14. 如權(quán)利要求13所述的電路，其中所述第五、第六和第七晶體管的轉(zhuǎn)換頻率小于所 述第一至第四晶體管的轉(zhuǎn)換頻率的一半。15. 如權(quán)利要求13所述的電路，還包括耦合于所述第七晶體管與所述第一節(jié)點之間的 電阻器。16. 如權(quán)利要求13所述的電路，還包括耦合于所述第五節(jié)點與電源端之間的電阻器。17. 如權(quán)利要求13所述的電路，還包括耦合于所述第一節(jié)點和所述第三節(jié)點之間的可 變電容器。
【專利摘要】本發(fā)明名稱為“多功能字識別器元件”。一種電路包括：負載；耦合到負載并響應(yīng)輸入數(shù)據(jù)的第一差分對；耦合到負載并響應(yīng)輸入數(shù)據(jù)的第二差分對；耦合到第一差分對和第二差分對并響應(yīng)第一控制信號和第二控制信號的第三差分對；配置成將耦合到第一差分對和第二差分對的節(jié)點拉到預(yù)定狀態(tài)的偏置電路；以及耦合到第三差分對和偏置電路的電流源。
【IPC分類】H03K5/24, G01R13/02, G01R31/3177
【公開號】CN104901658
【申請?zhí)枴緾N201510258221
【發(fā)明人】J.F.斯圖普斯, D.G.克尼林
【申請人】特克特朗尼克公司
【公開日】2015年9月9日
【申請日】2010年1月15日
【公告號】CN101841318A, CN101841318B, EP2211191A2, EP2211191A3, US8531209, US9172362, US20100182048, US20130278291