[0023]優(yōu)選地，所述主電路為帶隙基準(zhǔn)電壓源電路，其與所述上拉/下拉電路模塊相連接的節(jié)點(diǎn)為兩個(gè)，一個(gè)節(jié)點(diǎn)為需拉高節(jié)點(diǎn)，另一個(gè)節(jié)點(diǎn)為需拉低節(jié)點(diǎn)。
[0024]優(yōu)選地，所述上拉/下拉電路模塊包括:兩個(gè)NMOS開關(guān)管;所述兩個(gè)NMOS開關(guān)管共柵極，且所述柵極同所述上拉/下拉電路模塊的輸入端相連;其中，一個(gè)匪OS開關(guān)管的源極同接地端VSS相連，其漏極與所述需拉低節(jié)點(diǎn)相連接，另一個(gè)NMOS開關(guān)管的漏極同電源模塊的VDD端相連，其源極與所述需拉高節(jié)點(diǎn)相連接。
[0025]優(yōu)選地，所述帶隙基準(zhǔn)電壓源電路在正常工作狀態(tài)下，所述需拉高節(jié)點(diǎn)電壓應(yīng)為一個(gè)二極管的導(dǎo)通電壓，所述需拉低節(jié)點(diǎn)的電壓比所述電源模塊的VDD低一個(gè)PMOS開關(guān)管的閾值電壓。
[0026]優(yōu)選地，所述開關(guān)電路模塊為受所述PWD信號(hào)控制的開關(guān)管。
[0027]優(yōu)選地，所述上電復(fù)位電路模塊與其所在的系統(tǒng)中的其它上電復(fù)位電路模塊共用。
[0028]從上述技術(shù)方案可以看出，本發(fā)明提供的采用脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的啟動(dòng)電路的技術(shù)方案，區(qū)別于現(xiàn)有技術(shù)方案所帶來(lái)的有益效果如下:
[0029]①、使用了上電復(fù)位電路模塊(P0R電路)，其采用了脈沖電平觸發(fā)電路啟動(dòng)；
[0030 ]②、在上電復(fù)位電路模塊的輸入端VDD_P0R與電源單元模塊輸入端電壓VDD間加入了一個(gè)有主電路enable信號(hào)(即使能PWD信號(hào))控制的開關(guān)，以實(shí)現(xiàn)啟動(dòng)電路在主電路使能(enable)與非使能(disable)狀態(tài)間切換時(shí)，仍能工作在正常狀態(tài)；
[0031]③、由于上電復(fù)位電路模塊的POR電路不消耗靜態(tài)功耗，以及只消耗很小的動(dòng)態(tài)功耗，本發(fā)明的啟動(dòng)電路實(shí)現(xiàn)了低功耗；
[0032]④、由于脈沖電平觸發(fā)電路啟動(dòng)的POR信號(hào)在電路正常工作時(shí)，電壓接近電源單元模塊接地端電壓VSS，所以，其不會(huì)通過(guò)上拉/下拉電路模塊(Pull up/PulI down模塊)對(duì)主電路帶來(lái)不利影響。
【附圖說(shuō)明】
[0033]圖1左側(cè)框中所示的電路為一種傳統(tǒng)的啟動(dòng)電路結(jié)構(gòu)示意圖，右側(cè)框中所示為帶隙基準(zhǔn)電壓源電路
[0034]圖2為本發(fā)明采用脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的啟動(dòng)電路的結(jié)構(gòu)方框示意圖
[0035]圖3為本發(fā)明采用脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的啟動(dòng)電路各節(jié)點(diǎn)的波形變化示意圖
[0036]圖4為本發(fā)明采用脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的啟動(dòng)電路一較佳實(shí)施例的結(jié)構(gòu)示意圖
【具體實(shí)施方式】
[0037]下面結(jié)合附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說(shuō)明。
[0038]請(qǐng)參閱圖2，圖2所示為本發(fā)明提出的脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的方式實(shí)現(xiàn)啟動(dòng)電路架構(gòu)及其應(yīng)用架構(gòu)示意圖。如圖所示，左側(cè)虛框中所示的電路即為本發(fā)明一種啟動(dòng)電路，右側(cè)所示需要啟動(dòng)的主電路可以為一些采用自偏置技術(shù)的電路，也可以為帶隙基準(zhǔn)電壓源電路，帶隙基準(zhǔn)電壓源電路為一種典型的需要啟動(dòng)的主電路。
[0039]在本發(fā)明的實(shí)施例中，電源模塊具有接入端VDD和接地端VSS;用于給需要啟動(dòng)的主電路和啟動(dòng)電路供電。需要啟動(dòng)的主電路包括兩個(gè)控制?目號(hào)接收纟而和個(gè)起始電源上電或使能PWD信號(hào)的輸出端;其中，該起始電源上電信號(hào)為電源模塊的供電導(dǎo)通信號(hào)。
[0040]如圖2所示，該啟動(dòng)電路模塊主要包括三個(gè)部分:上電復(fù)位電路模塊(PowerOnReset，簡(jiǎn)稱POR電路)、上拉/下拉電路模塊(Pull up/Pul I down電路)，以及用于根據(jù)所述主電路的起始電源上電和/或使能PWD信號(hào)，控制上電復(fù)位電路模塊和上拉/下拉電路模塊電源上電的開關(guān)電路。
[0041 ]上電復(fù)位電路模塊，用于產(chǎn)生上電復(fù)位電平信號(hào)，由所述電源模塊供電；許多集成電路(IC)都包含上電復(fù)位(POR)電路，其作用是在器件施加上電源的過(guò)程中，保證其內(nèi)部的模擬和數(shù)字模塊初始化至已知狀態(tài)?；綪OR電路會(huì)產(chǎn)生一個(gè)內(nèi)部復(fù)位脈沖以避免“門競(jìng)爭(zhēng)”現(xiàn)象;并且，在上電過(guò)程中，復(fù)位信號(hào)可以使器件內(nèi)部保持靜態(tài)。
[0042]上拉/下拉電路模塊，連接在所述電源模塊接入端VDD和接地端VSS之間；其輸入端與所述上電復(fù)位電路輸出端相連，接收所述上電復(fù)位電路輸出的上電復(fù)位電平信號(hào)。
[0043]開關(guān)電路模塊的一端與電源模塊的VDD端相連，另一端與上電復(fù)位電路模塊的輸入端相連，其受控端與主電路的使能PWD信號(hào)相連；用于根據(jù)主電路的起始電源上電和/或使能PWD信號(hào)，控制上電復(fù)位電路模塊電源的上電。
[0044]下面參閱圖2和4并結(jié)合圖3所示詳細(xì)說(shuō)明本發(fā)明啟動(dòng)電路的工作過(guò)程。
[0045]請(qǐng)參閱圖4，圖4為本發(fā)明采用脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的啟動(dòng)電路一較佳實(shí)施例的結(jié)構(gòu)示意圖。如圖所示，本發(fā)明實(shí)施例中的上電復(fù)位電路模塊包括四個(gè)共柵極的串接MOS開關(guān)管Ml，M2，M4，M5、兩個(gè)共柵極的MOS開關(guān)管，即PMOS開關(guān)管M3和NMOS開關(guān)管M6以及串接在上電復(fù)位電路模塊輸入節(jié)點(diǎn)VDD_P0R與接地端VSS端之間的一個(gè)電阻和一個(gè)電容。其中，四個(gè)共柵極的串接MOS開關(guān)管Ml，M2，M4，M5中的兩個(gè)串接的PMOS開關(guān)管Ml，M2中的一個(gè)PMOS開關(guān)管Ml的源極連接在上電復(fù)位電路模塊的輸入節(jié)點(diǎn)，兩個(gè)串接的PMOS開關(guān)管中的另一個(gè)PMOS開關(guān)管M2的漏極連接在上電復(fù)位電路模塊的輸出節(jié)點(diǎn)POR;該四個(gè)共柵極的串接MOS開關(guān)管中的兩個(gè)串接的NMOS開關(guān)管中的一個(gè)NMOS開關(guān)管M5的源極與電源模塊接地端VSS連接，兩個(gè)串接的NMOS開關(guān)管的另一個(gè)匪OS開關(guān)管M4的源極連接在上電復(fù)位電路模塊的輸出節(jié)點(diǎn)POR;四個(gè)共柵極的MOS開關(guān)管Ml，M2，M4，M5的柵極與電阻和電容的串接節(jié)點(diǎn)P相連。
[0046]兩個(gè)共柵極MOS開關(guān)管中的PMOS開關(guān)管M3的源級(jí)與四個(gè)共柵極中兩個(gè)串接的PMOS開關(guān)管Ml，M2的串接點(diǎn)連接，其漏極與接地端VSS端連接，兩個(gè)共柵極MOS開關(guān)管中的NMOS開關(guān)管M6的源級(jí)與四個(gè)共柵極中兩個(gè)串接的匪OS開關(guān)管M4，M5的串接點(diǎn)連接，其漏極與電源模塊接入端VDD連接;兩個(gè)共柵極MOS開關(guān)管M3，M6的柵極與電復(fù)位電路模塊的輸出節(jié)點(diǎn)連接。
[0047]在本發(fā)明的實(shí)施例中，上拉/下拉電路模塊包括兩個(gè)共柵極的NMOS開關(guān)管M8，M9;且該柵極同上拉/下拉電路模塊的輸入端相連；其中，一個(gè)匪OS開關(guān)管M8的源極同接地端VSS相連，一個(gè)NMOS開關(guān)管M9的漏極同電源模塊的接入端VDD相連。
[0048]在本發(fā)明的實(shí)施例中，為方便說(shuō)明起見，圖2所示的需啟動(dòng)主電路(帶隙基準(zhǔn)電壓源電路)與圖1中的相同，圖4中右側(cè)虛框中為一個(gè)典型的帶隙基準(zhǔn)電壓源電路(bandgap)。如圖所示，帶隙基準(zhǔn)電壓源電路由4個(gè)PMOS開關(guān)管MlO?M13、兩個(gè)電阻Rl?R2、3個(gè)PNP晶體管Ql?Q3和一個(gè)運(yùn)算放大器OPl組成。POR電路的輸出信號(hào)POR信號(hào)連接至NMOS開關(guān)管M8，M9的柵端，匪OS開關(guān)管M8管的漏端連接至bandgap電路的B節(jié)點(diǎn)，NMOS開關(guān)管M9管的源端連接至bandgap電路的A節(jié)點(diǎn)。
[0049]同樣，右側(cè)帶隙基準(zhǔn)電壓源電路在正常工作狀態(tài)下，A節(jié)點(diǎn)電壓應(yīng)約為一個(gè)二極管的導(dǎo)通電壓，節(jié)點(diǎn)B的電壓應(yīng)使MlO?M12工作在飽和區(qū)，所以B點(diǎn)電壓應(yīng)比電源電壓VDD低一個(gè)PMOS管的閾值電壓，A、B兩點(diǎn)通過(guò)電路的反饋維持在正常的工作電壓下。
[0050]請(qǐng)參閱圖3，圖3為本發(fā)明采用脈沖觸發(fā)方式實(shí)現(xiàn)主電路上電的啟動(dòng)電路各節(jié)點(diǎn)的波形變化示意圖。如圖3所示，當(dāng)使能PWD信號(hào)處于低電平狀態(tài)且起始電源上電，此時(shí)，開關(guān)電路模塊導(dǎo)通SWI，則上電復(fù)位電路模塊的輸入端跟隨VDD上電，上電復(fù)位電路模塊的輸入端產(chǎn)生一個(gè)持續(xù)走高直至平穩(wěn)的脈沖電平，該上電復(fù)位電路模塊的輸出端輸出與上電復(fù)位電路模塊的輸入端相同形狀的電平脈沖，該電平脈沖被輸入至上拉/下拉電路模塊，將主電路中與上拉/下拉電路模塊相連接的一個(gè)或多個(gè)節(jié)點(diǎn)按需要拉高或拉低，以驅(qū)使主電路進(jìn)入正常工作狀態(tài)。在本實(shí)施例中，當(dāng)圖3所示的POR信號(hào)為高電平時(shí)，匪OS開關(guān)管M8將B節(jié)點(diǎn)拉低，NMOS開關(guān)管M9將A節(jié)點(diǎn)拉高，驅(qū)使主電路進(jìn)入正常工作狀態(tài)。
[0051]當(dāng)所述主電路處于正常工作狀態(tài)，上電復(fù)位電路模塊的輸出端輸出低電平信號(hào)(P0R信號(hào))，該上拉/下拉電路模塊不起作用，即NMOS開關(guān)管M8，M9管完全截止，不會(huì)對(duì)正常工作狀態(tài)下的主電路帶來(lái)不利影響。
[0052]在請(qǐng)參閱圖3中后面一段波形顯示的波形，