Mcu超再生接收芯片的制作方法
【專利摘要】本發(fā)明涉及一種芯片，尤其是一種MCU超再生接收芯片，屬于集成芯片的【技術(shù)領(lǐng)域】。按照本發(fā)明提供的技術(shù)方案，所述MCU超再生接收芯片，包括集成有高頻運(yùn)算放大電路、檢波電路、信號處理電路以及解碼執(zhí)行芯片的接收集成芯片IC1；在所述接收集成芯片IC1內(nèi)，高頻運(yùn)算放大電路的輸出端與檢波電路的輸入端連接，檢波電路的輸出端與信號處理電路的輸入端連接，信號處理電路的輸出端與解碼執(zhí)行芯片的輸入端連接，高頻運(yùn)算放大電路的輸入端與再生振蕩電路連接。本發(fā)明結(jié)構(gòu)緊湊，降低電路之間的干擾，成本低，適應(yīng)范圍廣，安全可靠。
【專利說明】MCU超再生接收芯片
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種芯片，尤其是一種MCU超再生接收芯片，屬于集成芯片的【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]超再生接收技術(shù)，由于其接收靈敏度高，成本低而廣泛應(yīng)用與無線控制系統(tǒng)，在實際應(yīng)用中超再生電路通常是由高放+再生振蕩+檢波+解碼+執(zhí)行等電路組成，由于組成單元多，各單元之間相互影響大，使得實際應(yīng)用中有諸多不便，且產(chǎn)品的研發(fā)和生產(chǎn)成本較聞。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種MCU超再生接收芯片，其結(jié)構(gòu)緊湊，降低電路之間的干擾，成本低，適應(yīng)范圍廣，安全可靠。
[0004]按照本發(fā)明提供的技術(shù)方案，所述MCU超再生接收芯片，包括集成有高頻運(yùn)算放大電路、檢波電路、信號處理電路以及解碼執(zhí)行芯片的接收集成芯片ICI ;在所述接收集成芯片ICl內(nèi)，高頻運(yùn)算放大電路的輸出端與檢波電路的輸入端連接，檢波電路的輸出端與信號處理電路的輸入端連接，信號處理電路的輸出端與解碼執(zhí)行芯片的輸入端連接，高頻運(yùn)算放大電路的輸入端與再生振蕩電路連接。
[0005]所述再生振蕩電路包括電容Cl以及電容C2，所述電容Cl的一端與電阻Rl的一端、電感LI的一端、電容C4的一端、電阻R5的一端以及電阻R4的一端連接，電容Cl的另一端與晶體管BGl的基極端、電阻Rl的另一端以及電容C2的一端連接，電容C2的另一端接地；晶體管BGl的集電極端與電感LI的另一端、電容C4的另一端以及電容C5的一端連接，電容C5的另一端與晶體管BGl的發(fā)射極端以及電感L2的一端連接，電感L2的另一端與電阻R3的一端以及電容C3的一端連接，電阻R3的另一端以及電容C3的另一端接地；電阻R5的另一端與電源VDD連接，電阻R4的另一端與電容C6的一端連接，電容C6的另一端與電阻R6的一端以及電容C7的一端連接，電阻R6的另一端以及電容C7的另一端接地。
[0006]本發(fā)明的優(yōu)點:將高頻運(yùn)算放大電路、檢波電路、信號處理電路以及解碼執(zhí)行芯片集成在同一芯片內(nèi)，形成接收集成芯片，通過再生振蕩電路對發(fā)射信號進(jìn)行接收，當(dāng)且僅當(dāng)發(fā)射信號的頻率與再生振蕩電路的振蕩頻率一致時，接收集成芯片對發(fā)射信號進(jìn)行解碼并輸出控制信號，結(jié)構(gòu)緊湊，降低電路之間的干擾，成本低，適應(yīng)范圍廣，安全可靠。
【專利附圖】

【附圖說明】
[0007]圖1為本發(fā)明的結(jié)構(gòu)框圖。
[0008]圖2為本發(fā)明的電路原理圖。
[0009]附圖標(biāo)記說明:100-再生振蕩電路、110-高頻運(yùn)算放大電路、120-檢波電路、130-信號處理電路以及140-解碼執(zhí)行芯片?！揪唧w實施方式】
[0010]下面結(jié)合具體附圖和實施例對本發(fā)明作進(jìn)一步說明。
[0011]如圖1所示:為了降低電路之間的干擾以及生產(chǎn)成本，本發(fā)明包括集成有高頻運(yùn)算放大電路110、檢波電路120、信號處理電路130以及解碼執(zhí)行芯片140的接收集成芯片ICl ;在所述接收集成芯片ICl內(nèi)，高頻運(yùn)算放大電路110的輸出端與檢波電路120的輸入端連接，檢波電路120的輸出端與信號處理電路130的輸入端連接，信號處理電路130的輸出端與解碼執(zhí)行芯片140的輸入端連接，高頻運(yùn)算放大電路110的輸入端與再生振蕩電路100連接。
[0012]具體地，所述高頻運(yùn)算放大電路110、檢波電路120以及信號處理電路130均可以采用現(xiàn)有的電路結(jié)構(gòu)，解碼執(zhí)行芯片140采用常用的微處理芯片，如單片機(jī)等。將高頻運(yùn)算放大電路110、檢波電路120、信號處理電路130以及解碼執(zhí)行芯片140集成形成接收集成芯片ICl內(nèi)，能夠有效避免電路之間的相互干擾，再生振蕩電路100位于接收集成芯片ICl的片外，用于接收外部的發(fā)射信號。本發(fā)明實施例中，接收集成芯片ICl具有端腳1、端腳2、端腳3、端腳4、端腳5、端角6、端腳7以及端腳8，其中，端腳I為接收集成芯片ICl的電源端VDD，端腳2為高頻運(yùn)算放大器110的輸入端，端腳3為接地端，端腳4為數(shù)字輸出DOUTO，端腳5為數(shù)字輸出DOUTl，端腳6為數(shù)字輸出D0UT2，端腳7為數(shù)字輸出D0UT3，端腳8為VSS端；端腳4、端腳5、端腳6以及端腳7均與解碼執(zhí)行芯片140的輸出端連接。
[0013]如圖2所示，所述再生振蕩電路100包括電容Cl以及電容C2，所述電容Cl的一端與電阻Rl的一端、電感LI的一端、電容C4的一端、電阻R5的一端以及電阻R4的一端連接，電容Cl的另一端與晶體管BGl的基極端、電阻Rl的另一端以及電容C2的一端連接，電容C2的另一端接地；晶體管BGl的集電極端與電感LI的另一端、電容C4的另一端以及電容C5的一端連接，電容C5的另一端與晶體管BGl的發(fā)射極端以及電感L2的一端連接，電感L2的另一端與電阻R3的一端以及電容C3的一端連接，電阻R3的另一端以及電容C3的另一端接地；電阻R5的另一端與電源VDD連接，電阻R4的另一端與電容C6的一端連接，電容C6的另一端與電阻R6的一端以及電容C7的一端連接，電阻R6的另一端以及電容C7的另一端接地。
[0014]本發(fā)明實施例中，電阻R6與電容C6以及電容C7相連的一端與接收集成芯片ICl的端腳2連接，接收集成芯片ICl的端腳3接地，接收集成芯片ICl的端腳I與電源VDD連接，接收集成芯片ICl的端腳8接地。
[0015]通過片外的再生振蕩電路100接收發(fā)生信號，當(dāng)發(fā)射信號的頻率與再生振蕩電路100的振蕩頻率一致時，再生振蕩電路100才將發(fā)射信號傳輸至接收集成芯片ICl內(nèi)，在接收集成芯片ICi內(nèi)，通過高頻運(yùn)算放大電路110對接收到的發(fā)射信號進(jìn)行放大，利用檢波電路120檢波出控制信號，經(jīng)信號處理電路130進(jìn)行處理后由解碼執(zhí)行芯片140進(jìn)行解碼和控制信號的輸出。
[0016]本發(fā)明將高頻運(yùn)算放大電路110、檢波電路120、信號處理電路130以及解碼執(zhí)行芯片140集成在同一芯片內(nèi)，形成接收集成芯片ICl，通過再生振蕩電路100對發(fā)射信號進(jìn)行接收，當(dāng)且僅當(dāng)發(fā)射信號的頻率與再生振蕩電路100的振蕩頻率一致時，接收集成芯片ICl對發(fā)射信號進(jìn)行解碼并輸出控制信號，結(jié)構(gòu)緊湊，降低電路之間的干擾，成本低，適應(yīng)范圍廣，安全可靠。
【權(quán)利要求】
1.一種MCU超再生接收芯片，其特征是:包括集成有高頻運(yùn)算放大電路(I 10)、檢波電路(120)、信號處理電路(130)以及解碼執(zhí)行芯片(140)的接收集成芯片ICl ;在所述接收集成芯片ICl內(nèi)，高頻運(yùn)算放大電路(110)的輸出端與檢波電路(120)的輸入端連接，檢波電路(120 )的輸出端與信號處理電路(130 )的輸入端連接，信號處理電路(130 )的輸出端與解碼執(zhí)行芯片(140 )的輸入端連接，高頻運(yùn)算放大電路(110 )的輸入端與再生振蕩電路(100 )連接。
2.根據(jù)權(quán)利要求1所述的MCU超再生接收芯片，其特征是:所述再生振蕩電路(100)包括電容Cl以及電容C2，所述電容Cl的一端與電阻Rl的一端、電感LI的一端、電容C4的一端、電阻R5的一端以及電阻R4的一端連接，電容Cl的另一端與晶體管BGl的基極端、電阻Rl的另一端以及電容C2的一端連接，電容C2的另一端接地；晶體管BGl的集電極端與電感LI的另一端、電容C4的另一端以及電容C5的一端連接，電容C5的另一端與晶體管BGl的發(fā)射極端以及電感L2的一端連接，電感L2的另一端與電阻R3的一端以及電容C3的一端連接，電阻R3的另一端以及電容C3的另一端接地；電阻R5的另一端與電源VDD連接，電阻R4的另一端與電容C6的一端連接，電容C6的另一端與電阻R6的一端以及電容C7的一端連接，電阻R6的另一端以及電容C7的另一端接地。
【文檔編號】H04B1/30GK103997353SQ201410253893
【公開日】2014年8月20日 申請日期:2014年6月9日 優(yōu)先權(quán)日:2014年6月9日
【發(fā)明者】王志年 申請人:無錫晶哲科技有限公司