用于控制rf前端組件的簡(jiǎn)單且靈活的接口架構(gòu)的制作方法
【專利摘要】本發(fā)明的各實(shí)施例涉及用于控制RF前端組件的簡(jiǎn)單且靈活的接口架構(gòu)。本發(fā)明的一個(gè)實(shí)施例提供了一種用于控制至少一個(gè)RF前端組件的系統(tǒng)。在操作期間，系統(tǒng)在可編程邏輯芯片處從基帶芯片接收命令；基于由命令指示的地址標(biāo)識(shí)RF前端組件；以及經(jīng)由第二接口將在命令中包括的控制信號(hào)發(fā)送給標(biāo)識(shí)的RF前端組件。可編程邏輯芯片經(jīng)由第一接口耦合到基帶芯片，并且經(jīng)由第二接口耦合到至少一個(gè)RF前端組件。
【專利說明】用于控制RF前端組件的簡(jiǎn)單且靈活的接口架構(gòu)

【技術(shù)領(lǐng)域】
[0001] 本公開內(nèi)容總地上涉及用于無線通信系統(tǒng)的射頻（RF)前端。更具體而言，本公開 內(nèi)容涉及用于控制各種RF前端組件的基于可編程邏輯器件的接口。這種控制接口提高了 靈活性并且降低了成本。

【背景技術(shù)】
[0002] 傳統(tǒng)的無線通信系統(tǒng)通常是針對(duì)具體標(biāo)準(zhǔn)設(shè)計(jì)的，這些標(biāo)準(zhǔn)諸如GSM(全球移動(dòng) 通信系統(tǒng)）、寬帶碼分多址（W-CDM)、\ViFl? (德克薩斯州奧斯丁市的Wi-Fi聯(lián)盟的注冊(cè) 商標(biāo)）、LTE(長(zhǎng)期演進(jìn)），僅舉幾例。當(dāng)前對(duì)使得用戶可以從同一無線設(shè)備訪問不同標(biāo)準(zhǔn)的 無線服務(wù)融合的要求正在驅(qū)動(dòng)能夠在整個(gè)無線通信頻譜（大多數(shù)在從300MHz到3. 6GHz的 頻率范圍內(nèi)）內(nèi)傳輸/接收無線電信號(hào)的多標(biāo)準(zhǔn)和多波段收發(fā)器的開發(fā)。
[0003] 多標(biāo)準(zhǔn)要求意味著增加數(shù)目的組件（諸如濾波器、開關(guān)、放大器等）以及因此的增 加數(shù)目的從基帶芯片向RF前端發(fā)送的控制信號(hào)。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的一個(gè)實(shí)施例提供了一種用于控制至少一個(gè)RF前端組件的系統(tǒng)。在操作 期間，該系統(tǒng)在可編程邏輯芯片處從基帶芯片接收命令；基于由命令指示的地址標(biāo)識(shí)RF前 端組件；以及經(jīng)由第二接口將在命令中包括的控制信號(hào)發(fā)送給標(biāo)識(shí)的RF前端組件?？删幊?邏輯芯片經(jīng)由第一接口而耦合到基帶芯片，并且經(jīng)由第二接口而耦合到至少一個(gè)RF前端 組件。
[0005] 在對(duì)這一實(shí)施例的變型中，第一接口包括以下之一：串行外圍接口（SPI) ;I2C接 口；通用輸入/輸出接口；以及串行一線（one-wire)接口。
[0006] 在對(duì)這一實(shí)施例的變型中，可編程邏輯芯片包括以下的至少一項(xiàng)：復(fù)雜可編程邏 輯器件（CPLD);現(xiàn)場(chǎng)可編程門陣列（FPGA);以及可編程邏輯器件（PLA)。
[0007] 在對(duì)這一實(shí)施例的變型中，第二接口包括以下中的一項(xiàng)或多項(xiàng)：串行外圍接口 (SPI) ;I2C接口；通用輸入/輸出接口；以及串行一線接口。
[0008] 在對(duì)這一實(shí)施例的變型中,命令包括寫命令和讀命令中的至少一項(xiàng)。
[0009] 在另一變型中，響應(yīng)于讀命令，系統(tǒng)獲取來自標(biāo)識(shí)的RF前端組件的狀態(tài)讀數(shù)，并 且將該狀態(tài)讀數(shù)發(fā)送給基帶芯片。
[0010] 在對(duì)這一實(shí)施例的變型中，RF前端組件包括以下中的一項(xiàng)或多項(xiàng)：濾波器；波段 選擇開關(guān)；功率放大器；低噪聲放大器；以及自動(dòng)增益控制（AGC)電路。

【專利附圖】

【附圖說明】
[0011] 圖1呈現(xiàn)了圖示出傳統(tǒng)無線收發(fā)器的架構(gòu)的示圖。
[0012] 圖2呈現(xiàn)了圖示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性無線收發(fā)器的架構(gòu)的示圖。
[0013] 圖3呈現(xiàn)了圖示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的針對(duì)基帶芯片向片外組件發(fā)送控 制信號(hào)的示例性過程的示圖。
[0014] 圖4呈現(xiàn)了圖示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性無線收發(fā)器的架構(gòu)的示圖。
[0015]圖5呈現(xiàn)了更詳細(xì)地圖示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性寬帶無線收發(fā)器 的架構(gòu)的示圖。

【具體實(shí)施方式】
[0016] 以下描述是為了使得本領(lǐng)域任何技術(shù)人員能夠做出和使用本發(fā)明而被呈現(xiàn)的，并 且是在特定應(yīng)用及其要求的上下文中提供的。對(duì)所公開的實(shí)施例的各種修改對(duì)于本領(lǐng)域技 術(shù)人員將是顯而易見的，并且在此定義的一般原理可被應(yīng)用于其他實(shí)施例和應(yīng)用而不脫離 本發(fā)明的精神和范圍。因此，本發(fā)明不限于所示出的實(shí)施例而是將根據(jù)與在此公開的原理 和特征一致的最廣范圍。
[0017] 概覽
[0018] 本發(fā)明的實(shí)施例提供了用于靈活控制各種無線RF前端模塊的接口。更具體而言， 諸如復(fù)雜可編程邏輯器件（CPLD)之類的可編程邏輯芯片被用來提供在基帶芯片與各種RF 前端組件之間的控制接口。標(biāo)準(zhǔn)的串行外圍接口（SPI)總線將可編程邏輯芯片耦合到基帶 芯片，這大大簡(jiǎn)化了基帶芯片的設(shè)計(jì)。每個(gè)單獨(dú)的RF前端模塊可被耦合到可編程芯片，并 且被映射到地址?；鶐酒ㄟ^向?qū)?yīng)的地址寫入/讀取來控制每個(gè)單獨(dú)的RF前端模塊。
[0019] 在本公開內(nèi)容中，術(shù)語"RF前端組件"或者"RF前端模塊"可指代在天線與無線電 中的數(shù)字基帶系統(tǒng)之間的任何組件或者模塊。前端組件或者模塊可包括開關(guān)、濾波器、放大 器、模數(shù)轉(zhuǎn)換器（ADC)、數(shù)模轉(zhuǎn)換器（DAC)、RFIC芯片等。術(shù)語"RF1C"可指代包括前端組 件中的一個(gè)或多個(gè)前端組件的集成電路（IC)。示例性RFIC芯片可以是可包括調(diào)制器和濾 波器的收發(fā)器IC芯片。
[0020]RF前端控制接口
[0021] 圖1呈現(xiàn)了圖示出傳統(tǒng)無線收發(fā)器的架構(gòu)的示圖。在圖1中，收發(fā)器100包括天 線102、RF前端塊104、RF集成電路（IC)芯片106,以及基帶數(shù)字信號(hào)處理器（DSP)芯片 108。RF前端塊104包括多個(gè)RF前端組件，諸如開關(guān)（用于頻段和操作模式選擇）、帶通濾 波器（BPF)、放大器（包括低噪聲放大器（LNA)和功率放大器（PA))、自動(dòng)增益控制（AGC) 電路等。一般而言，RFIC芯片106可包括集成在單個(gè)IC芯片上的其他收發(fā)器組件，諸如調(diào) 制器/解調(diào)器、濾波器、模數(shù)轉(zhuǎn)換器（ADC)、數(shù)模轉(zhuǎn)換器（DAC)等。注意，對(duì)于諸如能夠在整 個(gè)無線通信頻譜（從300MHz到3. 6GHz)之上工作的多波段、多標(biāo)準(zhǔn)收發(fā)器，RF前端塊104 和RFIC芯片106中的組件的數(shù)目可以是相當(dāng)大的。某些收發(fā)器可以包括數(shù)十個(gè)乃至高達(dá) 100個(gè)RF前端組件。
[0022] 收發(fā)器100的操作涉及基帶DSP108向RF前端塊104中的各種前端組件和RFIC 芯片106上的各種組件發(fā)送控制信號(hào)以及從RF前端塊104中的各種前端組件和RFIC芯片 106上的各種組件接收反饋信號(hào)。當(dāng)設(shè)計(jì)RFIC芯片106時(shí)，可以特別小心以確保諸如串行 外圍接口（SPI)總線之類的標(biāo)準(zhǔn)接口可被用來使得基帶DSP108能夠控制諸如位于RFIC 芯片106上的調(diào)制器/解調(diào)器和ADC/DAC之類的各種組件。然而，如在圖1中所示，在傳統(tǒng) 的無線收發(fā)器100中，在基帶DSP108與各種分立前端組件之間的接口經(jīng)常依賴于專用I/O 管腳，其中每個(gè)受控的前端組件需要來自基帶DSP108的兩個(gè)或三個(gè)專用I/O管腳。RF前 端組件的增加的數(shù)目意味著基帶DSP108所需的I/O管腳的增加的數(shù)目。例如，為了使基帶DSP108控制50個(gè)RF前端組件，其可能需要具有高達(dá)IOO個(gè)專用I/O管腳。這么大數(shù)目的 I/O管腳可變成為針對(duì)基帶DSP設(shè)計(jì)緊湊、低成本專用集成電路（ASIC)芯片的主要限制因 素，這是因?yàn)椋簽榱巳菁{這么大數(shù)目的管腳，ASIC芯片的裸片尺寸和版面尺寸需要相當(dāng)大， 因此抬高成本。更重要的是，在專用I/O管腳用于每個(gè)RF前端組件的情況下，基帶DSP芯 片缺乏用來滿足增長(zhǎng)的容量需要的靈活性和可擴(kuò)展性。注意，隨著長(zhǎng)期演進(jìn)（LTE)服務(wù)的 出現(xiàn)，隨著更多國(guó)家采用這種技術(shù)，收發(fā)器需要支持越來越多的頻段。另外，移動(dòng)設(shè)備制造 商可以通過引入供在RF前端中使用的新型組件來解決對(duì)增加的性能和功能的需要，這也 增加了RF前端中的組件計(jì)數(shù)。盡管基帶DSP芯片的設(shè)計(jì)者可能已經(jīng)預(yù)留了可被用來控制 附加RF前端組件的額外管腳，但是隨著所需頻段的數(shù)目增大，這些額外管腳可能用完，從 而使得基帶芯片的重新設(shè)計(jì)成為必要。
[0023] -種用于控制前端組件的備選解決方案是使基帶DSP芯片108向RFIC芯片106 發(fā)送命令，RFIC芯片106轉(zhuǎn)而可代表基帶DSP108經(jīng)由諸如移動(dòng)行業(yè)處理器接口（MIPI) RF前端控制接口（RFFE)之類的公用接口來控制前端組件。MIPIRFFE接口允許主設(shè)備控 制單個(gè)RFFE總線（其包括三個(gè)控制線）上的高達(dá)15個(gè)從設(shè)備。然而，當(dāng)前幾乎不存在商 業(yè)上可獲得的支持MIPIRFFE的RF前端組件。作為結(jié)果，在基帶芯片與RF前端組件之間 的當(dāng)前控制接口依賴于專用I/O管腳和MIPIRFFE的混合，這仍然缺乏期望的靈活性和可 擴(kuò)展性。
[0024] 為了解決對(duì)在基帶芯片與RF前端組件之間的靈活且可擴(kuò)展控制接口的需要，本 發(fā)明的實(shí)施例提供了將可編程邏輯芯片用作在基帶芯片與RF前端組件之間的橋梁的解決 方案。
[0025] 圖2呈現(xiàn)了圖示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示例性無線收發(fā)器的架構(gòu)的示圖。 在圖2中，收發(fā)器200包括天線202、RF前端塊204、RF集成電路（IC)芯片206、基帶數(shù)字 信號(hào)處理器（DSP) 208,以及可編程邏輯芯片210。
[0026] 在圖2中，替代直接控制RF前端塊204上的RF前端組件，基帶DSP芯片208向可 編程邏輯芯片210發(fā)送控制命令，可編程邏輯芯片210經(jīng)由諸如也被稱為四線總線的SPI 總線之類的標(biāo)準(zhǔn)接口與基帶DSP芯片208對(duì)接。可編程邏輯芯片210還以適合組件規(guī)格的 方式與每個(gè)單獨(dú)的前端組件對(duì)接。例如，如果前端組件需要專用I/O管腳，則可編程邏輯芯 片210使用專用I/O管腳與該組件對(duì)接。在另一方面，如果前端組件是支持MIPIRFFE的， 則可編程邏輯芯片210可經(jīng)由MIPIRFFE接口與該組件對(duì)接。其他類型的接口也是可能的， 包括但不限于：1平方C(I2C)、通用輸入/輸出（GPIO)、一線總線、三線串行總線等。可編 程邏輯芯片210可被實(shí)現(xiàn)為各種類型的可編程邏輯器件，包括但不限于：復(fù)雜可編程邏輯 器件（CPLD)、可編程陣列邏輯（PAL)器件、現(xiàn)場(chǎng)可編程門陣列（FPGA)電路等。
[0027] 可將與可編程邏輯芯片210對(duì)接的每個(gè)前端組件映射到地址，并且可通過向?qū)?yīng) 于組件的地址進(jìn)行寫入來向該組件發(fā)送用于控制該組件的信號(hào)。類似地，可通過從對(duì)應(yīng)地 址進(jìn)行讀取來獲得該組件的狀態(tài)。例如，如果基帶DSP芯片208試圖向AGC電路發(fā)送控制 命令，則其需要首先找出由可編程邏輯芯片210映射的AGC電路的地址，并且然后向該地址 發(fā)送寫命令?；谠摰刂罚删幊踢壿嬓酒?10標(biāo)識(shí)哪些I/O管腳耦合到AGC電路，并且然 后經(jīng)由標(biāo)識(shí)的I/O管腳將控制信號(hào)中繼給AGC電路。注意，取決于前端組件的規(guī)格，適當(dāng)?shù)?控制信號(hào)被發(fā)送。例如，用于開關(guān)的控制信號(hào)可能是針對(duì)"開"和"關(guān)"的簡(jiǎn)單二進(jìn)制信號(hào)， 而用于AGC電路的控制信號(hào)可能包含多電平信號(hào)。
[0028] 在一些實(shí)施例中，可在耦合到前端組件之前將地址映射編程到可編程邏輯芯片 210中。例如，可編程邏輯芯片210可以將某些I/O管腳映射到特定地址，并且經(jīng)由那些1/ 0管腳耦合到可編程邏輯芯片210的前端組件將被自動(dòng)映射到該地址。在一些實(shí)施例中，在 前端組件被耦合到可編程邏輯芯片210之后地址映射被編程。另外，基于前端組件的規(guī)格， 可編程邏輯芯片210被編程為確保適當(dāng)?shù)目刂菩盘?hào)可被遞送給前端組件。為了使能同時(shí)的 讀/寫操作，在一些實(shí)施例中，在基帶DSP芯片208與可編程邏輯芯片210之間的接口可包 括兩個(gè)SPI總線集合。
[0029] 除了RF前端組件之外，可編程邏輯芯片210還可與RFIC芯片206對(duì)接以便將來 自基帶DSP208的控制信號(hào)中繼給RFIC芯片206上的組件。在一個(gè)實(shí)施例中，諸如SPI 之類的標(biāo)準(zhǔn)接口可被用來將RFIC芯片206耦合到可編程邏輯芯片210。像控制RF前端組 件一樣，RFIC芯片206上的組件也可被映射到可編程邏輯芯片210上的不同地址，可編程 邏輯芯片210負(fù)責(zé)基于地址將命令轉(zhuǎn)發(fā)給組件。在一個(gè)實(shí)施例中，RFIC芯片206上的每個(gè) 組件可由SPI地址（其可由片選信號(hào)來指示）來標(biāo)識(shí)。例如，如果存在RFIC芯片206的 10個(gè)組件，則可編程邏輯芯片210可能包括10個(gè)片選線，每個(gè)針對(duì)RFIC芯片206上的一 個(gè)組件。在備選實(shí)施例中，RFIC芯片206經(jīng)由SPI接口直接與基帶DSP芯片208對(duì)接?；?帶DSP208可能包括多壞人SP片選線，一條用于選擇可編程邏輯芯片210并且其他用于選 擇RFIC芯片206上的組件。在一個(gè)實(shí)施例中，可編程邏輯芯片210和RFIC芯片206可 能共同位于同一印刷電路板（PCB)上。在另一實(shí)施例中，可編程邏輯芯片210和RFIC芯 片206可被集成在具有內(nèi)建控制邏輯的同一IC芯片上。
[0030] 注意，通過在基帶芯片與RF前端組件之間插入可編程邏輯芯片，本發(fā)明的實(shí)施例 允許簡(jiǎn)單且靈活的基帶芯片設(shè)計(jì)。基帶芯片的設(shè)計(jì)者不再需要考慮不同RF前端組件的各 種不同接口要求。作為替代，基帶芯片可采用可被用來控制不同類型前端組件的標(biāo)準(zhǔn)接口， 并且只需為該標(biāo)準(zhǔn)接口提供控制信號(hào)。此外，不再需要在基帶芯片上預(yù)留額外I/O管腳以 便滿足對(duì)附加RF前端組件的需要。對(duì)更多前端組件的需要可以通過增加可編程邏輯芯片 的尺寸或者管腳數(shù)目來滿足，這比試圖增加基帶芯片的尺寸或者管腳數(shù)目便宜得多。采用 可編程邏輯芯片的另一優(yōu)點(diǎn)是用于控制線的減少的跡線長(zhǎng)度。在圖1中示出的傳統(tǒng)收發(fā)器 中，由于在RF前端組件與基帶芯片之間的大距離，控制線的跡線長(zhǎng)度可以相當(dāng)長(zhǎng)，因此增 加了PCB布線復(fù)雜度。在本發(fā)明的實(shí)施例中，可編程邏輯芯片可被布置在前端組件附近，因 此大大地降低了PCB布線復(fù)雜度。另外，諸如CPLD或者PLA之類的低成本、大容量、高度集 成的可編程邏輯芯片可廣泛地獲得，從而使其成為用于實(shí)現(xiàn)滿足對(duì)頻段的增長(zhǎng)的需要的低 成本、緊湊收發(fā)器的優(yōu)選解決方案。
[0031] 圖3呈現(xiàn)了圖示出根據(jù)本發(fā)明一個(gè)實(shí)施例的基帶芯片向片外組件發(fā)送控制信號(hào) 的示例性過程的示圖。在操作期間，基帶芯片選擇用于發(fā)送控制信號(hào)的組件（操作302)，并 且確定該組件是前端組件還是RFIC芯片上的組件（操作304)。在一些實(shí)施例中，RFIC 芯片上的組件和前端組件在同一地址空間內(nèi)，并且RFIC芯片上的組件的地址被保持在預(yù) 定地址范圍內(nèi)。因此，基于地址，系統(tǒng)可以確定所選擇的組件是RFIC組件還是分立前端組 件。在一些實(shí)施例中，RFIC芯片和可編程邏輯芯片（其被耦合到RF前端組件）兩者都經(jīng) 由SPI總線而耦合到基帶芯片，并且可編程邏輯芯片和RFIC芯片由不同的SPI地址來表 示。響應(yīng)于確定組件是RFIC芯片上的組件，基帶芯片標(biāo)識(shí)用于RFIC芯片的SPI地址（操 作306)，并且經(jīng)由SPI寫向該特定SPI地址發(fā)送命令信號(hào)（操作308)。響應(yīng)于確定組件是 分立RF前端組件，基帶芯片標(biāo)識(shí)由可編程邏輯芯片映射的前端組件的地址（操作310)，并 且經(jīng)由SPI寫向可編程邏輯芯片的SPI地址發(fā)送包括標(biāo)識(shí)的地址的命令信號(hào)（操作312)。 在接收到命令信號(hào)時(shí)，可編程邏輯芯片基于前端組件的映射的地址將命令信號(hào)遞送給對(duì)應(yīng) 的I/O管腳。
[0032] 除了在圖2中示出的架構(gòu)之外，還可能將可編程邏輯芯片放置在RFIC與前端組 件之間。圖4呈現(xiàn)了圖示出根據(jù)本發(fā)明一個(gè)實(shí)施例的示例性無線收發(fā)器的架構(gòu)的示圖。在 圖4中，收發(fā)器400包括天線402、RF前端塊404、RF集成電路（IC)芯片406、基帶DSP408， 以及可編程邏輯芯片410。
[0033] 在圖4中示出的示例中，替代直接與可編程邏輯芯片410對(duì)接，基帶DSP芯片408 經(jīng)由諸如SPI接口之類的標(biāo)準(zhǔn)接口而耦合到RFIC芯片406。RFIC芯片406上的各種組件 被映射到不同地址。在一個(gè)實(shí)施例中，RFIC芯片406內(nèi)的所有組件的地址在預(yù)定范圍內(nèi)， 并且這一預(yù)定范圍外的地址可被指派給各種RF前端組件。在操作期間，基帶DSP408經(jīng)由 SPI接口向RFIC芯片406發(fā)出寫命令，該寫命令包括地址和一系列控制比特。RFIC芯片 406檢查該地址并且確定該地址是否在預(yù)定范圍內(nèi)。如果是，則RFIC芯片406向?qū)?yīng)于該 地址的組件發(fā)送控制比特。注意，控制比特基于組件規(guī)格來控制對(duì)應(yīng)組件的操作。例如，特 定比特可能將開關(guān)打開或者關(guān)閉。如果在SPI寫命令中包括的地址超出預(yù)定范圍，則RFIC 芯片406將不處理該寫命令；作為替代，其將允許該命令穿過并到達(dá)可編程邏輯芯片410， 可編程邏輯芯片410轉(zhuǎn)而檢查該地址并且經(jīng)由在可編程邏輯芯片410與對(duì)應(yīng)的前端組件之 間的適當(dāng)接口（其可包括但不限于=SPI接口、MIPIRFFE接口、I2C接口、一線接口等）向?qū)?應(yīng)的前端組件發(fā)送控制比特。類似地，當(dāng)基帶DSP408經(jīng)由SPI接口向RFIC芯片406發(fā) 出包括地址的讀命令時(shí)，RFIC芯片406首先檢查該地址以確定該讀命令是否旨在用于RF IC芯片406上的組件。如果是，則RFIC芯片406從該組件獲得狀態(tài)更新并且對(duì)讀命令做 出響應(yīng)。如果不是，則RFIC芯片406允許讀命令穿過并且到達(dá)可編程邏輯芯片410,可編 程邏輯芯片410轉(zhuǎn)而基于地址從對(duì)應(yīng)的前端組件獲得狀態(tài)更新并且對(duì)讀命令做出響應(yīng)。
[0034] 收發(fā)器
[0035] 圖2和圖4圖示出無線收發(fā)器的高層架構(gòu)。圖5呈現(xiàn)了更詳細(xì)地圖示出根據(jù)本 發(fā)明一個(gè)實(shí)施例的示例性寬帶無線收發(fā)器的架構(gòu)的示圖。在圖5中，寬帶無線收發(fā)器500 包括基帶芯片502、可編程邏輯芯片504、多個(gè)收發(fā)器IC芯片（諸如TX/RXIC506和TX/ RXIC508)、功率管理單元（PMU) 510,以及包括功率檢測(cè)器（PD)和ADC的多組件前端模塊 (FEM)512〇
[0036] 在圖5中示出的示例中，每個(gè)收發(fā)器IC芯片包括一個(gè)發(fā)射器和兩個(gè)接收器，其中 發(fā)射器經(jīng)由專用數(shù)據(jù)線從基帶芯片接收數(shù)據(jù)并且接收器經(jīng)由專用數(shù)據(jù)線向基帶芯片發(fā)送 數(shù)據(jù)。在另一方面，來自基帶芯片502的控制信號(hào)經(jīng)由可編程邏輯芯片504被路由到收發(fā) 器IC芯片。更具體而言，基帶芯片502可經(jīng)由諸如SPI接口之類的標(biāo)準(zhǔn)接口向可編程邏輯 芯片504發(fā)送控制信號(hào)?？删幊踢壿嬓酒?04也經(jīng)由諸如SPI接口之類的標(biāo)準(zhǔn)接口而耦合 到每個(gè)收發(fā)器IC芯片，這使得可編程邏輯芯片504能夠?qū)⒖刂菩盘?hào)中繼給收發(fā)器IC芯片。 在一些實(shí)施例中，每個(gè)收發(fā)器IC芯片被映射到一個(gè)地址，并且基帶芯片502可以通過向?qū)?應(yīng)地址發(fā)出SPI寫命令來控制收發(fā)器IC芯片?？删幊踢壿嬓酒?04然后將在寫命令中包 括的控制信號(hào)中繼給對(duì)應(yīng)的收發(fā)器IC芯片。在圖5中，在基帶芯片502與可編程邏輯芯片 504之間有兩個(gè)SPI接口集合可用，以允許快速和慢速的SPI寫/讀操作。取決于控制信號(hào) 的類型，基帶芯片502可能向快速接口或者慢速接口發(fā)出SPI寫/讀命令。
[0037] 除了收發(fā)器IC芯片之外，可編程邏輯芯片504還經(jīng)由不同的定制的控制和狀態(tài)反 饋接口而耦合到FEM512上的各種組件。每個(gè)控制或狀態(tài)反饋接口的格式基于每個(gè)前端組 件的規(guī)格被確定。在圖5中示出的示例中，可編程邏輯芯片504提供經(jīng)由控制接口 514的 天線調(diào)諧器控制、經(jīng)由控制接口 516的功率放大器（PA)控制、經(jīng)由控制接口 518對(duì)在頻分 雙工（FDD)和時(shí)分雙工（TDD)工作模式之間的切換的控制、經(jīng)由控制接口 520對(duì)頻段選擇 和發(fā)射器/接收器模式選擇的控制，以及經(jīng)由控制接口 522的LNA控制?？删幊踢壿嬓酒?504經(jīng)由反饋接口 524接收發(fā)射器功率電平反饋。另外，可編程邏輯芯片510經(jīng)由控制接口 526而耦合到PMU510。這些不同的控制和狀態(tài)反饋接口允許可編程邏輯芯片504將控制 信號(hào)中繼給各種前端組件和從各種前端組件接收反饋信號(hào)。
[0038] 在操作期間，基帶芯片502向可編程邏輯芯片504發(fā)送SPI寫或讀命令。該命令 包括可被映射到前端組件之一的地址?；谠摰刂罚删幊踢壿嬓酒?04將控制信號(hào)中繼 給對(duì)應(yīng)的前端組件或者收集來自對(duì)應(yīng)的前端組件的反饋信號(hào)。例如，如果SPI寫命令包括 可被映射到功率放大器的地址，則可編程邏輯芯片504然后將控制信號(hào)（其可能包括一系 列控制比特）經(jīng)由控制接口 516中繼給對(duì)應(yīng)的放大器。類似地，如果SPI讀命令包括可被 映射到功率檢測(cè)器的地址，則可編程邏輯芯片504然后經(jīng)由反饋接口 526獲取功率檢測(cè)器 的當(dāng)前讀數(shù)并將其發(fā)送回基帶芯片502。
[0039] -般而言，與依靠專用I/O管腳來使得基帶芯片能夠控制各種不同RF前端組件的 傳統(tǒng)方案相比，在本發(fā)明的實(shí)施例中，基帶芯片只需經(jīng)由標(biāo)準(zhǔn)接口向可編程邏輯芯片提供 控制信號(hào)。注意，這種布置大大地簡(jiǎn)化并標(biāo)準(zhǔn)化了基帶芯片的設(shè)計(jì)。另外，可編程邏輯芯片 可被放置在與RF前端組件鄰近的位置，因此大大地降低了PCB布線復(fù)雜度。
[0040] 注意，在圖2和圖4中示出的架構(gòu)僅僅是示例性的并且不應(yīng)當(dāng)限制本公開的范圍。 例如，在圖2中，基帶芯片和可編程邏輯芯片經(jīng)由SPI接口而耦合在一起。在現(xiàn)實(shí)中，允許基 帶芯片向可編程邏輯芯片發(fā)送一系列比特（其中一些比特?cái)y帶地址信息并且一些比特?cái)y 帶控制信息）的任何類型的接口可被使用，只要在基帶芯片與可編程邏輯芯片之間在比特 格式方面有協(xié)議就行。類似地，在可編程邏輯芯片與RF芯片之間的耦合也可以具有除SPI 之外的格式。
[0041] 此外，圖2和圖4只示出了在基帶芯片與可編程邏輯芯片/RFIC芯片之間的一個(gè) SPI連接集合。在實(shí)際中，多個(gè)連接集合可被包括以允許同時(shí)的寫和讀操作，以及快速/慢 速寫/讀工作模式。
[0042] 在【具體實(shí)施方式】部分中描述的方法和過程可被體現(xiàn)為代碼和/或數(shù)據(jù)，其可被存 儲(chǔ)在如上所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中。當(dāng)計(jì)算機(jī)系統(tǒng)讀取和執(zhí)行在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì) 上存儲(chǔ)的代碼和/或數(shù)據(jù)時(shí)，該計(jì)算機(jī)系統(tǒng)執(zhí)行被體現(xiàn)為數(shù)據(jù)結(jié)構(gòu)和代碼并被存儲(chǔ)在計(jì)算 機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)的方法和過程。
[0043] 另外，下面描述的方法和過程可被包括在硬件模塊中。例如，硬件模塊可以包括但 不限于專用集成電路（ASIC)芯片、現(xiàn)場(chǎng)可編程門陣列（FPGA)以及現(xiàn)在已知或者后來開發(fā) 的其他可編程邏輯器件。當(dāng)硬件模塊被激活時(shí)，硬件模塊執(zhí)行在硬件模塊內(nèi)包括的方法和 處理。
[0044] 已經(jīng)出于例示和描述的目的而呈現(xiàn)了對(duì)本發(fā)明的實(shí)施例的前述描述。它們并非旨 在窮盡無遺或者限制本公開。因此，許多修改和變更對(duì)本領(lǐng)域技術(shù)人員將是顯然的。本發(fā) 明的范圍由所附權(quán)利要求限定。
【權(quán)利要求】
1. 一種用于控制至少一個(gè)RF前端組件的方法，包括： 在可編程邏輯芯片處從基帶芯片接收命令，其中所述可編程邏輯芯片經(jīng)由第一接口耦 合到所述基帶芯片，并且其中所述可編程邏輯芯片經(jīng)由第二接口耦合到所述至少一個(gè)RF 前端組件； 基于由所述命令指示的地址標(biāo)識(shí)所述RF前端組件；以及 經(jīng)由所述第二接口將在所述命令中包括的控制信號(hào)發(fā)送給標(biāo)識(shí)的所述RF前端組件。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述第一接口包括以下之一： 串行外圍接口（SPI); I2C 接口； 通用輸入/輸出接口；以及 串行一線接口。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述可編程邏輯芯片包括以下中的至少一項(xiàng)： 復(fù)雜可編程邏輯器件（CPLD); 現(xiàn)場(chǎng)可編程門陣列（FPGA);以及 可編程邏輯器件（PLA)。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述第二接口包括以下中的一項(xiàng)或多項(xiàng)： 串行外圍接口（SPI); I2C 接口； 通用輸入/輸出接口；以及 串行一線接口。
5. 根據(jù)權(quán)利要求1所述的方法，其中所述命令包括寫命令和讀命令中的至少一項(xiàng)。
6. 根據(jù)權(quán)利要求5所述的方法，還包括： 響應(yīng)于所述讀命令，獲取來自標(biāo)識(shí)的所述RF前端組件的狀態(tài)讀數(shù)；以及 將所述狀態(tài)讀數(shù)發(fā)送給所述基帶芯片。
7. 根據(jù)權(quán)利要求1所述的方法，其中所述RF前端組件包括以下中的一項(xiàng)或多項(xiàng)： 濾波器； 波段選擇開關(guān)； 功率放大器； 低噪聲放大器；以及 自動(dòng)增益控制（AGC)電路。
8. -種用于使能對(duì)至少一個(gè)RF前端組件的控制的對(duì)接機(jī)構(gòu)，包括： 可編程邏輯芯片，具有用于耦合到基帶芯片的第一接口以及用于耦合到所述至少一個(gè) RF前端組件的第二接口； 其中所述可編程邏輯芯片被配置為： 經(jīng)由所述第一接口從所述基帶芯片接收命令； 基于由所述命令指示的地址標(biāo)識(shí)所述RF前端組件；以及 經(jīng)由所述第二接口將在所述命令中包括的控制信號(hào)發(fā)送給標(biāo)識(shí)的所述RF前端組件。
9. 根據(jù)權(quán)利要求8所述的對(duì)接機(jī)構(gòu)，其中所述第一接口包括以下之一： 串行外圍接口（SPI); I2C 接口； 通用輸入/輸出接口；以及 串行一線接口。
10. 根據(jù)權(quán)利要求8所述的對(duì)接機(jī)構(gòu)，其中所述可編程邏輯芯片包括以下中的至少一 項(xiàng)： 復(fù)雜可編程邏輯器件（CPLD); 現(xiàn)場(chǎng)可編程門陣列（FPGA);以及 可編程邏輯器件（PLA)。
11. 根據(jù)權(quán)利要求8所述的對(duì)接機(jī)構(gòu)，其中所述第二接口包括以下中的一項(xiàng)或多項(xiàng)： 串行外圍接口（SPI); I2C 接口； 通用輸入/輸出接口；以及 串行一線接口。
12. 根據(jù)權(quán)利要求8所述的對(duì)接機(jī)構(gòu)，其中所述命令包括寫命令和讀命令中的至少一 項(xiàng)。
13. 根據(jù)權(quán)利要求12所述的對(duì)接機(jī)構(gòu)，其中所述可編程邏輯芯片還被配置為： 響應(yīng)于所述讀命令，獲取來自標(biāo)識(shí)的所述RF前端組件的狀態(tài)讀數(shù)；以及 將所述狀態(tài)讀數(shù)發(fā)送給所述基帶芯片。
14. 根據(jù)權(quán)利要求8所述的對(duì)接機(jī)構(gòu)，其中所述RF前端組件包括以下中的一項(xiàng)或多 項(xiàng)： 濾波器； 波段選擇開關(guān)； 功率放大器； 低噪聲放大器；以及 自動(dòng)增益控制（AGC)電路。
【文檔編號(hào)】H04B1/40GK104426577SQ201410412012
【公開日】2015年3月18日 申請(qǐng)日期:2014年8月20日 優(yōu)先權(quán)日:2013年8月21日
【發(fā)明者】林韶正, 張崇興, 莫世雄 申請(qǐng)人:美國(guó)頻順通訊科技公司