国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      用于可疊置電路互連的大線導電盤的制作方法

      文檔序號:8150528閱讀:368來源:國知局
      專利名稱:用于可疊置電路互連的大線導電盤的制作方法
      技術領域
      本發(fā)明涉及數字存儲器的電互連用的導電盤等電路制造領域,更具體涉及按照將薄膜圖形化在柔性襯底上的壓印和剝離方法制造的大線導電盤。
      背景技術
      很久以來人們企圖在輥對輥連續(xù)制造環(huán)境中,將金屬和半導體薄膜圖形化在柔性塑料卷上,來批量制造互連導電盤和數字存儲器等某些類型的數字電路。但是,這種電路的塑料卷制品當前受到在柔性襯底上所用的實際構圖方法固有缺陷的制約。特別是,現(xiàn)有的構圖方法例如有絲網印刷、噴墨、光刻和激光刻蝕等,每種構圖方法在分辨率和/或生產能力方面都有不足,而且還會引起附屬的缺陷。特別是,以絲網印刷或噴墨為基礎的圖形化方案的生產能力較低,而且以一致的分辨率標準對大范圍材料圖形化受到限制。在柔性襯底上用光刻、激光刻蝕或其他以光學為基礎的圖形化方法生產能力低、成本高且分辨率低。因為這種以光學為基礎的圖形化方案的分辨率受衍射的限制,分辨率與λ/NA成正比,式中λ是照射光的波長,NA是成像系統(tǒng)的光圈孔徑。規(guī)定成像系統(tǒng)的場深度,因此,其處理表面不平整的能力由λ/NA2限制,用這些方法在柔性襯底上的某些點要想分辨一些小的特征是極其困難的。這是因為很難在沒有粉塵顆粒吸附到吸盤或襯底表面或不會引起表面不平整的情況下,能用真空或靜電吸盤夾持柔性襯底,特別是在柔性卷的通常表面粗糙度的情況下更是如此。
      壓印和剝離技術可以提供低成本的電路圖形化方法,其在柔性襯底上進行制造時具有較高的分辨率和生產能力。盡管壓印和剝離技術有某些優(yōu)點,但是有幾個問題限制了它在制造需要大面積互連盤的電子器件方面的應用,大面積互連盤在疊置對準過程中具有需要較小的限制公差的優(yōu)點。為了能在例如耐久廉價的穩(wěn)定存儲器(PIRM)的存儲器層的大面積電路的制造中采用壓印和剝離工藝,必須能夠在半徑至少為50微米的電極端部設置終端導電端接盤。這種端接盤用于多層互連,但是基本的壓印和移去方法不能復制這種尺寸的特征。
      這樣,為了充分提供存儲器模塊(例如某些數字電器裝置中的PIRM型存儲器)中需要的各種類型的數字電路,當在柔性卷襯底上進行圖形化時,需要壓印工藝有高的分辨率和高的生產能力而不限于制造大面積端接盤。

      發(fā)明內容
      根據本發(fā)明的原理,提供用于制造存儲器模塊中使用的不同類型的數字電路的技術,例如用于PIRM交叉點存儲器陣列中的可疊置電路的互連的大線導電盤。
      特別是,本發(fā)明通過引入柵格導電盤壓印工藝原理,克服了現(xiàn)有的柔性襯底的各種構圖方法的各種限止,以及克服了現(xiàn)有的制造例如端接盤的數字電路的壓印工藝的缺點。本發(fā)明的一種形式用于制造可疊置的PIRM交叉點存儲器陣列的端接盤用的行電極和列電極。提供這些電極允許端接盤細分成一組電連接的交叉陰影線相交特征,該特征特別滿足圖形的成功剝離的設計要求,即使是直徑超過100微米的大面積導電盤也能滿足設計要求。本發(fā)明的柵格圖形化方法允許使用預先限制于制造大面積電路的多種不同的光刻方法。而且,通過使用作為一種在模塊內的柔性襯底上進行圖形化方法的壓印和剝離方法(“壓印方法”),可以明顯降低PIRM模塊的工藝復雜性。一個實施例中,根據改進的柵格結構或圖形化方法,在基于塑料卷的輥對輥環(huán)境中制造導電盤,所述改進的柵格結構和圖形化方法提供了壓印和剝離方法的傳統(tǒng)的高分辨率和高生產能力,同時克服了壓印和剝離方在最大尺寸限止方面的傳統(tǒng)限止。
      通過本發(fā)明的柵格導電盤壓印工藝,本發(fā)明可以滿足PIRM交叉點存儲器陣列的需要,使所述的PIRM交叉點存儲器陣列的制造成本經濟并且分辨率高的導電盤,該導電盤提供有大面積的電連續(xù)材料以允許任意給定層與層互連之間具有對準誤差。


      通過以下結合附圖對本發(fā)明優(yōu)選實施例的描述,將更詳細的描述本發(fā)明。
      圖1是現(xiàn)有的數字存儲系統(tǒng)中導電層之間互連用的端接盤的示意圖;圖2是按本發(fā)明的數字存儲器系統(tǒng)中導電層之間互連用的新型格狀圖形大面積端接盤的一個例子的示意圖。
      具體實施例方式
      這里公開的本發(fā)明方法可以用于多種類型的數字電路。通過一個典型的實施例,本發(fā)明的用于制造數字電路的技術將在一種類型的數字電路、大面積線導電盤的環(huán)境下對技術進行討論??梢园凑詹煌墓饪谭椒ㄖ圃霵RIM交叉點存儲器陣列內的可疊置電路的互連通常采用的大面積線導電盤,并且在一個優(yōu)選實施例中,大面積線導電盤可以根據美國專利申請No.######(律師案卷號為10003812,發(fā)明名稱為“壓印掩模光刻”)公開的一種改進的壓印和剝離方法在輥對輥環(huán)境中在基于塑料卷上制造,該美國專利文獻在本文中引作參考。在以下的描述中,為了進行說明,列出了具體的技術術語和具體的實施細節(jié),以便透徹地理解本發(fā)明。但是,本領域的技術人員應了解,在實踐本發(fā)明中可以不需要這些具體的細節(jié)。
      大面積導電盤通常用在當前的電器裝置的數字電路環(huán)境中。這是因為許多用戶裝置,例如(靜止和/或活動畫面的)數碼相機、數字式音樂播放機/錄音機(例如MP3播放機)、個人數字助理(PDA),移動電話等正被構造成產生和/或利用不斷增大量的數字數據,某些裝置需要數字電路的互連,特別是用于可疊置的存儲器之間的互連。特別是,例如在用于拍攝靜止和/或活動圖像的便攜式數碼相機中產生大量的表示圖像的數字數據,這樣,每個數字圖像需要高達幾兆位(MB)的數據存儲,而且,這種存儲必須可從相機中獲得。假設這樣,現(xiàn)有的數字電器裝置需要特殊的存儲器來容納大量的數字數據,并需要互連的數字電路來構建必須的存儲器。
      但是,為了能應用這類數據存儲,存儲器應(1)以較低的成本提供10MB到1千兆(GB)的足夠大的容量;(2)低功耗,例如<<1瓦;(3)有較穩(wěn)定的物理特性以適應便攜式電池電源的工作環(huán)境;(4)最好有短的訪問時間(理想的訪問時間是短于1毫秒)和適中的傳送速度(例如20Mb/s),還能封裝在工業(yè)標準界面模塊中,例如封裝在PCMCIA或小型閃存(CF)卡中。在上述的應用中廣泛利用的當前工業(yè)標準閃存(FLASH)存儲器受到例如高成本和較低容量限制是眾所周知的,這樣新的改進是提供一種稱作“PIRM”(便攜式廉價穩(wěn)定存儲器)的存儲器模塊,它提出了用于數碼相機和其他便攜式裝置的低成本文檔存儲問題。PIRM存儲器的優(yōu)點與上述對家電裝置中高容量存儲器(例如PCMCIA或CF等工業(yè)標準接口,2000G的沖擊容限,低功耗(<<1瓦),短的訪問時間(小于1毫秒),適中的傳送速度(20Mb/s),和足夠大的容量(10MB-1GB))的需求是一致的。此外,PIRM存儲器模塊不用硅襯底,降低了面積密度,并使工藝復雜性降低到最小,因而能降低成本。
      另外,由于在單個模塊中設置電路或存儲器的多個互連層,使作為一次寫入存儲器件的PIRM存儲器模塊為規(guī)定的界面卡形式因素提供較高的容量。由于沒有端接盤單電極為層間連接提供小的導電面積,通過將至少一個互連盤或端接盤(如圖1所示)連接到電極的端部來進行層間連接。此外,這些互連盤通常需要的最小直徑是100μm(半徑50μm),以提供足夠大的電連續(xù)材料,從而允許在電路的不同的可疊置層對準時允許有合理的對準誤差?,F(xiàn)有技術方案中存在問題,這是因為要建立大的電連續(xù)區(qū)域,無論是互連盤或者是其他的數字電路都會很昂貴并需要大批量制造。
      數字存儲器系統(tǒng)的疊置電路中的導電盤制造數字存儲器系統(tǒng)的PIRM存儲器層時,通常要求互連或導電盤在可疊置電路中的電極端上。這是因為,典型的PIRM存儲器模塊用多層膜層構成,其中每層有交叉點存儲器陣列。多層可被疊置,以構成單個存儲器模塊,允許存儲器模塊的存儲容量是在單層上可實現(xiàn)的數據存儲的多倍。因此,PIRM存儲器模塊的構建包括將多層存儲器疊置成的互連的3一維存儲模塊。完全引用的美國專利申請######(律師案卷號為10002367)詳細描述了有關在PIRM存儲器模塊中提供改進的可疊置電路的技術,美國專利申請######(律師案卷號為10003477)詳細描述了以用于電器裝置的數字存儲系統(tǒng)為基礎的通常所稱的PIRM。這兩份美國專利申請所公開的內容在本申請中直接引作參考。導電盤可在PIRM存儲器模塊中找到,其中兩個可疊置電路和導電盤是利用簡單而廉價的工藝制造的。通過采用柔性塑料或金屬襯底,在處于多個層上的電路的制造中可以采用輥對輥工藝。由此在襯底上形成導電盤,以用來制造可疊置電路各層的外部連接。多個層被彼此重疊在另一個上,并層疊在一起。然后通過形成和圖形化外部接觸線來制成存儲器模塊,外部接觸線在存儲器模塊層的邊緣與導電盤電接觸。
      但是,為了減小疊置誤差,當疊置時則需要大面積電路。這樣,導電盤半徑最小必須是50μm,以有效執(zhí)行它們用作多層之間互連的功能。更具體的說,要求導電盤(例如,圖1中的110)較寬(在幾百微米的寬度范圍內),以允許存儲器模塊中的各層之間的互連更容易對準。但是,如上述的,在各種現(xiàn)有的壓印(不論是否涉及剝離或不剝離的步驟)工藝中,制造傳感器、電容器和互連盤時形成的最大構件尺寸受到限制,或者壓印區(qū)的寬度受到限制。
      例如,在基于非剝離的工藝中,如同在美國專利申請######(律師案卷號為100019855)中所描述的(其說明書在此引作參考),由于“毛細”作用,應用的聚合物通過毛細作用進入小(窄)特征區(qū)域,這樣缺乏所需聚合物的大特征區(qū)域,因此壓印具有大特征和小特征的圖形是很困難的。該不均勻的聚合物沉降的實際結果是,與較寬的區(qū)域相比,較小(窄)的區(qū)域具有較高的聚合物分布。同樣,對于以剝離為基礎的工藝,壓印具有大特征(例如,寬區(qū)域)的圖形是有問題的,因為通常用于剝離步驟的壓力敏感粘接劑也許不僅附著在峰上,也會下沉到槽里,從而不小心會附著到所需的淀積物上并從槽底去除所需的淀積物。在不同的壓印工藝給出規(guī)定的最大特征尺寸限制,本發(fā)明的柵格原理用于各種壓印工藝,無論是以剝離為基礎的或以非剝離為基礎的壓印工藝,均需應用本發(fā)明的柵格原理。
      本發(fā)明技術致力于克服了現(xiàn)有的壓印方法的限制,通過將大導電盤細分成一組十字陰影線交叉特征,它分別滿足成功剝離的設計要求,以及非剝離壓印方法中的均勻聚合物沉降要求。在影響上述的毛細作用和沉降作用的因素的基礎上形成可接受的寬度,使細分達到最大程度。這些現(xiàn)象本身表示,該寬度是本領域公知的,但是通常與幾個因素有關。在以剝離為基礎的壓印方法中,理想的寬度特征在于細分至少與以下因素相關(1)襯底的厚度和隨之的柔順性;(2)分層特征的寬度與深度的縱橫比,一般說來,與寬度相比,深度越大,造成的沉降問題越少。在以非剝離為基礎的壓印中,理想的寬度的特征在于,細分至少與以下因素相關(1)液化聚合物的粘度,和(2)寬度與深度的縱橫比,它影響毛細作用速度和傾向。
      為了克服上述的困難,所述區(qū)域被有選擇地圖形化。任何實施例中,該選擇性的圖形化提供導電區(qū)域的規(guī)則陣列或不規(guī)則陣列。優(yōu)選實施例中,圖形化出規(guī)則陣列,以產生交叉陰影線,從而并按需要的寬度細分全部壓印面積,作為由上述因素建立的圖形。所得的優(yōu)選圖形類似柵格,因此能滿足大面積電連續(xù)材料的需要,以允許在層與層的互連過程中有合理的對準誤差。此外,該柵格圖形還提供更大的導體區(qū)域,當與沒有端接或導電盤的單電極相比時,某些部分可以改進層與層互連過程的產量。以一個典型的實施例為例,每個導體在任何地方的寬度范圍在1-3微米(各導體之間的間隙或槽具有與導體相同的寬度尺寸),而優(yōu)選的導電盤寬度或直徑可以在幾百微米數量級,最小寬度或直徑是100微米。這樣進行構建時,本發(fā)明的柵格圖形可以完全避免大線導電盤的卷處理中直壓印和剝離方法中固有的所述困難。
      如圖2所示的本發(fā)明的導電盤210可以按直(一層)柵格圖形壓印形成,或者可以由兩層的組形成,每一分層組具有一組大致平行的導體,它們是相交的,從而與其他的分層的組正交。當然,本發(fā)明還企圖由大致不是柵格形的圖形的不規(guī)則但電連續(xù)的陣列圖形化形成的導電盤。盡管不像以柵格為基礎的圖形化那么有效,但是這種電連續(xù)圖形可以通過設置不導電的柱克服非柵格形壓印和剝離工藝的某些限制,以防止粘接劑剝離槽底處的導電材料。
      只是用舉例的方式詳細描述了本發(fā)明的優(yōu)選實施例,但是在不脫離本發(fā)明范圍的前提下,可以對所述的電路、結構、配置和工藝方面做出許多變化。容易發(fā)現(xiàn),在保持本發(fā)明原理的前提下,導電盤的結構也可以做出很多改變。所述的實施例中,圓的導電盤也可以是其他形狀,可以通過改變導體的數量來滿足上述的剝離要求。
      正如本領域普通技術人員顯然知道,在不脫離所附權利要求書界定的發(fā)明范圍的前提下,這里描述的本發(fā)明的原理可以通過許多其它變型應用到所述電路、結構、配置和工藝中。
      權利要求
      1.一種制造用于可疊置電路中的數字電路的方法,包括下述步驟給柔性襯底的表面涂覆至少一層膜;給所述柔性襯底上的膜涂覆聚合物,以形成具有頂側和底側的至少一個第一多層組,所述底側基本上與所述柔性襯底接觸;通過光刻方法在大致電連續(xù)的有選擇地圖形化的區(qū)域內將所述至少一個第一多層圖形化。
      2.如權利要求1所述的制造數字電路的方法,其中,所述圖形化還包括在基本上電連續(xù)的有選擇地圖形化的區(qū)域內將所述至少一個第一多層組圖形化,以形成大致類似柵格形的圖形(210)。
      3.如權利要求2所述的制造數字電路的方法,利用了壓印和剝離工藝,所述工藝還包括下述步驟;進行所述的大致柵格形圖形的圖形化,該步驟是使所述至少一個第一多層組形成有通過所述頂側的多個大致細長且平行的凹陷部;基本按照所述第一多層組的涂覆和圖形化步驟設置第二多層組;將所述第二多層組施加到第一多層組的頂側上,使得第二多層組的所述多個大致細長且平行的凹陷部與第一多層組的所述多個大致細長且平行的凹陷部基本正交地重疊。
      4.如權利要求2所述的制造數字電路的方法,利用了壓印和剝離工藝,所述工藝還包括下述步驟;給柔性襯底的表面涂覆至少一層膜;給所述柔性襯底上的膜涂覆聚合物,以形成有頂側和底側的第一多層組,所述底邊基本上與所述柔性襯底接觸;在所述聚合物上壓印具有溝槽部分的多個凹陷部;通過將包括所述多個凹限部的區(qū)域一直腐蝕到基本與所述第一多層組內的所述凹陷部的溝槽部分相連的所述襯底表面來將所述第一多層組圖形化;將粘接層施加到所述第一多層組的所述頂側;從所述第一多層組的所述底側剝離所述襯底,以露出所述底側上的大致平的表面;基本按照第一多層組的所述涂覆、形成、壓印和圖形化步驟形成一第二多層組;以大致正交重疊的位置將所述第二多層組施加到所述第一多層組的頂側上。
      5.一種數字電路系統(tǒng),包括存儲器模塊,其具有疊置的多個可疊置的交叉點存儲器陣列,以使單個封裝中具有互連;和多個導電盤,所述導電盤用于通過圖形化的柵格結構提供所述疊置的交叉點存儲器陣列的所述互連。
      6.如權利要求5所述的數字電路系統(tǒng),其中所述導電盤的圖形化的柵格結構是由結合到一起的至少兩個單獨圖形化的層狀材料組沿大致相同的平面方向以大致正交重疊的位置形成。
      7.如權利要求6所述的數字電路系統(tǒng),其中所述至少兩個單獨圖形化的層狀材料組是由在柔性襯底上施加至少一層膜形成的。
      全文摘要
      本發(fā)明公開一種數字電路,例如在柔性襯底上按壓印方法圖形化成柵格(210)的互連導電盤(110),從而特別適合形成稱作耐久廉價的穩(wěn)定存儲器(PIRM)交叉陣列的數字存儲器的電路塊疊置體的互連。
      文檔編號H05K3/20GK1489430SQ0314109
      公開日2004年4月14日 申請日期2003年6月17日 優(yōu)先權日2002年9月17日
      發(fā)明者C·佩爾洛夫, C·陶西, C 佩爾洛夫 申請人:惠普開發(fā)有限公司
      網友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1