專利名稱：用于串?dāng)_補(bǔ)償?shù)姆椒ê碗娐返闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及高速電數(shù)據(jù)通信鏈接，并且更具體地，涉及其中多個(gè)數(shù)據(jù)通信鏈接在并行布置中走線(例如，總線)的個(gè)人計(jì)算機(jī)、服務(wù)器、交換機(jī)以及路由器中的應(yīng)用。
背景技術(shù)：
在例如服務(wù)器中使用的典型數(shù)據(jù)通信鏈接包括一個(gè)或多個(gè)電數(shù)據(jù)總線，該電數(shù)據(jù)總線可將發(fā)送芯片與接收芯片連接。電總線可能通過(guò)焊球走線、穿過(guò)孔(通孔(via))和導(dǎo)線(通常配置為諸如微帶或帶狀線的傳輸線)電鍍，所有這些都影響通信鏈接的電性能。
性能的一個(gè)關(guān)鍵度量標(biāo)準(zhǔn)是串?dāng)_的量，即，從一個(gè)互連到另一個(gè)互連的信號(hào)能量的不理想的耦合。此耦合的發(fā)生是由于焊球、通孔和導(dǎo)線的物理接近性。尤其是，在總線中的一個(gè)線路上的發(fā)送器與總線中的另一個(gè)線路上的下行接收器之間的串?dāng)_(所謂的遠(yuǎn)端串?dāng)_)對(duì)于所接收信號(hào)的質(zhì)量是有害的。通常，該串?dāng)_隨頻率增加，且由此限制總線上可獲得的最大數(shù)據(jù)率。這對(duì)于使用單端信號(hào)發(fā)送的互連尤其正確。
減小串?dāng)_的一般措施包括差分信號(hào)發(fā)送(使用兩個(gè)鄰近的互連來(lái)發(fā)送一個(gè)信號(hào))、接地屏蔽、增加鄰近導(dǎo)體之間的物理間隔、無(wú)源和有源串?dāng)_補(bǔ)償。串?dāng)_補(bǔ)償通常表示在相反極性的互連之間引進(jìn)能量耦合以部分地消除不期望的串?dāng)_的任何結(jié)構(gòu)、裝置、或者(復(fù)雜)電路。串?dāng)_補(bǔ)償通常在接近發(fā)生串?dāng)_的鄰近空間中執(zhí)行，例如，在連接器中或在片上，并且可在沿著通信鏈接的多個(gè)位置重復(fù)。

發(fā)明內(nèi)容
一種用于串?dāng)_補(bǔ)償?shù)姆椒ê脱b置，包括針對(duì)兩個(gè)電通路的長(zhǎng)度估計(jì)偏移(skew)。集成電路耦合至兩個(gè)電通路，且該集成電路包括與其集成的全局串?dāng)_補(bǔ)償元件，該全局串?dāng)_補(bǔ)償元件針對(duì)在兩個(gè)電通路的所有部分上感應(yīng)的串?dāng)_進(jìn)行全局補(bǔ)償。
用于串?dāng)_補(bǔ)償?shù)牧硪环N方法包括估計(jì)偏移以將兩個(gè)電通路之間的偏移維持在一個(gè)閾值以下，提供耦合至兩個(gè)電通路的芯片，該芯片包括與其集成的全局串?dāng)_補(bǔ)償元件，使用全局串?dāng)_補(bǔ)償元件針對(duì)在兩個(gè)電通路的電氣長(zhǎng)度的所有部分之上的串?dāng)_進(jìn)行補(bǔ)償，并且根據(jù)兩個(gè)電通路調(diào)節(jié)全局串?dāng)_補(bǔ)償元件。
根據(jù)本發(fā)明原理的電路包括至少兩個(gè)電通路以及連接至所述至少兩個(gè)電通路的集成電路?？烧{(diào)節(jié)的全局串?dāng)_補(bǔ)償元件與集成電路集成并且連接至兩個(gè)電通路。無(wú)論電氣長(zhǎng)度是在集成電路之上還是之外，將全局串?dāng)_補(bǔ)償元件配置為針對(duì)兩個(gè)電通路的電氣長(zhǎng)度的所有部分上的串?dāng)_進(jìn)行全局補(bǔ)償。
其中結(jié)合附圖閱讀，從以下示范性實(shí)施方式的詳細(xì)描述中，這些和其它目的、特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)。


參考以下附圖，本公開(kāi)將在下文對(duì)優(yōu)選實(shí)施方式的描述中提供細(xì)節(jié)，其中圖1是示出了具有包括根據(jù)示范性實(shí)施方式的全局補(bǔ)償元件的至少一個(gè)芯片的印刷電路板布置的示圖；圖2是示出了在兩個(gè)通信鏈接之間的互感串?dāng)_的例子的示意圖；圖3是示出了在包括局部補(bǔ)償?shù)膬蓚€(gè)通信鏈接之間的互感串?dāng)_的例子的示意圖；圖4是針對(duì)圖2的原始總線以及針對(duì)圖3中的具有局部補(bǔ)償?shù)倪h(yuǎn)端串?dāng)_(FEXT)減小的總線，示出了遠(yuǎn)端串?dāng)_量值(dB)相對(duì)于頻率的曲線圖；圖5是針對(duì)圖2的原始總線以及針對(duì)圖3中的具有局部補(bǔ)償?shù)腇EXT減小的總線，示出了傳輸量值(dB)相對(duì)于頻率的曲線圖；
圖6是示出了圖3的例子的示意圖，其中附加傳輸線鏈接設(shè)置在產(chǎn)生串?dāng)_的互感元件和在兩個(gè)通信鏈接之間的全局補(bǔ)償電容器之間；圖7是針對(duì)不具有用于串?dāng)_的全局補(bǔ)償?shù)脑伎偩€以及針對(duì)圖6中具有全局補(bǔ)償?shù)腇EXT減小的總線，示出了遠(yuǎn)端串?dāng)_(FEXT)量值(dB)相對(duì)于頻率的曲線圖；圖8是針對(duì)不具有用于串?dāng)_的全局補(bǔ)償?shù)脑伎偩€以及針對(duì)圖6中具有全局補(bǔ)償?shù)腇EXT減小的總線，示出了傳輸量值(dB)相對(duì)于頻率的曲線圖；圖9是針對(duì)不具有用于串?dāng)_的全局補(bǔ)償?shù)脑伎偩€以及針對(duì)圖6中具有全局補(bǔ)償?shù)腇EXT減小的總線，示出了遠(yuǎn)端串?dāng)_(FEXT)量值(伏特)相對(duì)于時(shí)間(ns)的曲線圖；圖10是示出了根據(jù)本發(fā)明的散布參數(shù)塊的例子的示意圖，該散布參數(shù)塊包括針對(duì)不同通信鏈接的測(cè)量數(shù)據(jù)，從而模擬在兩個(gè)通信鏈接之間使用全局補(bǔ)償元件的傳輸線鏈接之間的串?dāng)_；圖11是針對(duì)不具有串?dāng)_補(bǔ)償?shù)脑伎偩€以及針對(duì)具有根據(jù)本發(fā)明的如圖10中所模擬的全局補(bǔ)償?shù)腇EXT減小的總線，示出總線I配置的遠(yuǎn)端串?dāng)_(FEXT)量值(dB)相對(duì)于頻率的曲線圖；圖12是針對(duì)不具有串?dāng)_補(bǔ)償?shù)脑伎偩€以及針對(duì)具有根據(jù)本發(fā)明的如圖10中所模擬的全局補(bǔ)償?shù)腇EXT減小的總線，示出總線II配置的遠(yuǎn)端串?dāng)_(FEXT)量值(dB)相對(duì)于頻率的曲線圖；圖13是針對(duì)不具有串?dāng)_補(bǔ)償?shù)脑伎偩€以及針對(duì)具有根據(jù)本發(fā)明的如圖10中所模擬的全局補(bǔ)償?shù)腇EXT減小的總線，示出總線III配置的遠(yuǎn)端串?dāng)_(FEXT)量值(dB)相對(duì)于頻率的曲線圖；圖14是針對(duì)不具有串?dāng)_補(bǔ)償?shù)脑伎偩€以及針對(duì)具有根據(jù)本發(fā)明的如圖10中所模擬的全局補(bǔ)償?shù)腇EXT減小的總線，示出總線IV配置的遠(yuǎn)端串?dāng)_(FEXT)量值(dB)相對(duì)于頻率的曲線圖；圖15是示意性示出根據(jù)一種實(shí)施方式的用于全局串?dāng)_補(bǔ)償?shù)淖內(nèi)荻O管的示意圖；圖16是示出根據(jù)另一種實(shí)施方式的具有用于全局串?dāng)_補(bǔ)償?shù)募す饪晌⒄{(diào)電感器的示意圖；圖17是針對(duì)不具有串?dāng)_補(bǔ)償?shù)脑伎偩€以及針對(duì)具有根據(jù)本發(fā)明的如圖10中由模擬器所模擬的全局補(bǔ)償?shù)腇EXT減小的總線對(duì)于多個(gè)偏移(-20ps、沒(méi)有偏移以及+20ps)的情況，示出了遠(yuǎn)端串?dāng)_(FEXT)量值(dB)相對(duì)于頻率的曲線圖；以及圖18是示出了根據(jù)本發(fā)明的用于提供全局串?dāng)_補(bǔ)償?shù)氖痉缎苑椒ǖ牧鞒虉D。
具體實(shí)施例方式
在此描述的實(shí)施方式提供基于使用簡(jiǎn)單片上元件(或者在發(fā)送側(cè)，或者在接收側(cè))的串?dāng)_補(bǔ)償?shù)姆椒?。有利地，這些實(shí)施方式既不需要位于接近串?dāng)_位置的鄰近空間中的補(bǔ)償(“局部補(bǔ)償”)，也不需要使用復(fù)雜的片上電路。當(dāng)僅僅使用簡(jiǎn)單片上元件的時(shí)候，該補(bǔ)償能夠?qū)Πl(fā)送芯片和接收芯片之間產(chǎn)生的大部分遠(yuǎn)端串?dāng)_(FEXT)起作用(“全局補(bǔ)償”)?？稍O(shè)計(jì)和調(diào)節(jié)片上元件，使得可以通過(guò)例如對(duì)芯片進(jìn)行編程來(lái)解決不同水平的串?dāng)_。優(yōu)選地是在電總線之中的嚴(yán)格偏移控制。
本發(fā)明的實(shí)施方式可采用硬件實(shí)施方式、或包括硬件和軟件元件兩者的實(shí)施方式的形式。在優(yōu)選實(shí)施方式中，本發(fā)明在集成電路中實(shí)現(xiàn)，諸如在半導(dǎo)體芯片或印刷電路板上實(shí)現(xiàn)。然而，實(shí)施方式可以包括易于產(chǎn)生串?dāng)_的任意電路。
在此描述的電路可以是用于集成電路芯片、芯片組或印刷線路板和芯片系統(tǒng)的設(shè)計(jì)的一部分。芯片和/或板設(shè)計(jì)可以以圖形計(jì)算機(jī)編程語(yǔ)言創(chuàng)建，并且存儲(chǔ)在計(jì)算機(jī)存儲(chǔ)介質(zhì)(諸如，盤、磁帶、物理硬驅(qū)動(dòng)、或諸如存儲(chǔ)訪問(wèn)網(wǎng)絡(luò)中的虛擬硬驅(qū)動(dòng))中。如果設(shè)計(jì)者不制造用于制造芯片和板的芯片、板或光刻掩模，則設(shè)計(jì)者通過(guò)物理方式(例如，通過(guò)提供存儲(chǔ)設(shè)計(jì)的存儲(chǔ)介質(zhì)的副本)或電子地(例如通過(guò)因特網(wǎng))直接或間接地向這樣的實(shí)體發(fā)送最后得到的設(shè)計(jì)。然后，存儲(chǔ)的設(shè)計(jì)轉(zhuǎn)換成為用于制造光刻掩模的適當(dāng)格式(例如，GDSII)，典型地，這包括將在晶片上形成的所述芯片設(shè)計(jì)的多個(gè)副本。使用光刻掩模以限定將被蝕刻或以其它方式處理的晶片(和/或其上的層)區(qū)域。
得到的集成電路芯片或板可由制造者以原始晶片形式(即，如具有多個(gè)未封裝芯片的單晶片)，如裸露的管芯，或以封裝的形式分發(fā)。在后一情形中，芯片裝配在單芯片包裝中(諸如塑料載體，具有固定至母板或者其它較高級(jí)載體的導(dǎo)線)、或者裝配在多芯片包裝中(諸如陶瓷載體，其具有表面互連或者內(nèi)埋互連中的任一或兩者)。然后，在任何情形中，芯片與以下進(jìn)行集成其它芯片、分立電路元件、和/或作為(a)中間產(chǎn)品(諸如母板)或者(b)終端產(chǎn)品中任一的一部分的其它信號(hào)處理裝置。終端產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，范圍從玩具以及其它低端應(yīng)用到具有顯示器、鍵盤或者其它輸入裝置以及中央處理器的高級(jí)計(jì)算機(jī)產(chǎn)品。
在接收器芯片處的遠(yuǎn)端串?dāng)_是沿總線所有耦合事件的總和。在許多應(yīng)用中，串?dāng)_總共達(dá)到一個(gè)具有信號(hào)上升/下降時(shí)間的持續(xù)時(shí)間的主脈沖(dominant pulse)。可以防止產(chǎn)生主脈沖的條件包括，例如，多次強(qiáng)反射。這樣的一個(gè)主導(dǎo)脈沖可通過(guò)在一個(gè)特定位置處的簡(jiǎn)單片上無(wú)源元件而在很大程度上獲得補(bǔ)償。建議的位置是片上，或者在發(fā)送器側(cè)或者在接收器側(cè)。這與嘗試抵消沿總線的每個(gè)耦合事件并由此實(shí)現(xiàn)起來(lái)變得更加昂貴且更為復(fù)雜的方法形成對(duì)比。而且，片上補(bǔ)償是可調(diào)節(jié)的且由此可適用于近距離的特定通信鏈接。
現(xiàn)在參考附圖，其中相同的附圖標(biāo)記表示相同或類似的元件，并且從圖1開(kāi)始描述在例如服務(wù)器中的數(shù)據(jù)通信鏈接的示范性元件。電子數(shù)據(jù)總線6通過(guò)背板14將子卡11上的發(fā)送芯片8與子卡12上的接收芯片9連接。芯片8和9利用焊球18裝配在芯片載體16上，接著芯片載體16利用焊球19a裝配在印刷電路板(PCB)20(例如，子卡11和12)上。兩個(gè)連接器24使用焊球19b將背板14與子卡11和12結(jié)合。電總線6的走線通過(guò)焊球18、封裝通孔26a、焊球19a，穿過(guò)PCB通孔26b和導(dǎo)線(帶狀線或者其它傳輸線)28，這些都影響通信鏈接的電性能。
發(fā)送芯片8、接收芯片9、背板14、或者PCB 20可以包括將在下文描述的全局補(bǔ)償元件。盡管全局補(bǔ)償元件可以安置在一個(gè)或者多個(gè)其它位置(例如，發(fā)送芯片、PCB等)，但是此元件優(yōu)選地包括在接收芯片9中。全局補(bǔ)償元件優(yōu)選地是集成到芯片或者板內(nèi)的單個(gè)無(wú)源元件，以針對(duì)裝置/電路的所有部分降低串?dāng)_。一個(gè)優(yōu)點(diǎn)包括，如果估計(jì)的偏移保持在閾值以下，可以使用無(wú)源補(bǔ)償元件以針對(duì)通路中的所有組件降低串?dāng)_。另一個(gè)優(yōu)點(diǎn)包括，可以預(yù)先安置無(wú)源元件，而無(wú)需了解系統(tǒng)中的所有組件。單個(gè)無(wú)源元件消除了對(duì)具有有源元件的復(fù)雜電路的需求，并且降低了在芯片或者板上實(shí)現(xiàn)串?dāng)_補(bǔ)償所需的基板面(real estate)的量。為了示范的目的，在附圖中描述的創(chuàng)造性特征將由接收電路(Rx)來(lái)呈現(xiàn)；然而，還可以使用其它任意電路。
參考圖2，示范性地示出了針對(duì)通信鏈接的一個(gè)串?dāng)_干擾源-被干擾對(duì)象對(duì)的例子。在附圖中將使用以下縮寫“Term”將用于終端，“TL”用于傳輸線，“L”用于電感器，而“C”用于電容器?！癦”是阻抗，“E”是以度表示的電氣長(zhǎng)度，而“F”是頻率。在附圖中描述的用于電子元件的量值和布置僅僅是用于示范性目的，并且可以由本領(lǐng)域技術(shù)人員按需要改變和調(diào)整。
終端Term 1和Term 2屬于被干擾對(duì)象互連25。第一發(fā)送器“In”經(jīng)由傳輸線TL1和TL5鏈接至接收器“Out”。終端Term 3和Term 4屬于干擾源互連27。第二發(fā)送器-接收器對(duì)“AggrIn”和“AggrOut”的走線通過(guò)傳輸線TL3和TL6，且經(jīng)由在L1和L2之間的互感(M)耦合至第一發(fā)送器-接收器對(duì)。耦合導(dǎo)致遠(yuǎn)端串?dāng)_，即，“In”信號(hào)的一部分將由“AggrOut”所接收(且“AggrIn”信號(hào)的一部分將由“Out”所接收)。此遠(yuǎn)端串?dāng)_對(duì)于信號(hào)傳輸是有害的。在此情形中(類似于實(shí)踐中的大多數(shù)情形)，遠(yuǎn)端串?dāng)_是感應(yīng)的(M)。
參考圖3，示范性地示出了針對(duì)遠(yuǎn)端串?dāng)_(FEXT)的局部電容性串?dāng)_補(bǔ)償。在兩個(gè)產(chǎn)生電容性串?dāng)_/耦合的互連之間引入電容C1，其補(bǔ)償如上所述的感應(yīng)耦合。選擇C1的值，以便在感興趣的頻率范圍之上獲得最大的減小。
參考圖4，曲線圖示出在頻域中的FEXT減小。FEXT的減小伴隨著增加的傳輸，如在圖5中可見(jiàn)。
如上所述的串?dāng)_補(bǔ)償在現(xiàn)有技術(shù)中是公知的。現(xiàn)有技術(shù)中不曾描述的是簡(jiǎn)單的補(bǔ)償元件不必位于接近串?dāng)_位置的鄰近處，并且補(bǔ)償元件也不必位于串?dāng)_位置之后(其源自互惠考慮)以獲得類似的性能。
圖6示出了圖2的例子，在串?dāng)_(M)和串?dāng)_補(bǔ)償(C1)的位置之間具有附加的傳輸線TL2和TL4。這些傳輸線TL2和TL4引入對(duì)應(yīng)于實(shí)際空間間隔的時(shí)間延遲。圖7示出了圖6中電路的FEXT，并且圖8示出了圖6中電路的傳輸。如在圖7和8中所見(jiàn)，基本上存在串?dāng)_降低，同時(shí)維持了高傳輸水平。傳輸中的振蕩(圖8)是由于在感應(yīng)性串?dāng)_位置(M)和電容性補(bǔ)償(C1)位置之間的反射引起的。這些振蕩在當(dāng)電容(C1)恰好位于鄰接電感M的時(shí)候(“局部補(bǔ)償”)不會(huì)出現(xiàn)。
圖9示出了在時(shí)域中FEXT的電壓幅度減小。
根據(jù)本發(fā)明的方面的補(bǔ)償方法提供了串?dāng)_補(bǔ)償，該串?dāng)_補(bǔ)償相對(duì)于局部補(bǔ)償(參見(jiàn)，例如圖3)從本質(zhì)上來(lái)講是全局的。由于電子互連總是具有損耗，如圖8中示例的振蕩通常不是問(wèn)題，并且在必要時(shí)可以控制。
為了示出本發(fā)明的方法的有效性，已經(jīng)在頻域內(nèi)測(cè)量了包括一個(gè)干擾源互連和一個(gè)被干擾對(duì)象互連的多個(gè)單端數(shù)據(jù)通信鏈接。如以下描述中所述，下文將引用這些互連總線I在印刷電路板(PCB)上有29英寸布線，2個(gè)連接器，在PCB中有6個(gè)通孔；總線II在PCB上有4英寸布線，在PCB中有2個(gè)通孔；總線III在PCB上有13英寸布線，在芯片載體上有2英寸布線，2個(gè)連接器，在PCB中有6個(gè)通孔；以及總線IV在芯片載體上有4英寸布線。
參考圖10，根據(jù)本發(fā)明的實(shí)施方式，使用商用電路模擬器協(xié)同存儲(chǔ)在塊122中的測(cè)量的散布參數(shù)(S-參數(shù))來(lái)模擬全局補(bǔ)償。使用模擬器以模擬來(lái)自多個(gè)不同通信鏈接(即，總線I、II、III和IV)的測(cè)量數(shù)據(jù)。在圖11、12、13和14中分別示出了模擬的結(jié)果。模擬結(jié)果證實(shí)了根據(jù)本發(fā)明的方面的全局串?dāng)_補(bǔ)償?shù)挠行?。在所有的情形中，使用全局補(bǔ)償時(shí)的FEXT低于不使用補(bǔ)償?shù)脑伎偩€中的FEXT。
應(yīng)注意，在圖10中電容性補(bǔ)償Cc具有的值是1pF或低于1pF，該值正好在片上可實(shí)現(xiàn)的范圍之中。
優(yōu)選地，補(bǔ)償電容Cc在片上實(shí)現(xiàn)，或者在發(fā)送側(cè)、或者在接收器側(cè)。然而，Cc還可以在片外(off-chip)實(shí)現(xiàn)，因?yàn)樵诜庋b中或者在PCB上進(jìn)行調(diào)節(jié)是困難且昂貴的，所以片上實(shí)現(xiàn)提供以下優(yōu)點(diǎn)能夠通過(guò)使用例如變?nèi)荻O管或者其它調(diào)整元件來(lái)調(diào)節(jié)電容值。
電容性補(bǔ)償Cc可以在片上實(shí)現(xiàn)，并且使用變?nèi)荻O管或者其它調(diào)整元件以提供調(diào)節(jié)電容(或者電感)的能力。電容對(duì)電壓的非線性相關(guān)也可能必須作為設(shè)計(jì)之中的要素。
參考圖15，示出了變?nèi)荻O管130的示范性布置?？梢砸远喾N方式實(shí)現(xiàn)變?nèi)荻O管130的偏壓。最簡(jiǎn)單地，該偏壓可通過(guò)電阻器132進(jìn)行，其中與對(duì)應(yīng)于變?nèi)荻O管130的接收器輸入134處(“Rx”代表接收器電路)所觀察到的終端阻抗相比，偏壓電阻器132的值較高。
在主要為電容性封裝串?dāng)_的罕見(jiàn)情形中，互感元件可以作為補(bǔ)償元件插入。
圖16示出了形成互感(由黑點(diǎn)所示)的兩個(gè)片上螺旋型電感器153和155的布置。第一電感器153是串?dāng)_被干擾對(duì)象信號(hào)通路(V)的一部分，而另一個(gè)電感器155是串?dāng)_干擾源通路(A)的一部分。可使得兩個(gè)電感器以及因此它們的互感是可調(diào)節(jié)的。該調(diào)節(jié)可通過(guò)使用激光來(lái)實(shí)現(xiàn)，以微調(diào)(trim)到抽頭154的連接，其中盡管在圖16中只示出了一個(gè)抽頭，但是可以存在多個(gè)抽頭以從中選擇。可替換地，如圖16中所示，通過(guò)施加控制電壓可使得傳導(dǎo)或非傳導(dǎo)的諸如FET(場(chǎng)效應(yīng)晶體管)157的開(kāi)關(guān)元件可用于電地編程抽頭點(diǎn)。如果電感補(bǔ)償值超過(guò)例如1nH，則需要更多的基板面。一個(gè)替換是使用有源裝置來(lái)合成感應(yīng)組件。這可以在小很多的區(qū)域中仿效電感，并且還允許可調(diào)整性，雖然以某些功率損耗為代價(jià)。
在此描述的實(shí)施方式中的一個(gè)重要考慮是互連之間的偏移控制。偏移控制可以包括，例如，對(duì)互連的電氣長(zhǎng)度的嚴(yán)格控制。這可以包括管理偏移(例如，通過(guò)在電通路的部分中增加或者縮短傳輸線長(zhǎng)度(例如，在PCB或芯片上、或者在PCB或芯片之間使用的總線之中))。已經(jīng)執(zhí)行了數(shù)個(gè)使用商用電路模擬器對(duì)電互連的研究以調(diào)查偏移的效果，并且在圖17中示范性地示出了結(jié)果。
參考圖17，如圖所示，不具有偏移的FEXT減小是最好的，而在干擾源和被干擾對(duì)象之間的正的或者負(fù)的偏移根據(jù)頻率使減小降級(jí)。在一種實(shí)施方式中，優(yōu)選地是將偏移控制在閾值以下。例如，閾值可以設(shè)置在大約信號(hào)的沿變化率(edge rate)20％-80％的一半處，使得小于或等于信號(hào)沿變化率20％-80％的一半是可接受的。對(duì)于具有200ps比特持續(xù)時(shí)間的5Gbps通信鏈接，這將意味著使用當(dāng)前互連技術(shù)可以實(shí)現(xiàn)在自由空間中小于33ps的偏移或者大約1cm的傳播。
應(yīng)注意，傳輸、反射以及近端串?dāng)_在全局補(bǔ)償元件的引入之后傾向于惡化。然而，在研究的應(yīng)用中，在接收器輸入處的信噪比的增益永遠(yuǎn)是正的，并且由此串?dāng)_補(bǔ)償是有益的。通常，可以進(jìn)行折衷?？赏ㄟ^(guò)調(diào)整電容或電感值、以及所需的阻尼水平來(lái)選擇平衡，以避免在感興趣頻率帶中的偽振蕩。
通過(guò)選擇適當(dāng)?shù)难a(bǔ)償拓?fù)浜屯ㄟ^(guò)針對(duì)此補(bǔ)償拓?fù)涞鸟詈弦蛩剡M(jìn)行仔細(xì)調(diào)整，根據(jù)本發(fā)明的各方面提供的串?dāng)_補(bǔ)償?shù)念愋涂蓴U(kuò)展至任意電總線中任意數(shù)目的互連、或者擴(kuò)展至不同的差分信號(hào)發(fā)送。這還包括通過(guò)感應(yīng)元件對(duì)主要為電容性的串?dāng)_的補(bǔ)償情形。
作為對(duì)片上補(bǔ)償?shù)囊粋€(gè)替換，串?dāng)_補(bǔ)償組件在某些級(jí)別還可以被并入進(jìn)封裝(或者在印刷電路板級(jí)別、或者在芯片的載體中)。實(shí)際上，優(yōu)選地需要高介電常數(shù)平面層，以適合于用于補(bǔ)償電容器。電感器可印刷在布線(例如，銅)中以獲得較大的值，或者在通孔中的內(nèi)部電感可通過(guò)調(diào)節(jié)印刷電路板中的反焊盤(anti-pad)的設(shè)計(jì)以及使用較窄的鉆孔直徑來(lái)增強(qiáng)。在此情形中，可調(diào)節(jié)性由于微調(diào)技術(shù)而成為可能，但是將導(dǎo)致成本代價(jià)以及封裝布局上的限制。
參考圖18，示意性地示出了用于串?dāng)_補(bǔ)償?shù)胤椒?。在塊202中，估計(jì)偏移以確保在電通路之間的偏移基本上等于并且維持在可接受的水平之內(nèi)。偏移可以取決于電通路自身；然而，偏移可以保持在小于或等于信號(hào)沿變化率20％-80％的一半。當(dāng)基于偏移已知電通路將被匹配的時(shí)候，此步驟可以省略。例如，偏移的估計(jì)可以簡(jiǎn)單地包括，確認(rèn)偏移在干擾源/被干擾對(duì)象對(duì)之間被平衡。這在可以包括測(cè)量偏移或者使用其中已知偏移將被均衡的元件。
塊202可以包括通過(guò)使用具有基本上等于塊203中的電氣長(zhǎng)度的電通路來(lái)控制偏移。這可以包括對(duì)通路的電氣長(zhǎng)度或可能導(dǎo)致信號(hào)傳播延遲的元件等保持嚴(yán)格地控制。
在塊204中，可以估計(jì)電通路之間的串?dāng)_以確定可能需要的全局補(bǔ)償元件的特性。由于全局串?dāng)_補(bǔ)償元件可以放置在電通路的任何位置，有利地，將此元件放置在被干擾對(duì)象和干擾源電通路中的芯片上。在塊206中，提供了集成在芯片上的全局串?dāng)_補(bǔ)償元件。串?dāng)_元件針對(duì)在電通路的電氣長(zhǎng)度的所有部分上的串?dāng)_進(jìn)行全局補(bǔ)償。全局串?dāng)_補(bǔ)償元件優(yōu)選地由簡(jiǎn)單的無(wú)源元件制造，諸如電容器或者電感器。
優(yōu)選地，根據(jù)電通路，補(bǔ)償元件是可調(diào)整/可調(diào)節(jié)的，并且在塊208中根據(jù)將要補(bǔ)償?shù)拇當(dāng)_來(lái)調(diào)節(jié)。在圖16中，對(duì)補(bǔ)償元件進(jìn)行調(diào)節(jié)可以包括通過(guò)例如調(diào)節(jié)變?nèi)荻O管的偏置電壓來(lái)調(diào)節(jié)變?nèi)荻O管，通過(guò)例如激光微調(diào)抽頭連接來(lái)調(diào)節(jié)電感器，或者編程適當(dāng)?shù)目刂齐妷河糜谶B接場(chǎng)效應(yīng)晶體管(FET)或者其它開(kāi)關(guān)。應(yīng)該理解，本發(fā)明的許多優(yōu)點(diǎn)之一包括，當(dāng)偏移被合理地匹配的時(shí)候，針對(duì)元件的任何集合能夠預(yù)先設(shè)置簡(jiǎn)單無(wú)源元件的全局補(bǔ)償元件值，并且串?dāng)_將被顯著減小。在塊210中，在被干擾對(duì)象和干擾源的電通路上的串?dāng)_(特別是FEXT)被全局地減小。
已經(jīng)描述了系統(tǒng)和方法(該系統(tǒng)和方法旨在于是示范性的而不是限制性的)的優(yōu)選實(shí)施方式，注意，本領(lǐng)域技術(shù)人員在以上教導(dǎo)的啟示下，可以做出修改和變形。因而應(yīng)該理解，在公開(kāi)的由所附權(quán)利要求概括的本發(fā)明的范圍和精神以內(nèi)的特定實(shí)施方式中可以做出變化。由此，已經(jīng)描述了細(xì)節(jié)和專利法特別需要的本發(fā)明的方面，在所附權(quán)利要求中闡明了權(quán)利要求和期望由專利證保護(hù)的內(nèi)容。
權(quán)利要求
1.一種用于串?dāng)_補(bǔ)償?shù)姆椒?，包括估?jì)針對(duì)至少兩個(gè)電通路的長(zhǎng)度的偏移；提供耦合至所述至少兩個(gè)電通路的集成電路，所述集成電路包括與其集成的全局串?dāng)_補(bǔ)償元件，該全局串?dāng)_補(bǔ)償元件用于對(duì)所述兩個(gè)電通路的部分的全部長(zhǎng)度上的串?dāng)_進(jìn)行全局補(bǔ)償。
2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括估計(jì)所述至少兩個(gè)電通路之間的串?dāng)_，以確定所述全局串?dāng)_補(bǔ)償元件的特性。
3.根據(jù)權(quán)利要求1所述的方法，其中所述全局串?dāng)_補(bǔ)償元件是可調(diào)整的，并且進(jìn)一步包括調(diào)整所述全局串?dāng)_補(bǔ)償元件。
4.根據(jù)權(quán)利要求1所述的方法，其中所述全局串?dāng)_補(bǔ)償元件包括變?nèi)荻O管，并且進(jìn)一步包括調(diào)整所述變?nèi)荻O管以調(diào)節(jié)所述全局串?dāng)_補(bǔ)償元件。
5.根據(jù)權(quán)利要求4所述的方法，其中調(diào)整所述變?nèi)荻O管包括針對(duì)所述變?nèi)荻O管調(diào)整偏置電壓。
6.根據(jù)權(quán)利要求1所述的方法，其中所述全局串?dāng)_補(bǔ)償元件包括互感，并且進(jìn)一步包括調(diào)整所述互感以調(diào)節(jié)所述全局串?dāng)_補(bǔ)償元件。
7.根據(jù)權(quán)利要求6所述的方法，其中所述互感由激光微調(diào)抽頭連接所調(diào)整。
8.根據(jù)權(quán)利要求6所述的方法，其中所述互感由電激活抽頭連接所調(diào)整。
9.根據(jù)權(quán)利要求1所述的方法，其中估計(jì)偏移包括通過(guò)使用具有基本上相等的電氣長(zhǎng)度的電通路來(lái)控制偏移。
10.一種用于串?dāng)_補(bǔ)償?shù)姆椒ǎü烙?jì)偏移以將兩個(gè)電通路之間的偏移保持在閾值以下；提供耦合至所述兩個(gè)電通路的芯片，所述芯片包括與其集成的全局串?dāng)_補(bǔ)償元件；使用所述全局串?dāng)_補(bǔ)償元件對(duì)所述兩個(gè)電通路的電氣長(zhǎng)度的所有部分上的串?dāng)_進(jìn)行全局補(bǔ)償；以及根據(jù)所述兩個(gè)電通路來(lái)調(diào)節(jié)所述全局串?dāng)_補(bǔ)償元件。
11.根據(jù)權(quán)利要求10所述的方法，進(jìn)一步包括估計(jì)所述兩個(gè)電通路之間的串?dāng)_，以調(diào)節(jié)所述全局串?dāng)_補(bǔ)償元件的特性。
12.根據(jù)權(quán)利要求10所述的方法，其中所述全局串?dāng)_補(bǔ)償元件包括變?nèi)荻O管，并且調(diào)節(jié)包括調(diào)整所述變?nèi)荻O管。
13.根據(jù)權(quán)利要求12所述的方法，其中調(diào)整所述變?nèi)荻O管包括針對(duì)所述變?nèi)荻O管調(diào)整偏置電壓。
14.根據(jù)權(quán)利要求10所述的方法，其中所述全局串?dāng)_補(bǔ)償元件包括互感，并且調(diào)節(jié)包括調(diào)整所述互感。
15.根據(jù)權(quán)利要求14所述的方法，其中所述互感由激光微調(diào)抽頭連接所調(diào)整。
16.根據(jù)權(quán)利要求14所述的方法，其中所述互感由電激活抽頭連接所調(diào)整。
17.根據(jù)權(quán)利要求10所述的方法，其中估計(jì)偏移包括通過(guò)使用具有基本上相等的電氣長(zhǎng)度的電通路來(lái)控制偏移。
18.一種電路，包括至少兩個(gè)電通路；連接至所述至少兩個(gè)電通路的集成電路；以及可調(diào)節(jié)全局串?dāng)_補(bǔ)償元件，其與所述集成電路集成，并且連接至所述兩個(gè)電通路，所述全局串?dāng)_補(bǔ)償元件配置為針對(duì)所述兩個(gè)電通路的電氣長(zhǎng)度的所有部分上的串?dāng)_進(jìn)行全局補(bǔ)償而不論所述電氣長(zhǎng)度是在所述集成電路之上還是之外。
19.根據(jù)權(quán)利要求18所述的方法，其中所述至少兩個(gè)電通路包括閾值之內(nèi)的偏移。
20.根據(jù)權(quán)利要求18所述的方法，其中所述可調(diào)節(jié)全局串?dāng)_補(bǔ)償元件由單個(gè)無(wú)源元件構(gòu)成。
全文摘要
用于串?dāng)_補(bǔ)償?shù)姆椒ê脱b置，包括針對(duì)兩個(gè)電通路的長(zhǎng)度估計(jì)偏移。集成電路耦合至這兩個(gè)電通路，并且該集成電路包括與其集成的全局串?dāng)_補(bǔ)償元件，該全局串?dāng)_補(bǔ)償元件針對(duì)這兩個(gè)電通路部分的全部長(zhǎng)度上的串?dāng)_進(jìn)行全局補(bǔ)償。
文檔編號(hào)H05K1/02GK101067806SQ20071010776
公開(kāi)日2007年11月7日 申請(qǐng)日期2007年4月29日 優(yōu)先權(quán)日2006年5月4日
發(fā)明者Y·H·克沃克, C·舒斯特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司