本發(fā)明涉及顯示技術領域，尤其涉及一種CMOS GOA電路。

背景技術：

液晶顯示器(Liquid Crystal Display，LCD)具有機身薄、省電、無輻射等眾多優(yōu)點，得到了廣泛的應用。如：液晶電視、移動電話、個人數(shù)字助理(PDA)、數(shù)字相機、計算機屏幕或筆記本電腦屏幕等，在平板顯示領域中占主導地位。

現(xiàn)有市場上的液晶顯示器大部分為背光型液晶顯示器，其包括液晶顯示面板及背光模組(backlight module)。液晶顯示面板的工作原理是在薄膜晶體管陣列基板(Thin Film Transistor Array Substrate，TFT Array Substrate)與彩色濾光片基板(Color Filter，CF)之間灌入液晶分子，并在兩片基板上施加驅動電壓來控制液晶分子的旋轉方向，以將背光模組的光線折射出來產生畫面。

主動式液晶顯示器中，每個像素電性連接一個薄膜晶體管(TFT)，薄膜晶體管的柵極(Gate)連接至水平掃描線，漏極(Drain)連接至垂直方向的數(shù)據(jù)線，源極(Source)則連接至像素電極。在水平掃描線上施加足夠的電壓，會使得電性連接至該條水平掃描線上的所有TFT打開，從而數(shù)據(jù)線上的信號電壓能夠寫入像素，控制不同液晶的透光度進而達到控制色彩與亮度的效果。目前主動式液晶顯示面板水平掃描線的驅動主要由外接的集成電路板(Integrated Circuit，IC)來完成，外接的IC可以控制各級水平掃描線的逐級充電和放電。而GOA技術(Gate Driver on Array)即陣列基板行驅動技術，是可以運用液晶顯示面板的陣列制程將柵極驅動電路制作在TFT陣列基板上，實現(xiàn)對柵極逐行掃描的驅動方式。GOA技術能減少外接IC的焊接(bonding)工序，有機會提升產能并降低產品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產品。

傳統(tǒng)的CMOS GOA電路中鎖存電路使用的晶體管數(shù)量較多，不利于窄邊框面板的設計，因此，需要一種的新的CMOS GOA電路設計，減少CMOS GOA電路中的晶體管數(shù)量，縮小顯示產品的邊框大小。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種CMOS GOA電路，能夠有效減少CMOS GOA電路中的晶體管數(shù)量，縮小顯示產品的邊框大小。

為實現(xiàn)上述目的，本發(fā)明提供了一種CMOS GOA電路，包括：多級GOA單元，其中奇數(shù)級GOA單元級聯(lián)，偶數(shù)級GOA單元級聯(lián)；

每一級GOA單元均包括：正反向掃描控制模塊、鎖存模塊、輸出緩沖模塊、輸出模塊、以及復位模塊；

設N、M、以及K均為正整數(shù)，除第一級、第二級、倒數(shù)第二級、及最后一級GOA單元外，在第N級GOA單元中：

所述正反向掃描控制模塊接入上兩級第N-2級GOA單元的級傳信號、下兩級第N+2級GOA單元的級傳信號、正向掃描信號、以及反向掃描信號，用于通過正向掃描信號以及反向掃描信號的電位變化控制GOA電路進行正向掃描或反向掃描，將上兩級第N-2級GOA單元的級傳信號或下兩級第N+2級GOA單元的級傳信號輸入到第一節(jié)點；

所述鎖存模塊包括：第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、以及第六薄膜晶體管，其中，所述第一薄膜晶體管、第二薄膜晶體管、以及第五薄膜晶體管為P型薄膜晶體管，所述第三薄膜晶體管、第四薄膜晶體管、及第六薄膜晶體管為N型薄膜晶體管；

所述第一薄膜晶體管的柵極電性連接第一節(jié)點，源極接入第一控制信號，漏極電性連接第二節(jié)點；所述第二薄膜晶體管的柵極接入級傳信號，源極接入第一控制信號，漏極電性連接第二節(jié)點；所述第三薄膜晶體管的柵極接入級傳信號，源極電性連接第二節(jié)點，漏極電性連接第四薄膜晶體管的源極；所述第四薄膜晶體管的柵極電性連接第一節(jié)點，漏極接入恒壓低電位信號；所述第五薄膜晶體管的柵極電性連接第二節(jié)點，源極接入恒壓高電位信號，漏極輸出級傳信號；所述第六薄膜晶體管的柵極電性連接第二節(jié)點，源極接入第二控制信號，漏極輸出級傳信號；

所述輸出緩沖模塊接入級傳信號，用于對級傳信號進行反相，并將反相后的級傳信號輸入到第三節(jié)點；

所述輸出模塊包括：第一傳輸門、以及第二傳輸門；

所述第一傳輸門的高電位控制端電性連接第三節(jié)點，低電位控制端接入級傳信號，輸入端接入第M條輸出時鐘信號，輸出端輸出第一掃描信號；所述第二傳輸門的高電位控制端電性連接第三節(jié)點，低電位控制端接入級傳信號，輸入端接入第M+2條輸出時鐘信號，輸出端輸出第二掃描信號；

所述復位模塊接入復位信號、恒壓高電位信號、以及級傳信號，用于在復位信號的控制下復位級傳信號為高電位，第一掃描信號、以及第二掃描信號為低電位；

在第4K-3級和第4K-2級GOA單元中，所述第一控制信號為恒壓高電位信號，第二控制信號為鎖存時鐘信號；在第4K級和第4K-1級GOA單元中，所述第一控制信號為鎖存時鐘信號，第二控制信號為恒壓低電位信號。

所述正反向掃描控制模塊包括：第三傳輸門、以及第四傳輸門；

所述第三傳輸門的高電位控制端接入正向掃描信號，低電位控制端接入反向掃描信號，輸入端接入上兩級第N-2級GOA單元的級傳信號，輸出端電性連接第一節(jié)點；所述第四傳輸門的低電位控制端接入正向掃描信號，高電位控制端接入反向掃描信號，輸入端電性連接于下兩級第N+2級GOA單元級傳信號，輸出端電性連接第一節(jié)點。

所述輸出緩沖模塊包括反相器，所述反相器的輸入端接入級傳信號，輸出端電性連接第三節(jié)點。

所述復位模塊包括：第七薄膜晶體管，所述第七薄膜晶體管為P型薄膜晶體管，所述第七薄膜晶體管的柵極接入復位信號，源極接入恒壓高電位信號，漏極接入級傳信號。

所述輸出時鐘信號包括四條輸出時鐘信號：第一條輸出時鐘信號、第二條輸出時鐘信號、第三條輸出時鐘信號、及第四條輸出時鐘信號；當?shù)贛條輸出時鐘信號為第三條輸出時鐘信號時，第M+2條輸出時鐘信號為第一條輸出時鐘信號；當?shù)贛條輸出時鐘信號為第四條輸出時鐘信號時，第M+2條輸出時鐘信號為第二條輸出時鐘信號；

級聯(lián)的奇數(shù)級GOA單元接入第一條輸出時鐘信號與第三條輸出時鐘信號，級聯(lián)的偶數(shù)級GOA單元接入第二條輸出時鐘信號與第四條輸出時鐘信號。

在第一級和第二級GOA單元中，所述第三傳輸門的輸入端接入電路的起始信號。

在最后一級和倒數(shù)第二級GOA單元中，所述第四傳輸門的輸入端接入電路的起始信號。

所述反相器包括：串聯(lián)的第八薄膜晶體管與第九薄膜晶體管，所述第八薄膜晶體管為P型薄膜晶體管，所述第九薄膜晶體管為N型薄膜晶體管；

所述第八薄膜晶體管與第九薄膜晶體管的柵極相互電性連接構成該反相器的輸入端，所述第八薄膜晶體管的源極接入恒壓高電位信號，所述第九薄膜晶體管的漏極接入恒壓低電位信號，所述第八薄膜晶體管的漏極與第九膜晶體管的源極相互電性連接構成該反相器的輸出端。

正向掃描時，所述正向掃描信號為高電位，反向掃描信號為低電位；

反向掃描時，所述正向掃描信號為低電位，反向掃描信號為高電位。

所述第4K-3級或第4K-2級GOA單元掃描時，所述鎖存時鐘信號為低電位；

所述第4K級或第4K-1級GOA單元掃描時，所述鎖存時鐘信號為高電位。

應用于雙邊驅動隔行掃描架構的顯示面板，顯示面板級聯(lián)的奇數(shù)級GOA單元和級聯(lián)的偶數(shù)級GOA單元分別設置于顯示面板的左、右兩邊。

本發(fā)明的有益效果：本發(fā)明提供了一種CMOS GOA電路，該CMOS GOA電路對鎖存模塊中的與非門、以及反相器進行改進，將鎖存時鐘信號接入鎖存模塊中的與非門中或反相器中，通過所述鎖存時鐘信號的電位變化來控制所述鎖存模塊實現(xiàn)級傳信號的輸入和鎖存，相比于現(xiàn)有技術，大大減少了鎖存模塊所需要的晶體管數(shù)量，且不影響電路的正常工作，有利于實現(xiàn)窄邊框或無邊框的顯示產品。

附圖說明

為了能更進一步了解本發(fā)明的特征以及技術內容，請參閱以下有關本發(fā)明的詳細說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。

附圖中，

圖1為本發(fā)明的CMOS GOA電路的第4K-3級或第4K-2級GOA單元的電路圖；

圖2為本發(fā)明的CMOS GOA電路的第4K級或第4K-1級GOA單元的電路圖；

圖3為本發(fā)明的CMOS GOA電路的第一級GOA單元的電路圖；

圖4為本發(fā)明的CMOS GOA電路的最后一級GOA單元的電路圖；

圖5為本發(fā)明的CMOS GOA電路的第二級GOA單元的電路圖；

圖6為本發(fā)明的CMOS GOA電路的倒數(shù)第二級GOA單元的電路圖；

圖7為本發(fā)明的CMOS GOA電路的架構圖；

圖8為本發(fā)明的CMOS GOA電路的正向掃描時序圖；

圖9為本發(fā)明的CMOS GOA電路的反向掃描時序圖；

圖10為本發(fā)明的CMOS GOA電路中反相器的電路圖。

具體實施方式

為更進一步闡述本發(fā)明所采取的技術手段及其效果，以下結合本發(fā)明的優(yōu)選實施例及其附圖進行詳細描述。

請參閱圖1，本發(fā)明提供一種CMOS GOA電路，包括：多級GOA單元，其中奇數(shù)級GOA單元級聯(lián)，偶數(shù)級GOA單元級聯(lián)；

每一級GOA單元均包括：正反向掃描控制模塊100、鎖存模塊200、輸出緩沖模塊300、輸出模塊400、以及復位模塊500；

設N、M、以及K均為正整數(shù)，除第一級、第二級、倒數(shù)第二級、及最后一級GOA單元外，在第N級GOA單元中：

所述正反向掃描控制模塊100接入上兩級第N-2級GOA單元的級傳信號ST(N-2)、下兩級第N+2級GOA單元的級傳信號ST(N+2)、正向掃描信號U2D、以及反向掃描信號D2U，用于通過正向掃描信號U2D以及反向掃描信號D2U的電位變化控制GOA電路進行正向掃描或反向掃描，將上兩級第N-2級GOA單元的級傳信號ST(N-2)或下兩級第N+2級GOA單元的級傳信號ST(N+2)輸入到第一節(jié)點Q(N)。

所述鎖存模塊200包括：第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、以及第六薄膜晶體管T6，其中，所述第一薄膜晶體管T1、第二薄膜晶體管T2、以及第五薄膜晶體管T5為P型薄膜晶體管，所述第三薄膜晶體管T3、第四薄膜晶體管T4、及第六薄膜晶體管T6為N型薄膜晶體管；

所述第一薄膜晶體管T1的柵極電性連接第一節(jié)點Q(N)，源極接入第一控制信號，漏極電性連接第二節(jié)點K(N)；所述第二薄膜晶體管T2的柵極接入級傳信號ST(N)，源極接入第一控制信號，漏極電性連接第二節(jié)點K(N)；所述第三薄膜晶體管T3的柵極接入級傳信號ST(N)，源極電性連接第二節(jié)點K(N)，漏極電性連接第四薄膜晶體管T4的源極；所述第四薄膜晶體管T4的柵極電性連接第一節(jié)點Q(N)，漏極接入恒壓低電位信號VGL；所述第五薄膜晶體管T5的柵極電性連接第二節(jié)點K(N)，源極接入恒壓高電位信號VGH，漏極輸出級傳信號ST(N)；所述第六薄膜晶體管T6的柵極電性連接第二節(jié)點K(N)，源極接入第二控制信號，漏極輸出級傳信號ST(N)；

所述輸出緩沖模塊300接入級傳信號ST(N)，用于對級傳信號ST(N)進行反相，并將反相后的級傳信號ST(N)輸入到第三節(jié)點P(N)；

所述輸出模塊400包括：第一傳輸門TG1、以及第二傳輸門TG2；

所述第一傳輸門TG1的高電位控制端電性連接第三節(jié)點P(N)，低電位控制端接入級傳信號ST(N)，輸入端接入第M條輸出時鐘信號CK(M)，輸出端輸出第一掃描信號Gate(N)_1；所述第二傳輸門TG2的高電位控制端電性連接第三節(jié)點P(N)，低電位控制端接入級傳信號ST(N)，輸入端接入第M+2條輸出時鐘信號CK(M+2)，輸出端輸出第二掃描信號Gate(N)_2；

所述復位模塊500接入復位信號Reset、恒壓高電位信號VGH、以及級傳信號ST(N)，用于在復位信號Reset的控制下復位級傳信號ST(N)為高電位，第一掃描信號Gate(N)_1、以及第二掃描信號Gate(N)_2為低電位。

需要說明的是，請參閱圖1，在第4K-3級和第4K-2級GOA單元中，所述第一控制信號為恒壓高電位信號VGH，第二控制信號為鎖存時鐘信號CT，請參閱圖2，在第4K級和第4K-1級GOA單元中，所述第一控制信號為鎖存時鐘信號CT，第二控制信號為恒壓低電位信號VGL，也即對于級聯(lián)的奇數(shù)級GOA單元來說，第一級GOA單元中，所述第一控制信號為恒壓高電位信號VGH，第二控制信號為鎖存時鐘信號CT，第三級GOA單元中，所述第一控制信號為鎖存時鐘信號CT，第二控制信號為恒壓低電位信號VGL，第五級GOA單元中，所述第一控制信號為恒壓高電位信號VGH，第二控制信號為鎖存時鐘信號CT，第七級GOA單元中，所述第一控制信號為鎖存時鐘信號CT，第二控制信號為恒壓低電位信號VGL，依次類推直至最后一個奇數(shù)級GOA單元，而對于級聯(lián)的偶數(shù)級GOA單元來說，第二級GOA單元中，所述第一控制信號為恒壓高電位信號VGH，第二控制信號為鎖存時鐘信號CT，第四級GOA單元中，所述第一控制信號為鎖存時鐘信號CT，第二控制信號為恒壓低電位信號VGL，第六級GOA單元中，所述第一控制信號為恒壓高電位信號VGH，第二控制信號為鎖存時鐘信號CT，第八級GOA單元中，所述第一控制信號為鎖存時鐘信號CT，第二控制信號為恒壓低電位信號VGL，依次類推直至最后一個偶數(shù)級GOA單元。

進一步地，請參閱圖7，本發(fā)明的CMOS GOA電路應用于雙邊驅動隔行掃描架構的顯示面板，顯示面板級聯(lián)的奇數(shù)級GOA單元和級聯(lián)的偶數(shù)級GOA單元分別設置于顯示面板的左、右兩邊，每一級GOA單元輸出兩個掃描信號，分別對應顯示面板內的兩條掃描線，以正向掃描時為例，該CMOS GOA電路的輸出順序為：第一級GOA單元的第一掃描信號G(1)_1先輸出，接著第二級GOA單元的第一掃描信號G(2)_1輸出，接著第一級GOA單元的第二掃描信號G(1)_2輸出，接著第二級GOA單元的第二掃描信號G(2)_2輸出，接著第三級GOA單元的第一掃描信號G(3)_1輸出，接著第四級GOA單元的第一掃描信號G(4)_1輸出，第三級GOA單元的第二掃描信號G(3)_2輸出，接著第四級GOA單元的第二掃描信號G(4)_2輸出，依次類推直至最后一級GOA單元。

具體地，所述正反向掃描控制模塊100包括：第三傳輸門TG3、以及第四傳輸門TG4，其中，所述第三傳輸門TG3的高電位控制端接入正向掃描信號U2D，低電位控制端接入反向掃描信號D2U，輸入端接入上兩級第N-2級GOA單元的級傳信號ST(N-2)，輸出端電性連接第一節(jié)點Q(N)；所述第四傳輸門TG4的低電位控制端接入正向掃描信號U2D，高電位控制端接入反向掃描信號D2U，輸入端電性連接于下兩級第N+2級GOA單元級傳信號ST(N+2)，輸出端電性連接第一節(jié)點Q(N)。

具體地，所述輸出緩沖模塊300包括反相器F1，所述反相器F1的輸入端接入級傳信號ST(N)，輸出端電性連接第三節(jié)點P(N)，進一步地，請參閱圖10，所述反相器F1包括：串聯(lián)的第八薄膜晶體管T8與第九薄膜晶體管T9，所述第八薄膜晶體管T8為P型薄膜晶體管，所述第九薄膜晶體管T9為N型薄膜晶體管，所述第八薄膜晶體管T8與第九薄膜晶體管T9的柵極相互電性連接構成該反相器F1的輸入端，所述第八薄膜晶體管T8的源極接入恒壓高電位信號VGH，所述第九薄膜晶體管T9的漏極接入恒壓低電位信號VGL，所述第八薄膜晶體管T8的漏極與第九膜晶體管T9的源極相互電性連接構成該反相器F1的輸出端。

具體地，所述復位模塊500包括：第七薄膜晶體管T7，所述第七薄膜晶體管T7為P型薄膜晶體管，所述第七薄膜晶體管T7的柵極接入復位信號Reset，源極接入恒壓高電位信號VGH，漏極接入級傳信號ST(N)。

具體地，所述輸出時鐘信號包括四條輸出時鐘信號：第一條輸出時鐘信號CK(1)、第二條輸出時鐘信號CK(2)、第三條輸出時鐘信號CK(3)、及第四條輸出時鐘信號CK(4)；當?shù)贛條輸出時鐘信號CK(M)為第三條輸出時鐘信號CK(3)時，第M+2條輸出時鐘信號CK(M+2)為第一條輸出時鐘信號CK(1)；當?shù)贛條輸出時鐘信號CK(M)為第四條輸出時鐘信號CK(4)時，第M+2條輸出時鐘信號CK(M+2)為第二條輸出時鐘信號CK(2)，其中，級聯(lián)的奇數(shù)級GOA單元接入第一條輸出時鐘信號CK(1)與第三條輸出時鐘信號CK(3)，級聯(lián)的偶數(shù)級GOA單元接入第二條輸出時鐘信號CK(2)與第四條輸出時鐘信號CK(4)，前一條輸出時鐘信號的下降沿與后一條輸出時鐘信號的上升沿同時產生。

需要說明的是，請參閱圖3至圖6，在本發(fā)明的CMOS GOA電路的第一級和第二級GOA單元中，所述第三傳輸門TG3的輸入端接入電路的起始信號STV，最后一級和倒數(shù)第二級GOA單元中，所述第四傳輸門TG4的輸入端接入電路的起始信號STV。

請參閱圖8與圖9，正向掃描時，所述正向掃描信號U2D為高電位，反向掃描信號D2U為低電位，反向掃描時，所述正向掃描信號U2D為低電位，反向掃描信號D2U為高電位，所述第4K-3級或第4K-2級GOA單元掃描時，所述鎖存時鐘信號CT為低電位，所述第4K級或第4K-1級GOA單元掃描時，所述鎖存時鐘信號CT為高電位。

具體地，請參閱圖8，本發(fā)明的CMOS GOA電路正向掃描的工作過程為：所述正向掃描信號U2D為高電位，反向掃描信號D2U為低電位，第三傳輸門TG3打開，第四傳輸門TG4關閉，上兩級第N-2級GOA單元的級傳信號ST(N-2)提供低電位，第一節(jié)點Q(N)為低電位，第一薄膜晶體管T1打開，恒壓高電位VGH輸出到第二節(jié)點K(N)，第六薄膜晶體管T6打開，鎖存時鐘信號CT提供高電位，級傳信號ST(N)為高電位，第三節(jié)點P(N)為低電位，第一與第二傳輸門TG1、TG2均關閉，接著上兩級第N-2級GOA單元的級傳信號ST(N-2)變?yōu)楦唠娢?，同時鎖存時鐘信號CT變?yōu)榈碗娢?，級傳信號ST(N)變?yōu)榈碗娢?，第三?jié)點P(N)為高電位，第一與第二傳輸門TG1、TG2為打開，第M與第M+2條輸出時鐘信號CK(M)、CK(M+2)輸出，與此同時，在下兩級第N+2級GOA單元中，第三傳輸門TG3接收到低電位的級傳信號ST(N)，使得下兩級第N+2級GOA單元的第一節(jié)點Q(N+2)為變?yōu)榈碗娢?，第一薄膜晶體管T1打開，鎖存時鐘信號CT的低電位傳輸?shù)降诙?jié)點K(N+2)，第五薄膜晶體管T5打開，下兩級第N+2級級傳信號ST(N+2)變?yōu)楦唠娢?，第三?jié)點P(N+2)為低電位，第一與第二傳輸門TG1、TG2關閉，隨后，級傳信號ST(N)與鎖存時鐘信號CT同時變?yōu)楦唠娢?，第六薄膜晶體管T6打開，下兩級第N+2級級傳信號ST(N+2)變?yōu)榈碗娢?，第三?jié)點P(N+2)變?yōu)楦唠娢?，第一和第二傳輸門TG1、TG2打開，第M與第M+2條輸出時鐘信號CK(M)、CK(M+2)輸出，依次類推直至最后一級。

此外，在掃描開始時，復位信號Reset提供低電位脈沖，將各級GOA單元的第七薄膜晶體管T7均打開，恒壓高電位VGH寫入將各級GOA單元的級傳信號ST(N)均復位為高電位，第三節(jié)點P(N)為低電位，第一傳輸門TG1以及第二傳輸門TG2均關閉，第一與第二掃描信號Gate(N)_1、Gate(N)_2均復位為低電位。

請參閱圖9，圖9為本發(fā)明的CMOS GOA電路反向掃描的時序圖，其工作過程與正向掃描相同，只是掃描方向相反，正向掃描為第一級至最后一級，反向掃描為最后一級至第一級，此處不再對其工作過程進行贅述。

綜上所述，本發(fā)明提供了一種CMOS GOA電路，該CMOS GOA電路對鎖存模塊中的與非門、以及反相器進行改進，將鎖存時鐘信號接入鎖存模塊中的與非門中或反相器中，通過所述鎖存時鐘信號的電位變化來控制所述鎖存模塊實現(xiàn)級傳信號的輸入和鎖存，相比于現(xiàn)有技術，大大減少了鎖存模塊所需要的晶體管數(shù)量，且不影響電路的正常工作，有利于實現(xiàn)窄邊框或無邊框的顯示產品。

以上所述，對于本領域的普通技術人員來說，可以根據(jù)本發(fā)明的技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬于本發(fā)明權利要求的保護范圍。