1.一種CMOS GOA電路，其特征在于，包括：多級(jí)GOA單元，其中奇數(shù)級(jí)GOA單元級(jí)聯(lián)，偶數(shù)級(jí)GOA單元級(jí)聯(lián)；
每一級(jí)GOA單元均包括：正反向掃描控制模塊(100)、鎖存模塊(200)、輸出緩沖模塊(300)、輸出模塊(400)、以及復(fù)位模塊(500)；
設(shè)N、M、以及K均為正整數(shù)，除第一級(jí)、第二級(jí)、倒數(shù)第二級(jí)、及最后一級(jí)GOA單元外，在第N級(jí)GOA單元中：
所述正反向掃描控制模塊(100)接入上兩級(jí)第N-2級(jí)GOA單元的級(jí)傳信號(hào)(ST(N-2))、下兩級(jí)第N+2級(jí)GOA單元的級(jí)傳信號(hào)(ST(N+2))、正向掃描信號(hào)(U2D)、以及反向掃描信號(hào)(D2U)，用于通過正向掃描信號(hào)(U2D)以及反向掃描信號(hào)(D2U)的電位變化控制GOA電路進(jìn)行正向掃描或反向掃描，將第上兩級(jí)N-2級(jí)GOA單元的級(jí)傳信號(hào)(ST(N-2))或下兩級(jí)第N+2級(jí)GOA單元的級(jí)傳信號(hào)(ST(N+2))輸入到第一節(jié)點(diǎn)(Q(N))；
所述鎖存模塊(200)包括：第一薄膜晶體管(T1)、第二薄膜晶體管(T2)、第三薄膜晶體管(T3)、第四薄膜晶體管(T4)、第五薄膜晶體管(T5)、以及第六薄膜晶體管(T6)，其中，所述第一薄膜晶體管(T1)、第二薄膜晶體管(T2)、以及第五薄膜晶體管(T5)為P型薄膜晶體管，所述第三薄膜晶體管(T3)、第四薄膜晶體管(T4)、及第六薄膜晶體管(T6)為N型薄膜晶體管；
所述第一薄膜晶體管(T1)的柵極電性連接第一節(jié)點(diǎn)(Q(N))，源極接入第一控制信號(hào)，漏極電性連接第二節(jié)點(diǎn)(K(N))；所述第二薄膜晶體管(T2)的柵極接入級(jí)傳信號(hào)(ST(N))，源極接入第一控制信號(hào)，漏極電性連接第二節(jié)點(diǎn)(K(N))；所述第三薄膜晶體管(T3)的柵極接入級(jí)傳信號(hào)(ST(N))，源極電性連接第二節(jié)點(diǎn)(K(N))，漏極電性連接第四薄膜晶體管(T4)的源極；所述第四薄膜晶體管(T4)的柵極電性連接第一節(jié)點(diǎn)(Q(N))，漏極接入恒壓低電位信號(hào)(VGL)；所述第五薄膜晶體管(T5)的柵極電性連接第二節(jié)點(diǎn)(K(N))，源極接入恒壓高電位信號(hào)(VGH)，漏極輸出級(jí)傳信號(hào)(ST(N))；所述第六薄膜晶體管(T6)的柵極電性連接第二節(jié)點(diǎn)(K(N))，源極接入第二控制信號(hào)，漏極輸出級(jí)傳信號(hào)(ST(N))；
所述輸出緩沖模塊(300)接入級(jí)傳信號(hào)(ST(N))，用于對(duì)級(jí)傳信號(hào)(ST(N))進(jìn)行反相，并將反相后的級(jí)傳信號(hào)(ST(N))輸入到第三節(jié)點(diǎn)(P(N))；
所述輸出模塊(400)包括：第一傳輸門(TG1)、以及第二傳輸門(TG2)；
所述第一傳輸門(TG1)的高電位控制端電性連接第三節(jié)點(diǎn)(P(N))，低電位控制端接入級(jí)傳信號(hào)(ST(N))，輸入端接入第M條輸出時(shí)鐘信號(hào)(CK(M))，輸出端輸出第一掃描信號(hào)(Gate(N)_1)；所述第二傳輸門(TG2)的高電位控制端電性連接第三節(jié)點(diǎn)(P(N))，低電位控制端接入級(jí)傳信號(hào)(ST(N))，輸入端接入第M+2條輸出時(shí)鐘信號(hào)(CK(M+2))，輸出端輸出第二掃描信號(hào)(Gate(N)_2)；
所述復(fù)位模塊(500)接入復(fù)位信號(hào)(Reset)、恒壓高電位信號(hào)(VGH)、以及級(jí)傳信號(hào)(ST(N))，用于在復(fù)位信號(hào)(Reset)的控制下復(fù)位級(jí)傳信號(hào)(ST(N))為高電位，第一掃描信號(hào)(Gate(N)_1)、以及第二掃描信號(hào)(Gate(N)_2)為低電位；
在第4K-3級(jí)和第4K-2級(jí)GOA單元中，所述第一控制信號(hào)為恒壓高電位信號(hào)(VGH)，第二控制信號(hào)為鎖存時(shí)鐘信號(hào)(CT)；在第4K級(jí)和第4K-1級(jí)GOA單元中，所述第一控制信號(hào)為鎖存時(shí)鐘信號(hào)(CT)，第二控制信號(hào)為恒壓低電位信號(hào)(VGL)。
2.如權(quán)利要求1所述的CMOS GOA電路，其特征在于，所述正反向掃描控制模塊(100)包括：第三傳輸門(TG3)、以及第四傳輸門(TG4)；
所述第三傳輸門(TG3)的高電位控制端接入正向掃描信號(hào)(U2D)，低電位控制端接入反向掃描信號(hào)(D2U)，輸入端接入上兩級(jí)第N-2級(jí)GOA單元的級(jí)傳信號(hào)(ST(N-2))，輸出端電性連接第一節(jié)點(diǎn)(Q(N))；所述第四傳輸門(TG4)的低電位控制端接入正向掃描信號(hào)(U2D)，高電位控制端接入反向掃描信號(hào)(D2U)，輸入端接入下兩級(jí)第N+2級(jí)GOA單元級(jí)傳信號(hào)(ST(N+2))，輸出端電性連接第一節(jié)點(diǎn)(Q(N))。
3.如權(quán)利要求1所述的CMOS GOA電路，其特征在于，所述輸出緩沖模塊(300)包括反相器(F1)，所述反相器(F1)的輸入端接入級(jí)傳信號(hào)(ST(N))，輸出端電性連接第三節(jié)點(diǎn)(P(N))。
4.如權(quán)利要求1所述的CMOS GOA電路，其特征在于，所述復(fù)位模塊(500)包括：第七薄膜晶體管(T7)，所述第七薄膜晶體管(T7)為P型薄膜晶體管，所述第七薄膜晶體管(T7)的柵極接入復(fù)位信號(hào)(Reset)，源極接入恒壓高電位信號(hào)(VGH)，漏極接入級(jí)傳信號(hào)(ST(N))。
5.如權(quán)利要求1所述的CMOS GOA電路，其特征在于，所述輸出時(shí)鐘信號(hào)包括四條輸出時(shí)鐘信號(hào)：第一條輸出時(shí)鐘信號(hào)(CK(1))、第二條輸出時(shí)鐘信號(hào)(CK(2))、第三條輸出時(shí)鐘信號(hào)(CK(3))、及第四條輸出時(shí)鐘信號(hào)(CK(4))；當(dāng)?shù)贛條輸出時(shí)鐘信號(hào)(CK(M))為第三條輸出時(shí)鐘信號(hào)(CK(3))時(shí)，第M+2條輸出時(shí)鐘信號(hào)(CK(M+2))為第一條輸出時(shí)鐘信號(hào)(CK(1))；當(dāng)?shù)贛條輸出時(shí)鐘信號(hào)(CK(M))為第四條輸出時(shí)鐘信號(hào)(CK(4))時(shí)，第M+2條輸出時(shí)鐘信號(hào)(CK(M+2))為第二條輸出時(shí)鐘信號(hào)(CK(2))；
級(jí)聯(lián)的奇數(shù)級(jí)GOA單元接入第一條輸出時(shí)鐘信號(hào)(CK(1))與第三條輸出時(shí)鐘信號(hào)(CK(3))，級(jí)聯(lián)的偶數(shù)級(jí)GOA單元接入第二條輸出時(shí)鐘信號(hào)(CK(2))與第四條輸出時(shí)鐘信號(hào)(CK(4))。
6.如權(quán)利要求2所述的CMOS GOA電路，其特征在于，在第一級(jí)和第二級(jí)GOA單元中，所述第三傳輸門(TG3)的輸入端接入電路的起始信號(hào)(STV)；
在最后一級(jí)和倒數(shù)第二級(jí)GOA單元中，所述第四傳輸門(TG4)的輸入端接入電路的起始信號(hào)(STV)。
7.如權(quán)利要求3所述的CMOS GOA電路，其特征在于，所述反相器(F1)包括：串聯(lián)的第八薄膜晶體管(T8)與第九薄膜晶體管(T9)，所述第八薄膜晶體管(T8)為P型薄膜晶體管，所述第九薄膜晶體管(T9)為N型薄膜晶體管；
所述第八薄膜晶體管(T8)與第九薄膜晶體管(T9)的柵極相互電性連接構(gòu)成該反相器(F1)的輸入端，所述第八薄膜晶體管(T8)的源極接入恒壓高電位信號(hào)(VGH)，所述第九薄膜晶體管(T9)的漏極接入恒壓低電位信號(hào)(VGL)，所述第八薄膜晶體管(T8)的漏極與第九膜晶體管(T9)的源極相互電性連接構(gòu)成該反相器(F1)的輸出端。
8.如權(quán)利要求2所述的CMOS GOA電路，其特征在于，正向掃描時(shí)，所述正向掃描信號(hào)(U2D)為高電位，反向掃描信號(hào)(D2U)為低電位；
反向掃描時(shí)，所述正向掃描信號(hào)(U2D)為低電位，反向掃描信號(hào)(D2U)為高電位。
9.如權(quán)利要求1所述的CMOS GOA電路，其特征在于，所述第4K-3級(jí)或第4K-2級(jí)GOA單元掃描時(shí)，所述鎖存時(shí)鐘信號(hào)(CT)為低電位；
所述第4K級(jí)或第4K-1級(jí)GOA單元掃描時(shí)，所述鎖存時(shí)鐘信號(hào)(CT)為高電位。
10.如權(quán)利要求1所述的CMOS GOA電路，其特征在于，應(yīng)用于雙邊驅(qū)動(dòng)隔行掃描架構(gòu)的顯示面板，顯示面板級(jí)聯(lián)的奇數(shù)級(jí)GOA單元和級(jí)聯(lián)的偶數(shù)級(jí)GOA單元分別設(shè)置于顯示面板的左、右兩邊。