專利名稱：源極驅(qū)動器及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種源極驅(qū)動器及其驅(qū)動方法，更特別是關(guān)于一種液晶顯示器的源極驅(qū)動器及其驅(qū)動方法。
背景技術(shù)：
圖1為一已知的主動矩陣型的液晶顯示器裝置100的驅(qū)動電路示意圖。液晶顯示器裝置100包含了一液晶面板110，其上設(shè)有一薄膜晶體管陣列112、一柵極驅(qū)動電路120及一源極驅(qū)動電路130。薄膜晶體管陣列112由復(fù)數(shù)個薄膜晶體管113所組成。每一薄膜晶體管113的柵極113a連接至一對應(yīng)的掃描線114，其源極113b連接至一對應(yīng)的數(shù)據(jù)線116，以及其漏極113c連接至一對應(yīng)的顯示電容118的一端。每一顯示電容118的另一端連接至一共同電壓VCOM。柵極驅(qū)動電路120用以提供切換控制信號(掃描信號)至掃描線114，源極驅(qū)動電路130用以提供層次電壓至數(shù)據(jù)線116。
圖2為一典型的液晶顯示器的源極驅(qū)動電路130的部分示意圖。源極驅(qū)動電路130包含一分壓器200、復(fù)數(shù)個譯碼器202及復(fù)數(shù)個驅(qū)動器204。分壓器200由電阻(器)R1～Rn所形成，用以產(chǎn)生多層次電壓。分壓器200所產(chǎn)生的多層次電壓經(jīng)由譯碼器202內(nèi)的開關(guān)202a的切換而被選擇輸出至驅(qū)動器204的輸入端204a。每一驅(qū)動器204個別對應(yīng)于液晶面板的每一條數(shù)據(jù)線(如圖1的數(shù)據(jù)線116)，并經(jīng)由其輸出端204b而個別連接及驅(qū)動每一條數(shù)據(jù)線。
圖3為美國專利第6,567,327B2號所揭示的驅(qū)動器204的電路圖。該驅(qū)動器204包含了一上拉(pull high)差動放大器210、一下拉(pulllow)差動放大器212。驅(qū)動器204具有一輸入端204a，用以接收一層次電壓Vin，以及具有一輸出端204b。驅(qū)動器204的輸出電壓Vout負反饋至差動放大器210、212的電壓輸入端Vin-，而層次電壓Vin輸入至電壓輸入端Vin+。
上拉差動放大器210當輸出電壓Vout與電壓輸入端Vin+電壓間存在一往上壓差時，上拉差動放大器210才會動作，藉以將輸出電壓Vout往上提高至電壓輸入端Vin+的電壓準位。另外，下拉差動放大器212當輸出電壓Vout與電壓輸入端Vin+電壓間存在一往下壓差時，下拉差動放大器212才會動作，藉以將輸出電壓Vout往下降低至電壓輸入端Vin+的電壓準位。
驅(qū)動器204的動作方式如下概述。輸出電壓Vout會在電壓輸入端Vin+電壓等于Vin-電壓時為穩(wěn)定狀態(tài)。當電壓改變?yōu)閂in+大于Vin-時，即輸入層次電壓Vin大于輸出電壓Vout時，僅開關(guān)S1至S3導(dǎo)通(ON)，使晶體管220受輸出電壓V01控制而導(dǎo)通，然后輸出電壓Vout開始提高至Vin+電壓的電壓準位；最后，僅開關(guān)S0導(dǎo)通，使輸入端204a與輸出端204b短路，讓輸出電壓Vout能夠更準確的拉至輸入層次電壓Vin的電壓準位。而當電壓改變?yōu)閂in+小于Vin-時，即輸入層次電壓電壓Vin小于輸出電壓Vout時，僅開關(guān)S4至S6導(dǎo)通，使晶體管222受輸出電壓V02的控制而導(dǎo)通，然后輸出電壓Vout開始降低至Vin+電壓的電壓準位；最后，僅開關(guān)S0導(dǎo)通，使輸入端204a與輸出端204b短路，讓輸出電壓Vout能夠更準確的拉至輸入層次電壓Vin的電壓準位。
然而，對于上拉差動放大器210而言，當輸出電壓Vout趨近于VDD，且輸入層次電壓Vin大于Vout時，上拉差動放大器210便難以將Vout繼續(xù)上拉；而對于下拉差動放大器212而言，當輸出電壓Vout趨近于VSS，且輸入層次電壓Vin小于Vout時，下拉差動放大器212便難以將Vout繼續(xù)下拉。因此，驅(qū)動器204的輸出電壓Vout范圍便受限制，而無法達到VSS～VDD全部范圍。
有鑒于此，便有需要提供一種電壓驅(qū)動范圍大的液晶顯示器的源極驅(qū)動器，以解決上述已知技術(shù)所存在的問題。

發(fā)明內(nèi)容
本發(fā)明之一目的在于提供一種液晶顯示器的源極驅(qū)動器，其可增加電壓驅(qū)動范圍，并可降低電量的損耗。
本發(fā)明另一目的在于提供一種液晶顯示器的源極驅(qū)動器，其可縮小源極驅(qū)動電路的尺寸，并可降低電路制造成本。
為達上述目的，本發(fā)明提供一種液晶顯示裝置的源極驅(qū)動器，用以驅(qū)動至少一數(shù)據(jù)線，其包含一輸入端，用以接收一預(yù)定電壓準位；一輸出端，電性連接至該數(shù)據(jù)線且具有一輸出電壓準位；一電壓箝制電路，用以將該輸出電壓準位箝制于一預(yù)定電壓范圍內(nèi)；一第一差動放大器，用以將該被箝制的輸出電壓準位往該預(yù)定電壓準位提高；及一第二差動放大器，用以將該被箝制的輸出電壓準位往該預(yù)定電壓準位降低。
根據(jù)本發(fā)明的源極驅(qū)動器，其另包含了一第一開關(guān)電路以及一第二開關(guān)電路，用以在一掃描線時間內(nèi)，將復(fù)數(shù)個預(yù)定電壓準位及復(fù)數(shù)條數(shù)據(jù)線上的輸出電壓準位輪流切換至該第一差動放大器及該第二差動放大器，以藉由該第一差動放大器及該第二差動放大器將該復(fù)數(shù)條數(shù)據(jù)線上的輸出電壓準位個別拉至該復(fù)數(shù)個預(yù)定電壓準位。據(jù)此，由于復(fù)數(shù)條數(shù)據(jù)線可共享該第一及第二差動放大器，因此源極驅(qū)動電路的尺寸可被縮小，且電路制造成本因而被降低。
本發(fā)明另提供一種源極驅(qū)動方法，該方法應(yīng)用于一源極驅(qū)動器中，用以驅(qū)動復(fù)數(shù)條數(shù)據(jù)線，每一數(shù)據(jù)線具有一輸出電壓準位，其中該源極驅(qū)動器包含一第一差動放大器，用以提高該輸出電壓準位，以及一第二差動放大器，用以降低該輸出電壓準位，該方法包含下列步驟將每一數(shù)據(jù)線的輸出電壓準位箝制于一第一電壓準位與一第二電壓準位間，使得該輸出電壓準位大于該第一電壓準位，而小于該第二電壓準位；以及于一預(yù)定時間內(nèi)，藉由該第一差動放大器及該第二差動放大器輪流接收每一數(shù)據(jù)線的輸出電壓準位與一相對應(yīng)的預(yù)定電壓準位，并將每一數(shù)據(jù)線的輸出電壓準位個別拉向該對應(yīng)的預(yù)定電壓準位。根據(jù)本發(fā)明的源極驅(qū)動方法另包含下列一步驟經(jīng)由每一數(shù)據(jù)線個別接收該對應(yīng)的預(yù)定電壓準位，使得每一數(shù)據(jù)線的輸出電壓準位相等于該對應(yīng)的預(yù)定電壓準位。
根據(jù)本發(fā)明的源極驅(qū)動方法，其可經(jīng)由兩個差動放大器驅(qū)動多條數(shù)據(jù)線，藉以減少差動放大器的使用數(shù)目，使得源極驅(qū)動電路的尺寸可被縮小，且電路制造成本可被降低。
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯，下文特舉本發(fā)明實施例，并配合所附圖標，作詳細說明如下。


圖1為一已知主動矩陣型的液晶顯示器裝置的驅(qū)動電路示意圖。
圖2為一典型的液晶顯示器的源極驅(qū)動電路的部分示意圖。
圖3為一已知驅(qū)動器的電路圖。
圖4為根據(jù)本發(fā)明一實施例的液晶顯示器的源極驅(qū)動器的電路方塊圖。
圖5為根據(jù)本發(fā)明圖4實施例的液晶顯示器的源極驅(qū)動器的細部電路圖。
圖6A、圖6B與圖6C用以說明圖5的源極驅(qū)動器于一掃描線時間內(nèi)將輸出電壓準位驅(qū)動至層次電壓準位的兩特定實施例。
圖7為圖5的源極驅(qū)動器的另一替代實施例。
圖8為圖7的源極驅(qū)動器的另一替代實施例。
圖中符號說明VCOM 共同電壓R1、R2、R3、Rn 電阻Vin 層次電壓 Vout 輸出電壓V01、V02、V03、V04 輸出電壓VDD、VSS 電壓源Vin+ 非反相輸入端 Vin- 反相輸入端S1、S2、S3、S4、S5、S6 開關(guān)S7、S8、S9、S10、S11、S12 開關(guān)CR1、CR2 定電流源Vin1、Vin2 層次電壓準位Vout1、Vout2 輸出電壓準位VA、VB 電壓準位NH1、NH2、NH3、NH4、NH5、NH6、NH7NMOS 晶體管PH1、PH2、PH3、PH4、PH5PMOS 晶體管PL1、PL2、PL3、PL4、PL5、PL6、PL7PMOS 晶體管NL1、NL2、NL3、NL4、NL5NMOS 晶體管PC1、PC2、PC3PMOS 晶體管NC1、NC2、NC3NMOS 晶體管VENA0、VENA1、VENB0、VENB1 控制電壓VPRE、VPREB、VTL、VTH 控制電壓100 液晶顯示器裝置 110 液晶面板112 薄膜晶體管陣列 113 薄膜晶體管113a 柵極113b 源極113c 漏極114 掃描線116 數(shù)據(jù)線 118 顯示電容120 柵極驅(qū)動電路130 源極驅(qū)動電路200 分壓器 202 分壓器202a 開關(guān)204 驅(qū)動器204a 輸入端 204b 輸出端210 上拉差動放大器 212 下拉差動放大器
220、228、230PMOS 晶體管222、224、226NMOS 晶體管300 源極驅(qū)動器300a、300b 輸入端300c、300d 輸出端 302 上拉差動放大器302a 非反相輸入端 302b 反相輸入端302c 輸出端304 下拉差動放大器304a 非反相輸入端 304b 反相輸入端304c 輸出端306 電壓箝制電路308 第一開關(guān)電路 310 第二開關(guān)電路312 第三開關(guān)電路具體實施方式
現(xiàn)請參考圖4，其顯示根據(jù)本發(fā)明一實施例的液晶顯示器的源極驅(qū)動器300的電路方塊圖。源極驅(qū)動器300具有兩輸入端300a、300b，用以由一分壓器(如圖2所示的分壓器200)個別接收層次電壓準位Vin1、Vin2，以及兩輸出端300c、300d，用以個別電性連接至一液晶面板的兩數(shù)據(jù)線(如圖1所示的數(shù)據(jù)線116)，其中兩輸出端300c、300d上個別具有輸出電壓準位Vout1、Vout2。源極驅(qū)動器300包含一上拉(pull high)差動放大器302、一下拉(pull low)差動放大器304、一電壓箝制(clamp)電路306、一第一開關(guān)電路308、一第二開關(guān)電路310及一第三開關(guān)電路312。第一開關(guān)電路308具有開關(guān)S1、S2、S3及S4；第二開關(guān)電路310具有開關(guān)S5、S6、S7及S8；以及第三開關(guān)電路312具有開關(guān)S9及S10。
源極驅(qū)動器300用以在一掃描線時間內(nèi)驅(qū)動兩條數(shù)據(jù)線，亦即在一掃描線時間內(nèi)將兩輸出端300c、300d上的輸出電壓準位Vout1、Vout2個別改變?yōu)閮奢斎攵?00a、300b所接收的層次電壓準位Vin1、Vin2。
于源極驅(qū)動器300中，上拉差動放大器302具有一非反相輸入端302a、一反相輸入端302b及一輸出端302c。輸出端302c接回反相輸入端302b。下拉差動放大器304具有一非反相輸入端304a、一反相輸入端304b及一輸出端304c。輸出端304c接回反相輸入端304b。
電壓箝制電路306用以將兩輸出端300c、300d上的輸出電壓準位Vout1、Vout2箝制于一第一電壓準位VA與一第二電壓準位VB之間。
第一開關(guān)電路308的開關(guān)S1、S2、S3及S4用以將輸入端300a、300b的層次電壓準位Vin1、Vin2輪流導(dǎo)通至上拉差動放大器302及下拉差動放大器304的非反相輸入端302a及304a。第二開關(guān)電路310的開關(guān)S5、S6、S7及S8用以將上拉差動放大器302與下拉差動放大器304的輸出端302c與304c輪流導(dǎo)通至輸出端300c、300d。第三開關(guān)電路312的開關(guān)S9及S10用以將輸入端300a、300b個別電性連接至輸出端300c、300d，使得輸出電壓準位Vout1、Vout2個別相等于層次電壓準位Vin1、Vin2。
圖5為根據(jù)本發(fā)明圖4實施例的液晶顯示器的源極驅(qū)動器300的細部電路圖。
于圖5中，源極驅(qū)動器300包含了一上拉差動放大器302、一下拉差動放大器304、一電壓箝制電路306及復(fù)數(shù)用以作為開關(guān)S1至S10的晶體管。
上拉差動放大器302具有一組由N通道金屬氧化物半導(dǎo)體晶體管(NMOS)NH3、NH4所組成的差動對、一組由P通道金屬氧化物半導(dǎo)體晶體管(PMOS)PH1、PH2所組成的電流鏡電路及一定電流源CR1。上拉差動放大器302的輸出端連接至一作為輸出級的P通道金屬氧化物半導(dǎo)體晶體管PH3。晶體管NH3、NH4所組成的差動對個別電性連接至晶體管PH1、PH2所組成的電流鏡電路。更具體而言，晶體管PH1的漏極電性連接至晶體管NH3的漏極，其源極電性連接至一高電位電壓源VDD，以及其柵極電性連接至晶體管PH2的柵極；晶體管PH2的漏極電性連接至晶體管NH4的漏極，其源極電性連接至高電位電壓源VDD，以及其柵極電性連接至其漏極。
晶體管NH3的柵極經(jīng)開關(guān)S1與輸入端300a連接，并經(jīng)開關(guān)S4與輸入端300b連接。晶體管NH4的柵極連接至晶體管PH3的漏極。晶體管NH3、NH4的源極共同連接至一定電流源CR1的一端，定電流源CR1的另一端連接至低電位電壓源VSS。
晶體管PH3作為一充電元件，其源極電性連接至高電位電壓源VDD；其柵極連接至晶體管PH1的漏極；以及其漏極連接至兩P通道金屬氧化物半導(dǎo)體晶體管PH4、PH5的源極。晶體管PH4、PH5的漏極分別連接至輸出端300c與300d，且其柵極分別連接至控制電壓VENA0與VENB0。晶體管PH4、PH5可藉由控制電壓VENA0與VENB0的控制而分別作為圖4所示的開關(guān)S5、S6，以選擇性地將上拉差動放大器302的輸出端V03經(jīng)由晶體管PH3而電性連接至輸出端300c與輸出端300d。
下拉差動放大器304具有一組由P通道金屬氧化物半導(dǎo)體晶體管PL3、PL4所組成的差動對、一組由N通道金屬氧化物半導(dǎo)體晶體管NL1、NL2所組成的電流鏡電路及一定電流源CR2。下拉差動放大器304的輸出端連接至一作為輸出級的N通道金屬氧化物半導(dǎo)體晶體管NL3。晶體管晶體管PL3、PL4所組成的差動對個別電性連接至晶體管NL1、NL2所組成的電流鏡電路。更具體而言，晶體管NL1的漏極電性連接至晶體管PL3的漏極，其源極電性連接至一低電位電壓源VSS，以及其柵極電性連接至晶體管NL2的柵極；晶體管NL2的漏極電性連接至晶體管PL4的漏極，其源極電性連接至低電位電壓源VSS，以及其柵極電性連接至其漏極。
晶體管PL3的柵極經(jīng)由開關(guān)S2與輸入端300a連接，并經(jīng)開關(guān)S3與輸入端300b連接。晶體管PL4的柵極連接至晶體管NL3的漏極。晶體管PL3、PL4的源極共同連接至一定電流源CR2之一端，定電流源CR2的另一端連接至高電位電壓源VDD。
晶體管NL3作為一放電元件，其源極電性連接至低電位電壓源VSS；其柵極連接至晶體管NL1的漏極；以及其漏極連接至兩N通道金屬氧化物半導(dǎo)體晶體管NL4、NL5的源極。晶體管NL4、NL5的漏極分別連接至輸出端300c與300d，且其柵極分別連接至控制電壓VENB1與VENA1。晶體管NL4、NL5可藉由控制電壓VENB1與VENA1的控制而分別作為圖4所示的開關(guān)S8、S7，以選擇性地將下拉差動放大器304的輸出端V04經(jīng)由晶體管NL3而電性連接至輸出端300c與輸出端300d。
電壓箝制電路306具有一第一子箝制電路，其由一N通道金屬氧化物半導(dǎo)體晶體管NC1及一P通道金屬氧化物半導(dǎo)體晶體管PC1所組成；以及一第二子箝制電路，其由一N通道金屬氧化物半導(dǎo)體晶體管NC2及一P通道金屬氧化物半導(dǎo)體晶體管PC2所組成。晶體管NC1與PC1用以作為源極隨耦器，其源極共同連接至輸出端300c；其柵極分別連接至控制電壓VTL與VTH，用以箝制輸出端300c上的輸出電壓準位Vout1于第一電壓準位VA與第二電壓準位VB之間，亦即VA≤Vout1≤VB，其中第一電壓準位VA與第二電壓準位VB均大于低電位電壓源VSS，且小于高電位電壓源VDD；以及其漏極分別連接至一P通道金屬氧化物半導(dǎo)體晶體管PC3(亦稱開關(guān)S11)與N通道金屬氧化物半導(dǎo)體晶體管NC3(亦稱開關(guān)S12)的漏極。晶體管NC2與PC2用以作為源極隨耦器，其源極共同連接至輸出端300d；其柵極分別連接至控制電壓VTL與VTH，用以箝制輸出端300d上的輸出電壓準位Vout2于第一電壓準位VA與第二電壓準位VB之間，亦即VA≤Vout2≤VB；以及其漏極分別連接至一P通道金屬氧化物半導(dǎo)體晶體管PC3與N通道金屬氧化物半導(dǎo)體晶體管NC3的漏極。較佳地，晶體管NC1與NC2具有相同的臨界電壓，以及晶體管PC1與PC2具有相同的臨界電壓。
為了箝制輸出端300c、300d上的輸出電壓準位Vout1、Vout2于第一電壓準位VA與第二電壓準位VB之間，控制電壓VTL、VTH的電壓準位必須符合下列式子VB＞VTL-Vthn2＞＝VA(1)VA＜VTH+Vthp2＜＝VB(2)其中Vthn2為晶體管NC1與NC2的臨界電壓，以及Vthp2為晶體管PC1與PC2的臨界電壓。
于此實施例中，晶體管NC1與NC2的臨界電壓Vthn2等于晶體管NH3及NH4的臨界電壓Vthn1，晶體管PC1與PC2的臨界電壓Vthp2等于晶體管PL3及PL4的臨界電壓Vthp1；控制電壓VTL等于VA加Vthn2(VTL＝VA+Vthn2)，控制電壓VTH等于VB減Vthp2(VTH＝VB-Vthp2)。據(jù)此，當輸出端300c、300d上的輸出電壓準位Vout1、Vout2介于VDD與VB間的電壓準位范圍時，晶體管PC1、PC2導(dǎo)通(源柵極電壓Vsg大于臨界電壓Vthp2)，使得輸出電壓準位Vout1與Vout2分別經(jīng)由晶體管PC1、晶體管PC2，然后再經(jīng)晶體管NC3(若導(dǎo)通)與低電位電壓源VSS的路徑而放電至電壓準位VB＝VTH+Vthp2。另外，當輸出端300c、300d上的輸出電壓準位Vout1、Vout2介于VSS與VA間的電壓準位范圍時，晶體管NC1、NC2導(dǎo)通(閘源極電壓Vgs大于臨界電壓Vthn2)，使得輸出電壓準位Vout1與Vout2分別經(jīng)由晶體管NC1、NC2，然后再經(jīng)晶體管PC3(若導(dǎo)通)與高電位電壓源VDD的路徑而充電至電壓準位VA＝VTL-Vthn2。再者，當輸出端300c、300d上的輸出電壓準位Vout1、Vout2介于VA與VB間的電壓準位范圍時，由于晶體管PC1、PC2、NC1、NC2皆不會導(dǎo)通，因此輸出電壓準位Vout1、Vout2會維持不變。
晶體管PC3與NC3的源極分別連接至高電位電壓源VDD與低電位電壓源VSS，其柵極分別連接至互為反相的控制電壓VPREB與VPRE。
源極驅(qū)動器300另包含開關(guān)S9、S10，用以將輸入端300a、300b上的層次電壓準位Vin1、Vin2直接電性連接(短路)至輸出端300c、300d，以直接驅(qū)動輸出端300c、300d上的輸出電壓準位Vout1、Vout2至層次電壓準位Vin1、Vin2。
應(yīng)了解到，上拉差動放大器302用以在電壓準位VA與高電位電壓源VDD的電壓準位間提高輸出端300c、300d上的輸出電壓準位Vout1、Vout2；以及下拉差動放大器304用以在電壓準位VB與低電位電壓源VSS的電壓準位間降低輸出端300c、300d上的輸出電壓準位Vout1、Vout2。
圖6A及圖6B用以說明圖5(配合參考圖4)的源極驅(qū)動器300于一掃描線時間內(nèi)將輸出電壓準位Vout1、Vout2個別驅(qū)動至層次電壓準位Vin1、Vin2的一特定實施例。圖6A用以說明一掃描線時間(t0至t4)內(nèi)開關(guān)S1至S12的導(dǎo)通(ON)狀態(tài)與斷開(OFF)狀態(tài)。圖6B用以說明輸出電壓準位Vout1、Vout2于該掃描線時間(t0至t4)內(nèi)電壓準位值的變化。于此特定實施例中，假設(shè)兩輸入端300a、300b所接收的層次電壓準位Vin1、Vin2的值分別為V1及VDD，而兩輸出端300c、300d上的輸出電壓準位Vout1、Vout2的值分別為VSS及V2。下文中將說明源極驅(qū)動器300于該掃描線時間內(nèi)將輸出電壓準位Vout1、Vout2的值由VSS及V2個別驅(qū)動至V1及VDD的操作步驟。
首先，在時間t0至t1時，控制電壓VPRE呈一高電位狀態(tài)，控制電壓VPREB呈一低電位狀態(tài)，使晶體管PC3與NC3(開關(guān)S11、S12)分別導(dǎo)通，并令其余開關(guān)S1至S10斷開，如此使得電壓箝制電路306可被致能(enable)，并將輸出電壓準位Vout1、Vout2的值箝制至電壓準位VA與電壓準位VB間。于此期間內(nèi)，電壓箝制電路306將輸出端300c上的輸出電壓準位Vout1的值VSS拉至VA；另外，由于輸出電壓準位Vout2的值V2位于(箝制于)電壓準位VA與電壓準位VB間，因此維持不變。
接著，在時間t1至t2時，開關(guān)S1、S3導(dǎo)通，控制電壓VENA1、VENB0呈一高電位狀態(tài)，控制電壓VENA0、VENB1呈一低電位狀態(tài)，使晶體管PH4(開關(guān)S5)與晶體管NL5(開關(guān)S7)導(dǎo)通，并令其余開關(guān)斷開。于此期間內(nèi)，電壓箝制電路306被不致能(disable)，以解除箝制輸出電壓準位Vout1、Vout2；上拉差動放大器302的晶體管NH3的柵極(非反相輸入端)接收輸入端300a的層次電壓準位Vin1(其值為V1)，而晶體管NH4的柵極(反相輸入端)接收輸出端300c的輸出電壓準位Vout1(其值為VA)；對于上拉差動放大器302而言，由于非反相輸入端上的電壓準位值V1大于反相輸入端上的電壓準位值VA，因此上拉差動放大器302會經(jīng)由晶體管PH3、PH4而將輸出端300c的輸出電壓準位Vout1的值由VA往V1提高。同時，下拉差動放大器304的晶體管PL3的柵極(非反相輸入端)接收輸入端300b的層次電壓準位Vin2(其值為VDD)，而晶體管PL4的柵極(反相輸入端)會接收輸出端300d的輸出電壓準位Vout2(其值為V2)；對于下拉差動放大器304而言，由于非反相輸入端上的電壓準位值VDD大于反相輸入端上的電壓準位值V2，因此下拉差動放大器304不會動作，即輸出端300d的輸出電壓準位Vout2的值V2保持不變。
接著，在時間t2至t3時，開關(guān)S2、S4導(dǎo)通；控制電壓VENA1、VENB0呈一低電位狀態(tài)，控制電壓VENA0、VENB1呈一高電位狀態(tài)，使晶體管PH5(開關(guān)S6)與晶體管NL4(開關(guān)S8)導(dǎo)通，并令其余開關(guān)斷開。于此期間內(nèi)，上拉差動放大器302的晶體管NH3的柵極(非反相輸入端)接收輸入端300b的層次電壓準位Vin2(其值為VDD)，而晶體管NH4的柵極(反相輸入端)接收輸出端300d的輸出電壓準位Vout2(其值為V2)；對于上拉差動放大器302而言，由于非反相輸入端上的電壓準位值VDD大于反相輸入端上的電壓準位值V2，因此上拉差動放大器302會經(jīng)由晶體管PH3、PH5而將輸出端300d的輸出電壓準位Vout2的值由V2往VDD提高。同時，下拉差動放大器304的晶體管PL3的柵極(非反相輸入端)接收輸入端300a的層次電壓準位Vin1(其值為V1)，而晶體管PL4的柵極(反相輸入端)會接收輸出端300c的輸出電壓準位Vout1(其值亦為V1)；對于下拉差動放大器304而言，由于非反相輸入端上的電壓準位等于反相輸入端上的電壓準位，因此下拉差動放大器304不會動作，即輸出端300c的輸出電壓準位Vout1的值V1保持不變。
最后，在時間t3至t4時，僅開關(guān)S9和S10導(dǎo)通，并令其余開關(guān)斷開，使得輸入端300a與300b分別電性連接至輸出端300c與300d。于此期間內(nèi)，輸入端300a與300b上的層次電壓準位Vin1與Vin2直接傳送至輸出端300c與300d，使得輸出電壓準位Vout1與Vout2的值能夠更精確的改變?yōu)閂1與VDD，此動作稱為珈瑪短路(gammashort)。
圖6A及圖6C用以說明圖5(配合參考圖4)的源極驅(qū)動器300于一掃描線時間內(nèi)將輸出電壓準位Vout1、Vout2個別驅(qū)動至層次電壓準位Vin1、Vin2的另一特定實施例。于此一特定實施例中，假設(shè)兩輸入端300a、300b所接收的層次電壓準位Vin1、Vin2的值分別為VA及V3，而兩輸出端300c、300d上的輸出電壓準位Vout1、Vout2的值分別為V1及VDD。圖6C用以說明此特定實施例的輸出電壓準位Vout1、Vout2于該掃描線時間(t0至t4)內(nèi)電壓準位值的變化。
首先，在時間t0至t1時，僅開關(guān)S11、S12導(dǎo)通。于此期間內(nèi)，電壓箝制電路306會將輸出端300d上的輸出電壓準位Vout2的值VDD拉至VB；另外，由于輸出電壓準位Vout1的值V1已位于電壓準位VA與電壓準位VB間，因此維持不變。
接著，在時間t1至t2時，僅開關(guān)S1、S3、S5、S7導(dǎo)通。于此期間內(nèi)，電壓箝制電路306被不致能(disable)，以解除箝制輸出電壓準位Vout1、Vout2；上拉差動放大器302的晶體管NH3的柵極(非反相輸入端)接收輸入端300a的層次電壓準位Vin1(其值為VA)，而晶體管NH4的柵極(反相輸入端)接收輸出端300c的輸出電壓準位Vout1(其值為V1)；對于上拉差動放大器302而言，由于非反相輸入端上的電壓準位值VA小于反相輸入端上的電壓準位值V1，因此上拉差動放大器302不會動作，即輸出端300c的輸出電壓準位Vout1的值V1保持不變。同時，下拉差動放大器304的晶體管PL3的柵極(非反相輸入端)接收輸入端300b的層次電壓準位Vin2(其值為V3)，而晶體管PL4的柵極(反相輸入端)接收輸出端300d的輸出電壓準位Vout2(其值為VB)；對于下拉差動放大器304而言，由于非反相輸入端上的電壓準位值V3大于反相輸入端上的電壓準位值VB，因此下拉差動放大器304不會動作，即輸出端300d的輸出電壓準位Vout2的值VB保持不變。
接著，在時間t2至t3時，僅開關(guān)S2、S4、S6、S8導(dǎo)通。于此期間內(nèi)，上拉差動放大器302的晶體管NH3的柵極(非反相輸入端)接收輸入端300b的層次電壓準位Vin2(其值為V3)，而晶體管NH4的柵極(反相輸入端)接收輸出端300d的輸出電壓準位Vout2(其值為VB)；對于上拉差動放大器302而言，由于非反相輸入端上的電壓準位值V3大于反相輸入端上的電壓準位值VB，因此上拉差動放大器302會經(jīng)由晶體管PH3、PH5而將輸出端300d的輸出電壓準位Vout2的值由VB往V3提高。同時，下拉差動放大器304的晶體管PL3的柵極(非反相輸入端)接收輸入端300a的層次電壓準位Vin1(其值為VA)，而晶體管PL4的柵極(反相輸入端)會接收輸出端300c的輸出電壓準位Vout1(其值亦為V1)；對于下拉差動放大器304而言，由于非反相輸入端上的電壓準位小于反相輸入端上的電壓準位，因此下拉差動放大器304會經(jīng)由晶體管NL3、NL4而將輸出端300c的輸出電壓準位Vout1的值由V1往VA降低。
最后，在時間t3至t4時，僅開關(guān)S9和S10導(dǎo)通，使得輸入端300a與300b分別電性連接至輸出端300c與300d。于此期間內(nèi)，輸入端300a與300b上的層次電壓準位Vin1與Vin2直接傳送至輸出端300c與300d，使得輸出電壓準位Vout1與Vout2的值能夠更精確的改變?yōu)閂A與V3。
由于VB至VDD之間與VA至VSS之間具有足夠的電壓差，因此當需驅(qū)動輸出電壓準位至VDD或VSS時，便較先前技術(shù)容易達成，而不受限制于較小的驅(qū)動范圍。
圖7為圖5的源極驅(qū)動器的另一替代實施例，與圖5相同的元件以相同的標號表示，不再贅述。圖7與圖5的差異在于增加一組由N通道金屬氧化物半導(dǎo)體晶體管NH1、NH2所組成的差動對、一組由P通道金屬氧化物半導(dǎo)體晶體管PL1、PL2所組成的差動對；開關(guān)S1、S2分別由N通道金屬氧化物半導(dǎo)體晶體管NH6、NH7取代，開關(guān)S3、S4分別由P通道金屬氧化物半導(dǎo)體晶體管PL6、PL7取代。
晶體管NH1、NH2的漏極分別電性連接至晶體管PH1、PH2的漏極，其源極則共同電性連接至晶體管NH7的漏極。晶體管NH2、NH4的柵極分別電性連接至晶體管PH5、PH4的漏極。晶體管NH3、NH4的源極共同電性連接至晶體管NH6的漏極。晶體管NH6、NH7的源極電性連接至定電流源CR1的1端，定電流源CR1的另一端連接至低電位電壓源VSS；其柵極分別連接至控制電壓VENA1與VENB1?？刂齐妷篤ENA1與VENB1用分別控制上拉差動放大器302與下拉差動放大器304的致能(enable)或不致能(disable)。
晶體管PL1、PL2的漏極分別電性連接至晶體管NL1、NL2的漏極，其源極則共同電性連接至晶體管PL7的漏極。晶體管PL2、PL4的柵極分別電性連接至晶體管NL4、NL5的漏極。晶體管PL3、PL4的源極共同電性連接至晶體管PL6的漏極。晶體管PL6、PL7的源極電性連接至定電流源CR2的1端，定電流源CR2的另一端連接至高電位電壓源VDD；其柵極分別連接至控制電壓VENA0與VENB0?？刂齐妷篤ENA0與VENB0用分別控制上拉差動放大器302與下拉差動放大器304的致能(enable)或不致能(disable)。
晶體管NH1與晶體管PL3的柵極共同電性連接至輸入端300a上的層次電壓準位Vin1，晶體管NH3與晶體管PL1的柵極共同電性連接至輸入端300b上的層次電壓準位Vin2。
圖7的動作機制如圖6A至圖6C的說明，不再贅述。
圖8為圖7的源極驅(qū)動器的另一替代實施例，與圖7相同的元件以相同的標號表示，不再贅述。圖8與圖7的差異在于，晶體管PC3、NC3分別由開關(guān)S11、S12取代，且開關(guān)S11電性連接晶體管PH4的漏極與晶體管NC1的源極，開關(guān)S12電性連接晶體管PH5的漏極與晶體管NC2的源極。晶體管NC1、NC2的漏極電性連接至高電位電壓源VDD，晶體管PC1、PC2的漏極電性連接至低電位電壓源VSS。
圖8的動作機制如第6A至6C圖的說明，不再贅述。
根據(jù)以上說明，本發(fā)明的源極驅(qū)動器300的電壓驅(qū)動范圍并不會受到如先前技術(shù)的限制，且由于增加了電壓驅(qū)動范圍，藉此而解決已知技術(shù)的問題。
再者，由于復(fù)數(shù)條數(shù)據(jù)線可共享一上拉及一下拉差動放大器302、304，因此源極驅(qū)動電路的尺寸可被縮小，且電路制造成本因而被降低。
應(yīng)了解到，雖然根據(jù)本發(fā)明實施例的源極驅(qū)動器300具有兩組輸入端與輸出端，用以驅(qū)動兩條數(shù)據(jù)線，但其亦可僅具有一組，用以驅(qū)動一條數(shù)據(jù)線；或者，若一掃描線時間夠長，本發(fā)明實施例的源極驅(qū)動器300亦可具有超過兩組以上的多組輸入端與輸出端，以藉由開關(guān)電路的輪流切換，驅(qū)動復(fù)數(shù)條數(shù)據(jù)線。
雖然本發(fā)明已以前述實施例揭示，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與修改。因此本發(fā)明的保護范圍當視所述的權(quán)利要求范圍所界定者為準。
權(quán)利要求
1.一種源極驅(qū)動器，其特征是，包含一第一差動電路，具有一輸入端用以接收一第一輸入訊號，與一輸出端用以依據(jù)該第一輸入訊號，產(chǎn)生一第一輸出訊號；以及一第一電壓箝制電路，具有一輸入端耦接該第一差動電路的輸出端，用以箝制該第一輸出訊號于一第一電壓準位與一第二電壓準位之間。
2.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，該第一差動電路耦接于一高電位電壓源，且該高電位電壓源的電壓準位大于該第一電壓準位與該第二電壓準位。
3.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，另包含一第一開關(guān)電路，耦接該第一差動電路；以及一第二差動電路，耦接該第一開關(guān)電路；其中該第一開關(guān)電路選擇性導(dǎo)通該第一輸入訊號至該第一差動電路或?qū)ㄔ摰谝惠斎胗嵦栔猎摰诙顒与娐贰?br> 4.如權(quán)利要求3所述的源極驅(qū)動器，其特征是，另包含一第二開關(guān)電路，耦接該第一差動電路與該第二差動電路；其中當該第一開關(guān)電路導(dǎo)通該第一輸入訊號至該第一差動電路時，則該第二開關(guān)電路導(dǎo)通一第二輸入訊號至該第二差動電路。
5.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，另包含一第一開關(guān)電路，耦接該第一差動電路；以及一第二差動電路，耦接該第一開關(guān)電路，該第二差動電路具有一輸出端；其中該第一開關(guān)電路選擇性導(dǎo)通該第一差動電路的輸出端與該第一電壓箝制電路的輸入端或?qū)ㄔ摰诙顒与娐返妮敵龆伺c該第一電壓箝制電路的輸入端。
6.如權(quán)利要求5所述的源極驅(qū)動器，其特征是，另包含一第二電壓箝制電路，具有一輸入端；一第二開關(guān)電路，耦接該第二差動電路與該第二電壓箝制電路；其中當該第一開關(guān)電路導(dǎo)通該第一差動電路的輸出端與該第一電壓箝制電路的輸入端時，則該第二開關(guān)電路導(dǎo)通該第二差動電路的輸出端與該第二電壓箝制電路的輸入端。
7.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，該第一電壓箝制電路另包含一第一開關(guān)電路，用以選擇性致能該第一電壓箝制電路。
8.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，另包含一第一開關(guān)電路，用以選擇性連接該驅(qū)動裝置的輸入端與輸出端。
9.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，另包含一第一開關(guān)電路，耦接該第一差動電路，其中該第一開關(guān)電路選擇性致能該第一差動電路。
10.如權(quán)利要求9所述的源極驅(qū)動器，其特征是，另包含一第二開關(guān)電路；以及一第二差動電路，耦接該第二開關(guān)電路；其中當該第一開關(guān)電路致能該第一差動電路時，則該第二開關(guān)電路不致能該第二差動電路。
11.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，該驅(qū)動裝置應(yīng)用于一液晶顯示裝置。
12.如權(quán)利要求1所述的源極驅(qū)動器，其特征是，另包含一多層次電壓產(chǎn)生電路，耦接該第一差動電路。
13.一種源極驅(qū)動方法，其特征是，包含下列步驟箝制一第一輸出訊號于一第一電壓準位與一第二電壓準位之間；以及依據(jù)該第一輸出訊號與一第二輸入訊號，產(chǎn)生一第二輸出訊號，并以該第二輸出訊號作為該第一輸出訊號。
14.如權(quán)利要求13所述的源極驅(qū)動方法，其特征是，另包含下列步驟解除箝制該第一輸出訊號。
15.如權(quán)利要求13所述的源極驅(qū)動方法，其特征是，另包含下列步驟將該第二輸出訊號往該第二輸入訊號提高。
16.如權(quán)利要求13所述的源極驅(qū)動方法，其特征是，另包含下列步驟將該第二輸出訊號往該第二輸入訊號降低。
17.如權(quán)利要求13所述的源極驅(qū)動方法，其特征是，另包含下列步驟以該第二輸出訊號驅(qū)動一液晶顯示裝置。
18.如權(quán)利要求13所述的源極驅(qū)動方法，其特征是，另包含下列步驟產(chǎn)生一多層次電壓作為該第二輸入訊號。
全文摘要
一種液晶顯示裝置的源極驅(qū)動器，用以驅(qū)動至少一數(shù)據(jù)線，其包含一輸入端，用以接收一預(yù)定電壓準位；一輸出端，電性連接至該數(shù)據(jù)線且具有一輸出電壓準位；一電壓筘制電路，用以將該輸出電壓準位筘制于一預(yù)定電壓范圍內(nèi)；一第一差動放大器，用以將該被箝制的輸出電壓準位往該預(yù)定電壓準位提高；及一第二差動放大器，用以將該被箝制的輸出電壓準位往該預(yù)定電壓準位降低。本發(fā)明另提供一種液晶顯示裝置的源極驅(qū)動方法。
文檔編號G02F1/13GK1822085SQ200510009400
公開日2006年8月23日 申請日期2005年2月18日 優(yōu)先權(quán)日2005年2月18日
發(fā)明者張耀光, 邱明正 申請人:奇景光電股份有限公司