芯片上電可靠性自動(dòng)檢測(cè)裝置和檢測(cè)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片自動(dòng)檢測(cè)技術(shù)領(lǐng)域，特指一種芯片上電可靠性檢測(cè)裝置和檢測(cè)方法。
【背景技術(shù)】
[0002]芯片由外部I/O電路(以下簡(jiǎn)稱I/O電路)和內(nèi)核電路組成，內(nèi)核電路是芯片內(nèi)部的核心運(yùn)算部分，它由運(yùn)算單元、寄存器文件、高速緩存和常規(guī)存儲(chǔ)單元組成，對(duì)從外界獲取的數(shù)據(jù)進(jìn)行高速的運(yùn)算處理，并通過(guò)I/O電路輸出到芯片外部。I/O電路是芯片內(nèi)核與外部引腳連接的橋梁，它主要分布于芯片的外圍，具有邏輯輸入輸出、電平轉(zhuǎn)換、保護(hù)芯片等功能，典型的有ESD(Electro-static Discharge，靜電釋放)保護(hù)電路、上電順序控制保護(hù)電路等。芯片的I/O電路和內(nèi)核電路采用兩路單獨(dú)供電，這是由于內(nèi)核電路和I/O電路使用不同的供電電壓，并且上電順序有先后之分。I/O電路的工作電壓要保證其具有較強(qiáng)的外部驅(qū)動(dòng)能力，在板級(jí)設(shè)計(jì)時(shí)要考慮到與其它芯片的電壓匹配，故具有較高的工作電壓。在芯片高速運(yùn)算過(guò)程中，為保證電平翻轉(zhuǎn)速度和出于對(duì)高集成度電路功耗散熱的考慮，內(nèi)核電路供電電壓要低于I/O電路電壓，且隨著集成電路技術(shù)不斷發(fā)展，芯片的工作頻率和集成度不斷提高，內(nèi)核電路電壓也在不斷降低。
[0003]芯片上電順序有先后之分，主要目的是為了保護(hù)芯片。在上電過(guò)程中，如果內(nèi)核電路先獲得供電，I/O電路沒(méi)有得到供電，這時(shí)并不會(huì)對(duì)芯片產(chǎn)生損壞，只是沒(méi)有輸入輸出而已。但是如果I/O電路先得到供電，內(nèi)核電路后得到供電，則有可能會(huì)導(dǎo)致芯片和外圍引腳同時(shí)作為輸出端，此時(shí)，如果雙方輸出的值是相反的，那么芯片輸出端和外圍引腳輸出端就會(huì)因?yàn)榉聪蝌?qū)動(dòng)可能出現(xiàn)大電流，從而減少器件的壽命，甚至損壞器件。
[0004]在芯片使用過(guò)程中，板級(jí)開(kāi)發(fā)時(shí)一般可以控制先內(nèi)核電路再I/O電路的上電順序，但為避免出現(xiàn)意外干擾，目前業(yè)界對(duì)芯片上電順序保護(hù)主要采取在芯片的I/O電路中設(shè)置上電順序控制保護(hù)電路。上電順序控制保護(hù)電路是I/O電路的一個(gè)模塊，是芯片本身的一部分，一般由若干晶體管搭接的反相器、電壓選擇器、交叉耦合電路等部分組成，其所具有的邏輯功能可以在外部上電順序發(fā)生反向時(shí)，形成控制信號(hào)，該控制信號(hào)會(huì)控制下一級(jí)開(kāi)關(guān)電路截?cái)鄬?duì)I/O電路的供電，在內(nèi)核電路上電成功后，該控制信號(hào)會(huì)被修改，開(kāi)啟對(duì)I/o電路的供電通路，從而保證了芯片內(nèi)部正確的上電順序。
[0005]目前尚無(wú)芯片上電可靠性自動(dòng)檢測(cè)裝置，一般通過(guò)人工手動(dòng)操作開(kāi)關(guān)控制I/O電路和內(nèi)核電路的上電和斷電，但手動(dòng)操作易造成失誤，引入額外的干擾；每次手動(dòng)操作開(kāi)關(guān)控制I/O電路和內(nèi)核電路的上電和斷電，只能測(cè)試一次芯片上電運(yùn)行結(jié)果，而且結(jié)果判定也是采用示波器和邏輯分析儀等測(cè)量方式，在大強(qiáng)度的手動(dòng)操作中會(huì)造成測(cè)量不準(zhǔn)確，不適合做長(zhǎng)時(shí)間、大強(qiáng)度上電檢測(cè)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問(wèn)題是:針對(duì)現(xiàn)有技術(shù)存在的手動(dòng)操作易造成失誤、測(cè)量不準(zhǔn)確、不適合做長(zhǎng)時(shí)間、高強(qiáng)度重復(fù)上電檢測(cè)等技術(shù)問(wèn)題，本發(fā)明提供一種操作簡(jiǎn)便、可靠性和穩(wěn)定性高的芯片上電可靠性自動(dòng)檢測(cè)裝置及檢測(cè)方法。
[0007]為解決上述問(wèn)題，本發(fā)明采取的技術(shù)方案為:
[0008]一種芯片上電可靠性自動(dòng)檢測(cè)裝置，包括用于運(yùn)行顯控軟件的PC機(jī)和用于芯片測(cè)試的測(cè)試板。所述PC機(jī)與測(cè)試板通過(guò)串口電纜相連并進(jìn)行通信。
[0009]在PC機(jī)中安裝有顯控軟件，顯控軟件接收測(cè)試人員輸入的測(cè)試信息，測(cè)試信息包括芯片類型、測(cè)試強(qiáng)度(即反復(fù)上電的次數(shù))、上電順序(包括先內(nèi)核供電后I/O供電和先I/o供電后內(nèi)核供電兩種)、上電電壓值以及上電時(shí)間間隔(即內(nèi)核和I/O上電所間隔的時(shí)間差)。為避免間隔過(guò)長(zhǎng)對(duì)芯片造成損壞，該時(shí)間差應(yīng)設(shè)置在O?Is之間)，顯控軟件將這些測(cè)試信息組裝成數(shù)據(jù)幀通過(guò)串口電纜發(fā)送給測(cè)試板。測(cè)試板從PC機(jī)接收數(shù)據(jù)幀，按照數(shù)據(jù)幀執(zhí)行相應(yīng)的功能，采集上電后測(cè)試板實(shí)測(cè)的兩路供電值(內(nèi)核電路工作電壓值和I/o電路工作電壓值)，以及上電是否成功(上電是否成功是指待測(cè)芯片上電后是否正常工作)的結(jié)果信息，并將實(shí)測(cè)的兩路供電值和上電是否成功的結(jié)果信息回傳給PC機(jī)，PC機(jī)上的顯控軟件輸出芯片上電測(cè)試結(jié)果:1、每一輪測(cè)試上電成功的次數(shù)，這是最重要的結(jié)果；
2、每次上電后測(cè)試板實(shí)測(cè)的兩路供電值，這是用于增強(qiáng)該裝置可靠性的輔助措施。
[0010]PC機(jī)中顯控軟件流程為:
[0011]1.從鍵盤獲取用戶輸入的測(cè)試信息(芯片類型、測(cè)試強(qiáng)度、上電順序、上電電壓、時(shí)間間隔)；
[0012]2.將該測(cè)試信息封裝成數(shù)據(jù)幀發(fā)送至測(cè)試板；數(shù)據(jù)幀的封裝格式為:第O個(gè)字節(jié)儲(chǔ)存數(shù)據(jù)幀頭0x68 ;第一個(gè)字節(jié)存儲(chǔ)芯片類型；第二個(gè)和第三個(gè)字節(jié)存儲(chǔ)測(cè)試次數(shù)；第四個(gè)字節(jié)存儲(chǔ)上電順序；第五個(gè)字節(jié)存儲(chǔ)第一路上電電壓；第六個(gè)字節(jié)存儲(chǔ)第二路上電電壓；第七個(gè)和第八個(gè)字節(jié)存儲(chǔ)上電時(shí)間間隔。
[0013]3.顯示當(dāng)前測(cè)試信息；
[0014]4.等待接收來(lái)自于測(cè)試板的測(cè)試結(jié)果，包括兩部分:上電成功次數(shù)，當(dāng)前供電電壓；
[0015]5.接收測(cè)試結(jié)果，并顯示測(cè)試結(jié)果；
[0016]6.結(jié)束。
[0017]測(cè)試板由串口芯片，F(xiàn)PGA (Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)，主控芯片，數(shù)控電源模塊，A/D轉(zhuǎn)換芯片，測(cè)試芯片插槽和與測(cè)試芯片匹配的插卡組成。
[0018]串口芯片通過(guò)串口電纜與PC機(jī)和主控芯片相連。串口芯片是測(cè)試板與PC機(jī)的接口，采用標(biāo)準(zhǔn)的串口通信協(xié)議，實(shí)現(xiàn)測(cè)試板與PC機(jī)的通信。串口芯片從PC機(jī)接收數(shù)據(jù)幀，將數(shù)據(jù)幀傳給主控芯片，并將從主控芯片獲得的測(cè)試板的測(cè)試結(jié)果回傳給PC機(jī)。
[0019]FPGA與主控芯片和測(cè)試芯片插槽相連。FPGA是可編程器件，其內(nèi)部包括可配置邏輯模塊，允許無(wú)限次的編程。本發(fā)明FPGA內(nèi)的可配置邏輯模塊完成以下邏輯功能:FPGA捕捉被測(cè)芯片通過(guò)測(cè)試芯片插槽輸出的脈沖信號(hào)(被測(cè)芯片引腳輸出的脈沖信號(hào)，通過(guò)插卡與插槽連接最后傳至FPGA)，并定義一個(gè)只讀型地址Addr_pulse，當(dāng)FPGA檢測(cè)上跳變和下跳變依次發(fā)生時(shí)，將Addr_pulse置l，Addr_pulse置I表明芯片上電成功，主控芯片通過(guò)訪問(wèn)Addr_pulse便可以得知FPGA對(duì)脈沖信號(hào)采集的結(jié)果。
[0020]主控芯片與FPGA、串口芯片、A/D轉(zhuǎn)換芯片和數(shù)控電源模塊相連，主控芯片是DSP(Digital Signal Processor，數(shù)字信號(hào)處理器)芯片，可以用來(lái)快速的實(shí)現(xiàn)各種數(shù)據(jù)處理。主控芯片中寫有上電可靠性自動(dòng)檢測(cè)軟件，上電可靠性自動(dòng)檢測(cè)軟件從串口芯片接收數(shù)據(jù)幀并根據(jù)PC機(jī)中生成數(shù)據(jù)幀的方式反向解析出數(shù)據(jù)幀中的測(cè)試信息，根據(jù)測(cè)試信息控制數(shù)控電源模塊為待測(cè)芯片提供電源；主控芯片訪問(wèn)FPGA中Addr_pulse的值，判斷被測(cè)芯片是否上電成功；主控芯片從A/D轉(zhuǎn)換芯片讀取測(cè)試插卡的I/O和內(nèi)核供電的兩路電壓。
[0021]主控芯片的上電可靠性自動(dòng)檢測(cè)軟件流程為:
[0022]I)上電啟動(dòng)，主控芯片從串口芯片接收數(shù)據(jù)幀；
[0023]2)對(duì)接收到的數(shù)據(jù)幀進(jìn)行解析，方法是根據(jù)PC機(jī)生成數(shù)據(jù)幀的方式反向解析，形成測(cè)試信息，測(cè)試信息包括芯片類型、測(cè)試強(qiáng)度(用戶希望的測(cè)試次數(shù))、上電順序、上電電壓值以及時(shí)間間隔；
[0024]3)設(shè)定記錄測(cè)試次數(shù)的變量i并將i初始化為O ;
[0025]4)判斷i是否大于等于測(cè)試強(qiáng)度，如果是則轉(zhuǎn)16)，否則轉(zhuǎn)5);
[0026]5)根據(jù)2)解析出的上電電壓值確定I/O電路和內(nèi)核電路兩路供電電壓；
[0027]6)根據(jù)2)解析出的上電順序確定I/O電路和內(nèi)核電路的上電時(shí)間順序，將I/O電路和內(nèi)核電路中先上電的電路命名為第一路，后上電的電路命名為第二路；
[0028]7)向數(shù)控電源模塊發(fā)送第一路供電電壓值，并向數(shù)控電源模塊發(fā)送輸出使能控制信號(hào)，以使能第一路電源輸出，實(shí)現(xiàn)對(duì)第一路供電；
[0029]8)根據(jù)2)解析出的時(shí)間間隔確定兩次上電之間的時(shí)間間隔；
[0030]9)啟動(dòng)定時(shí)器延時(shí)；
[0031]10)當(dāng)定時(shí)器的延時(shí)等于時(shí)間間隔時(shí)，向數(shù)控電源模塊發(fā)送第二路供電電壓值，并向數(shù)控電源模塊發(fā)送輸出使能控制信號(hào)，以使能第二路電源輸出，實(shí)現(xiàn)對(duì)第二路供電；
[0032]11)向A/D轉(zhuǎn)換芯片發(fā)送轉(zhuǎn)換啟動(dòng)命令，控制A/D轉(zhuǎn)換芯片從測(cè)試芯片插槽采集兩路供電的實(shí)測(cè)電壓值；
[0033]12)主控芯片訪問(wèn)FPGA的Addr_pulse，如果Addr_pulse的值為1，說(shuō)明被測(cè)芯片上電成功，轉(zhuǎn)13)，否則Addr_pulse的值為0，說(shuō)明被測(cè)芯片上電失敗，轉(zhuǎn)14)；
[0034]13)向串口芯片回傳“被測(cè)芯片上電成功”的信息，轉(zhuǎn)15);
[0035]14)向串口芯片回傳“被測(cè)芯片上電不成功”的信息，轉(zhuǎn)16)。
[0036]15)測(cè)試次數(shù)變量i加I，轉(zhuǎn)4);
[0037]16)結(jié)束。
[0038]數(shù)控電源模塊是一個(gè)可以受數(shù)字信號(hào)控制是否輸出電壓和輸出電壓數(shù)值的電源模塊。該電源模塊為被測(cè)芯片供電，應(yīng)有2路電源輸出。若所有被測(cè)芯片各路電源的最大值為Vmax，所有被測(cè)芯片消耗的最大電流為Imax，則電源模塊每路電源輸出的電壓范圍應(yīng)為OV?Vmax X 1.5，輸出的電流范圍為OA?Imax X 2。每路電源是否輸出以及輸出電壓的電壓值可通過(guò)設(shè)置電源模塊的控制引腳實(shí)現(xiàn)。數(shù)控電源模塊與主控芯片、測(cè)試芯片插槽相