號(hào)(被測(cè)芯片引腳輸出的脈沖信號(hào)，通過插卡與插槽連接最后傳至FPGA)，并定義一個(gè)只讀型地址Addr_pulse，當(dāng)FPGA檢測(cè)上跳變和下跳變依次發(fā)生時(shí)，將Addr_pulse置l，Addr_pulse置I表明芯片上電成功，主控芯片通過訪問Addr_pulse便可以得知FPGA對(duì)脈沖信號(hào)采集的結(jié)果。
[0086]主控芯片與FPGA、串口芯片、A/D轉(zhuǎn)換芯片和數(shù)控電源模塊相連，主控芯片是DSP芯片，主控芯片中寫有上電可靠性自動(dòng)檢測(cè)軟件，上電可靠性自動(dòng)檢測(cè)軟件從串口芯片接收數(shù)據(jù)幀并根據(jù)PC機(jī)中生成數(shù)據(jù)幀的方式反向解析出數(shù)據(jù)幀中的測(cè)試信息，根據(jù)測(cè)試信息控制數(shù)控電源模塊為待測(cè)芯片提供電源；主控芯片訪問FPGA中Addr_pulse的值，判斷被測(cè)芯片是否上電成功；主控芯片從A/D轉(zhuǎn)換芯片讀取測(cè)試插卡的I/O和內(nèi)核供電的兩路電壓。
[0087]結(jié)合圖3，主控芯片的上電可靠性自動(dòng)檢測(cè)軟件流程為:
[0088]3.1上電啟動(dòng)，主控芯片從串口芯片接收數(shù)據(jù)幀；
[0089]3.2對(duì)接收到的數(shù)據(jù)幀進(jìn)行解析，方法是根據(jù)PC機(jī)生成數(shù)據(jù)幀的方式反向解析，形成測(cè)試信息，測(cè)試信息包括芯片類型、測(cè)試強(qiáng)度(用戶希望的測(cè)試次數(shù))、上電順序、上電電壓值以及時(shí)間間隔；
[0090]3.3設(shè)定記錄測(cè)試次數(shù)的變量i并將i初始化為O ;
[0091]3.4判斷i是否大于等于測(cè)試強(qiáng)度，如果是則轉(zhuǎn)4.16，否則轉(zhuǎn)4.5 ;
[0092]3.5根據(jù)4.2解析出的上電電壓值確定I/O電路和內(nèi)核電路兩路供電電壓；
[0093]3.6根據(jù)4.2解析出的上電順序確定I/O電路和內(nèi)核電路的上電時(shí)間順序，將I/O電路和內(nèi)核電路中先上電的電路命名為第一路，后上電的電路命名為第二路；
[0094]3.7向數(shù)控電源模塊發(fā)送第一路供電電壓值，并向數(shù)控電源模塊發(fā)送輸出使能控制信號(hào)，以使能第一路電源輸出，實(shí)現(xiàn)對(duì)第一路供電；
[0095]3.8根據(jù)4.2解析出的時(shí)間間隔確定兩次上電之間的時(shí)間間隔；
[0096]3.9啟動(dòng)定時(shí)器延時(shí)；
[0097]3.10當(dāng)定時(shí)器的延時(shí)等于時(shí)間間隔時(shí)，向數(shù)控電源模塊發(fā)送第二路供電電壓值，并向數(shù)控電源模塊發(fā)送輸出使能控制信號(hào)，以使能第二路電源輸出，實(shí)現(xiàn)對(duì)第二路供電；
[0098]3.11向A/D轉(zhuǎn)換芯片發(fā)送轉(zhuǎn)換啟動(dòng)命令，控制A/D轉(zhuǎn)換芯片從測(cè)試芯片插槽采集兩路供電的實(shí)測(cè)電壓值；
[0099]3.12主控芯片訪問FPGA的Addr_pulse，如果Addr_pulse的值為1，說明被測(cè)芯片上電成功，轉(zhuǎn)4.13，否則Addr_pulse的值為0，說明被測(cè)芯片上電失敗，轉(zhuǎn)4.14 ；
[0100]3.13向串口芯片回傳“被測(cè)芯片上電成功”的信息，轉(zhuǎn)4.15 ;
[0101]3.14向串口芯片回傳“被測(cè)芯片上電不成功”的信息，轉(zhuǎn)4.16。
[0102]3.15測(cè)試次數(shù)變量i加1，轉(zhuǎn)4.4 ;
[0103]3.16 結(jié)束。
[0104]數(shù)控電源模塊是一個(gè)可以受數(shù)字信號(hào)控制是否輸出電壓和輸出電壓數(shù)值的電源模塊。該電源模塊為被測(cè)芯片供電，有2路電源輸出。若所有被測(cè)芯片各路電源的最大值為Vmax,消耗的最大電流為Imax，則電源模塊每路電源輸出的電壓范圍應(yīng)為OV?VmaxX 1.5，輸出的電流范圍為OA?ImaxX 2。每路電源是否輸出以及輸出電壓的電壓值通過設(shè)置電源模塊的控制引腳實(shí)現(xiàn)。數(shù)控電源模塊與主控芯片、測(cè)試芯片插槽相連，數(shù)控電源模塊從主控芯片接收兩路供電電壓值，根據(jù)主控芯片發(fā)出的輸出使能控制信號(hào)向測(cè)試芯片插槽輸出I/O電路和內(nèi)核電路兩路供電電壓，若上電順序?yàn)橄菼/O電路后內(nèi)核電路，則將先啟動(dòng)I/O電路供電，后啟動(dòng)內(nèi)核電路供電；若上電順序?yàn)橄葍?nèi)核電路后I/o電路，則將先啟動(dòng)內(nèi)核電路供電，后啟動(dòng)I/o電路供電
[0105]A/D轉(zhuǎn)換芯片與測(cè)試芯片插槽和主控芯片相連。A/D轉(zhuǎn)換芯片從測(cè)試芯片插槽接收當(dāng)前I/o電路和內(nèi)核電路的兩路供電電壓，并將兩路供電電壓模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，將電壓數(shù)字信號(hào)提交給主控芯片。
[0106]測(cè)試芯片插槽采用雙排孔座實(shí)現(xiàn)。測(cè)試芯片插槽固定在測(cè)試板上，通過測(cè)試板內(nèi)部走線與數(shù)控電源模塊、A/D轉(zhuǎn)換芯片、FPGA相連。測(cè)試時(shí)，將含有被測(cè)芯片的插卡插入測(cè)試芯片插槽。測(cè)試芯片插槽的一個(gè)引腳從數(shù)控電源模塊接收I/O電路供電電壓，測(cè)試芯片插槽的另一個(gè)引腳從數(shù)控電源模塊接收內(nèi)核電路供電電壓，當(dāng)被測(cè)芯片上電自舉成功后被測(cè)芯片引腳向FPGA輸出脈沖，測(cè)試芯片插槽的兩個(gè)引腳向A/D轉(zhuǎn)換芯片分別提供當(dāng)前I/O和內(nèi)核兩路電壓。
[0107]插卡是被測(cè)芯片插入測(cè)試芯片插槽的載體，每一種被測(cè)芯片類型對(duì)應(yīng)著一個(gè)插卡，不同被測(cè)芯片的數(shù)據(jù)線引腳連接到與之匹配插卡的插針上。插卡要求與被測(cè)芯片匹配。插卡通過插槽的兩個(gè)引腳分別從數(shù)據(jù)電源模塊接收I/O和內(nèi)核兩路電壓，對(duì)被測(cè)芯片上電，當(dāng)被測(cè)芯片上電自舉成功后，將脈沖輸出至測(cè)試芯片插槽，以便FPGA檢測(cè)。
[0108]圖4是采用上述裝置進(jìn)行芯片上電自動(dòng)檢測(cè)的檢測(cè)方法流程圖，步驟為:
[0109]第一步，將帶有被測(cè)芯片的插卡插入測(cè)試芯片插槽中；
[0110]第二步，用串口電纜連接測(cè)試板和PC機(jī)；
[0111]第三步，對(duì)測(cè)試板供電，除被測(cè)芯片所在的插卡，其他芯片都已經(jīng)正常供電，插卡由數(shù)控電源模塊根據(jù)從主控芯片收到的測(cè)試信息單獨(dú)供電；
[0112]第四步，運(yùn)行PC機(jī)上的顯控軟件；
[0113]第五步，測(cè)試人員向PC機(jī)輸入測(cè)試信息:芯片類型、測(cè)試強(qiáng)度、上電順序、上電電壓值以及時(shí)間間隔參數(shù)；
[0114]第六步，顯控軟件將測(cè)試信息組裝成數(shù)據(jù)幀發(fā)送到測(cè)試板中的串口芯片；
[0115]第七步，測(cè)試板對(duì)被測(cè)芯片進(jìn)行測(cè)試，測(cè)試過程包括以下步驟:
[0116]7.1串口芯片將從PC機(jī)接收到的數(shù)據(jù)幀提供給主控芯片；
[0117]7.2主控芯片的上電可靠性自動(dòng)檢測(cè)軟件解析從串口芯片傳來的數(shù)據(jù)幀，方法是根據(jù)PC機(jī)生成數(shù)據(jù)幀的方式反向解析數(shù)據(jù)幀形成測(cè)試信息，測(cè)試信息包括芯片類型、測(cè)試強(qiáng)度、上電順序、上電電壓值以及時(shí)間間隔，設(shè)定記錄測(cè)試次數(shù)的變量i并初始化為0，上電成功次數(shù)和上電失敗次數(shù)都初始化為O ;
[0118]7.3主控芯片的上電可靠性自動(dòng)檢測(cè)軟件判斷當(dāng)前測(cè)試次數(shù)i是否到達(dá)測(cè)試強(qiáng)度，如果未到則轉(zhuǎn)7.4 ;否則，轉(zhuǎn)第八步；
[0119]7.4主控芯片根據(jù)上電順序、上電電壓值以及時(shí)間間隔，向數(shù)控電源模塊發(fā)送供電電壓值和輸出使能信號(hào)。
[0120]7.5數(shù)控電源模塊根據(jù)從主控芯片接收到供電電壓值，確定I/O電路和內(nèi)核電路的兩路供電電壓，然后按照輸出使能信號(hào)的控制，向測(cè)試芯片插槽輸出I/o電路和內(nèi)核電路依次供電；
[0121]7.6被測(cè)芯片插槽的兩個(gè)引腳分別從數(shù)控電源模塊接收I/O和內(nèi)核兩路電壓，將電壓提供給被測(cè)芯片，當(dāng)被測(cè)芯片上電自舉成功后通過數(shù)據(jù)線引腳向FPGA輸出脈沖，F(xiàn)PGA采集該脈沖后將地址Addr_pulse置1，向A/D轉(zhuǎn)換芯片提供當(dāng)前I/O電路和內(nèi)核電路兩路電壓；
[0122]7.7A/D轉(zhuǎn)換芯片從測(cè)試芯片插槽接收當(dāng)前I/O電路和內(nèi)核電路的兩路供電電壓，將兩路供電電壓模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，將電壓數(shù)字信號(hào)提交給主控芯片；
[0123]7.8主控芯片訪問FPGA的地址Addr_pulse，如果Addr_pulse的值為1，說明被測(cè)芯片上電成功，則記錄上電成功次數(shù)加一，轉(zhuǎn)7.9 ;否則Addr_pulse的值為0，說明被測(cè)芯片上電失敗，則記錄上電失敗次數(shù)加一，轉(zhuǎn)7.9 ;
[0124]7.9主控芯片將上電成功次數(shù)、上電失敗次數(shù)以及當(dāng)前I/O電路和內(nèi)核電路兩路電壓值通過串口芯片回傳給PC機(jī)。PC機(jī)上的測(cè)試軟件記錄并顯示上電成功次數(shù)、上電失敗次數(shù)以及當(dāng)前I/o電路和內(nèi)核電路兩路電壓值；
[0125]7.10主控芯片測(cè)試程序中測(cè)試次數(shù)變量i加1，轉(zhuǎn)7.3。
[0126]第八步，結(jié)束。
【主權(quán)項(xiàng)】
1.一種芯片上電可靠性自動(dòng)檢測(cè)裝置，其特征在于芯片上電可靠性自動(dòng)檢測(cè)裝置包括用于運(yùn)行顯控軟件的PC機(jī)和用于芯片測(cè)試的測(cè)試板，PC機(jī)與測(cè)試板通過串口電纜相連并進(jìn)行通?目; PC機(jī)中安裝有顯控軟件，顯控軟件接收測(cè)試人員輸入的測(cè)試信息，測(cè)試信息包括芯片類型、測(cè)試強(qiáng)度即反復(fù)上電的次數(shù)、上電順序即先內(nèi)核供電后I/O供電還是先I/O供電后內(nèi)核供電、上電電壓值以及上電時(shí)間間隔即內(nèi)核和I/o上電所間隔的時(shí)間差；顯控軟件將測(cè)試信息組裝成數(shù)據(jù)幀通過串口電纜發(fā)送給測(cè)試板；測(cè)試板從PC機(jī)接收數(shù)據(jù)幀，按照數(shù)據(jù)幀執(zhí)行相應(yīng)的功能，采集上電后測(cè)試板實(shí)測(cè)的兩路供電值即內(nèi)核電路工作電壓值和I/O電路工作電壓值，以及上電是否成功的結(jié)果信息，并將實(shí)測(cè)的兩路供電值和上電是否成功的結(jié)果信息回傳給PC機(jī)，PC機(jī)上的顯控軟件輸出芯片上電測(cè)試結(jié)果，測(cè)試結(jié)果包括每一輪測(cè)試上電成功的次數(shù)，每次上電后測(cè)試板實(shí)測(cè)的兩路供電值； 測(cè)試板由串口芯片，現(xiàn)場(chǎng)可編程門陣列FPGA，主控芯片，數(shù)控電源模塊，A/D轉(zhuǎn)換芯片，測(cè)試芯片插槽和與測(cè)試芯片匹配的插卡組成； 串口芯片通過串口電纜與PC機(jī)和主控芯片相連，串口芯片是測(cè)試板與PC機(jī)的接口，采用標(biāo)準(zhǔn)的串口通信協(xié)議，實(shí)現(xiàn)測(cè)試板與PC機(jī)的通信，串口芯片從PC機(jī)接收數(shù)據(jù)幀，將數(shù)據(jù)幀傳給主控芯片，并將從主控芯片獲得的測(cè)試板的測(cè)試結(jié)果回傳給PC機(jī)； FPGA與主控芯片和測(cè)試芯片插槽相連，F(xiàn)PGA內(nèi)的可配置邏輯模塊完成以下邏輯功能=