本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種用于MPPT電路的超低壓比較器電路及MPPT電路。

背景技術(shù)：
最大功率點追蹤(MaximumPowerPointTracking,簡稱MPPT)電路是一種根據(jù)輸入功率變化來調(diào)整輸出功率，從而使輸入能量利用率最大化的轉(zhuǎn)換器電路，因為其具有效率高、損耗低、體積小、壽命長等優(yōu)點，而被廣泛應(yīng)用于能量獲取技術(shù)中。請參見圖1，圖1為現(xiàn)有技術(shù)提供的一種MPPT電路的結(jié)構(gòu)示意圖。該MPPT電路包括：乘法器電路、延時單元電路、比較器電路(COM1)、PWM比較器電路(COM2)和振蕩器電路。乘法器電路負責計算輸入功率，通過延時單元的延時作用后，將當前周期的輸入功率P(n+1)和上一周期的輸入功率P(n)傳遞給比較器電路COM1進行比較，得到占空比調(diào)制信號Vce，該調(diào)制信號決定了PWM占空比調(diào)制的方向和幅度；調(diào)制信號Vce與振蕩器提供的鋸齒波通過PWM比較器COM2進行比較，得到PWM控制信號。因此，比較器電路在MPPT電路中具有非常重要的作用，特別是當輸入功率較低時，如何設(shè)計一種超低壓比較器電路，以實現(xiàn)對相鄰周期的輸入功率進行快速、準確的比較，對高精度MPPT電路的設(shè)計至關(guān)重要。

技術(shù)實現(xiàn)要素：
為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種用于MPPT電路的超低壓比較器電路及MPPT控制電路，旨在實現(xiàn)對微功耗輸入功率進行快速比較，從而獲得準確有效的占空比信號調(diào)制方向和幅度。。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實現(xiàn)：本發(fā)明的一個實施例提供了一種用于MPPT電路的超低壓比較器電路，包括：同相輸入端Vp；反相輸入端Vn；輸出端VOUT；所述第一比較器，電連接至所述同相輸入端Vp及所述反相輸入端Vn，用于對所述同相輸入端Vp及所述反相輸入端Vn輸入的信號進行比較以得到減法器的第一控制信號Voa；所述減法器，電連接所述同相輸入端Vp及所述反相輸入端Vn以接收所述同相輸入端Vp及所述反相輸入端Vn輸入的信號作為所述減法器的兩個輸入信號，電連接所述第一比較器的輸出端以獲取所述第一控制信號Voa，電連接所述輸出端VOUT以獲取電源電壓信號，電連接第二比較器以輸出第二控制信號Vob及第三控制信號Voc；所述第二比較器，電連接所述輸出端VOUT，根據(jù)所述第二控制信號Vob及所述第三控制信號Voc輸出四種不同占空比的調(diào)制信號。在本發(fā)明的一個實施例中，所述第一比較器包括第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4；其中，所述第一晶體管M1及所述第三晶體管M3依次串接于所述反相輸入端Vn與接地端GND之間；所述第二晶體管M2及所述第四晶體管M4依次串接于所述同相輸入端Vp與接地端GND之間；所述第一晶體管M1及所述第二晶體管M2的控制端均電連接至所述第一晶體管M1與所述第三晶體管M3串接形成的節(jié)點A處，所述第三晶體管M3及所述第四晶體管M4的控制端均電連接至所述同相輸入端Vp；所述第二晶體管M2與所述第四晶體管M4串接形成的節(jié)點B作為所述第一比較器的輸出端以輸出所述第一控制信號Voa。在本發(fā)明的一個實施例中，所述第一晶體管M1及所述第二晶體管M2為PMOS晶體管且其控制端為PMOS晶體管的柵極，所述第三晶體管M3及所述第四晶體管M4為NMOS晶體管且其控制端為NMOS晶體管的柵極。在本發(fā)明的一個實施例中，所述減法器包括第五晶體管M5、第六晶體管M6、第七晶體管M7、第八晶體管M8、第一多路開關(guān)及第二多路開關(guān)；其中，所述第五晶體管M5及所述第六晶體管M6依次串接于所述輸出端VOUT與接地端GND之間，且其控制端均電連接至所述第一比較器的輸出端；所述第七晶體管M7及所述第八晶體管M8依次串接于所述第一多路開關(guān)與所述第二多路開關(guān)之間，且其控制端分別電連接至所述同相輸入端Vp和所述反相輸入端Vn，其襯底端均電連接至參考電壓源VDTH；所述第一多路開關(guān)的兩個輸入端分別電連接至所述輸出端VOUT與接地端GND，其輸出端電連接至所述第七晶體管M7且其第一控制端S1電連接至所述第一比較器的輸出端，第二控制端S2電連接至所述第五晶體管M5與所述第六晶體管M6串接形成的節(jié)點C處；所述第二多路開關(guān)的兩個輸入端分別電連接至所述輸出端VOUT與接地端GND，其輸出端電連接至所述第八晶體管M8且其第一控制端S1電連接至所述第五晶體管M5與所述第六晶體管M6串接形成的節(jié)點C處，第二控制端S2電連接至所述第一比較器的輸出端；所述第五晶體管M5與所述第六晶體管M6串接形成的節(jié)點C輸出所述第二控制信號Vob，所述第七晶體管M7與所述第八晶體管M8串接形成的節(jié)點D作為所述減法器的輸出端以輸出所述第三控制信號Voc。在本發(fā)明的一個實施例中，所述第五晶體管M5為PMOS晶體管且其控制端為PMOS晶體管的柵極，所述第六晶體管M6、所述第七晶體管M7及所述第八晶體管M8為NMOS晶體管且其控制端為NMOS晶體管的柵極。在本發(fā)明的一個實施例中，所述第一多路開關(guān)或所述第二多路開關(guān)包括第二十晶體管M20、第二十一晶體管M21、第二十二晶體管M22及第二十三晶體管M23；其中，所述第二十晶體管M20電連接于所述輸出端VOUT與所述第一多路開關(guān)或所述第二多路開關(guān)的輸出端VOS之間且其控制端電連接至所述第一多路開關(guān)或所述第二多路開關(guān)的第一控制端S1；所述第二十一晶體管M21電連接于所述輸出端VOUT與所述第一多路開關(guān)或所述第二多路開關(guān)的輸出端VOS之間且其控制端電連接至所述第一多路開關(guān)或所述第二多路開關(guān)的第二控制端S2；所述第二十二晶體管M22電連接于接地端GND與所述第一多路開關(guān)或所述第二多路開關(guān)的輸出端VOS之間且其控制端電連接至所述第一多路開關(guān)或所述第二多路開關(guān)的第二控制端S2；所述第二十三晶體管M23電連接于接地端GND與所述第一多路開關(guān)或所述第二多路開關(guān)的輸出端VOS之間且其控制端電連接至所述第一多路開關(guān)或所述第二多路開關(guān)的第一控制端S1。在本發(fā)明的一個實施例中，所述第二十一晶體管M21及所述第二十三晶體管M23為PMOS晶體管且其控制端為PMOS晶體管的柵極，所述第二十晶體管M20及所述第二十二晶體管M22為NMOS晶體管且其控制端為NMOS晶體管的柵極。在本發(fā)明的一個實施例中，所述第二比較器包括第九晶體管M9、第十晶體管M10、第十一晶體管M11、第十二晶體管M12、第十三晶體管M13、第十四晶體管M14、第十五晶體管M15、第十六晶體管M16、第十七晶體管M17、第十八晶體管M18、第十九晶體管M19、第一電阻R1、第二電阻R2、第三電阻R3、第一電容C1及第二電容C2；其中，所述第九晶體管M9及所述第十二晶體管M12、所述第一電阻R1，所述第十六晶體管M16及所述第一電容C1分別依次串接于所述減法器的輸出端與接地端Gnd之間；所述第十晶體管M10及所述第十三晶體管M13、所述第十四晶體管M14及所述第十五晶體管M15、所述第二電阻R2及所述第二電容C2分別依次串接于參考電壓源VDTH與接地端Gnd之間；所述第十一晶體管M11串接于所述減法器的輸出端與所述參考電壓源VDTH之間；所述第十七晶體管M17串接于所述第二電阻R2和所述第二電容C2串接形成的節(jié)點I處與所述輸出端VOUT之間；所述第三電阻R3串接于所述輸出端VOUT與接地端Gnd之間；所述第十八晶體管M18串接于所述第十六晶體管M16和所述第一電容C1串接形成的節(jié)點H處與所述輸出端VOUT之間；所述第十九晶體管M19串接于所述參考電壓源VDTH與所述輸出端VOUT之間；所述第九晶體管M9及所述第十晶體管M10的控制端均電連接至所述第九晶體管M9與所述第十二晶體管M12串接形成的節(jié)點E處，所述第十一晶體管M11的控制端電連接至所述第十晶體管M10與所述第十三晶體管M13串接形成的節(jié)點F處，所述第十二晶體管M12及所述第十三晶體管M13的控制端均電連接至所述減法器的輸出端，所述十四晶體管M14及所述第十五晶體管M15的控制端均電連接至所述第十晶體管M10與所述第十三晶體管M13串接形成的節(jié)點F處，所述十六晶體管M16及所述第十七晶體管M17的控制端均電連接至所述第十四晶體管M14與所述第十五晶體管M15串接形成的節(jié)點G處，所述第十八晶體管M18的控制端電連接至所述第十晶體管M10與所述第十三晶體管M13串接形成的節(jié)點F處，所述第十九晶體管M19的控制端電連接至所述第五晶體管M5與所述第六晶體管M6串接形成的節(jié)點C處以輸入所述第二控制信號Vob。在本發(fā)明的一個實施例中，所述第九晶體管M9、第十晶體管M10、第十一晶體管M11、第十四晶體管M14、第十六晶體管M16、第十七晶體管M17、第十八晶體管M18及第十九晶體管M19為PMOS晶體管且其控制端為PMOS晶體管的柵極，所述第十二晶體管M12、所述第十三晶體管M13及所述第十五晶體管M15為NMOS晶體管且其控制端為NMOS晶體管的柵極。本發(fā)明的另一個實施例提供了一種MPPT電路，包括：乘法器電路、延時單元電路、比較器電路、PWM比較器電路及振蕩器電路，其中，所述比較器電路為上述實施例中任一所述的超低壓比較器電路。本發(fā)明實施例的超低壓比較器電路能夠保證在低壓環(huán)境下，實現(xiàn)對輸入信號的快速比較，獲得準確的占空比信號，包括調(diào)整方向和幅度，保證MPPT電路在微功耗條件下，最大化利用所獲取的輸入能量，提高轉(zhuǎn)換效率。由于采用上述技術(shù)方案，與現(xiàn)有技術(shù)相比較，本發(fā)明的超低壓比較器電路，能夠在低壓條件下，對輸入信號進行快速和準確的比較，根據(jù)比較結(jié)果，調(diào)整MPPT電路的PWM控制信號占空比，從而提高整體電路的轉(zhuǎn)換效率，使能量利用率最大化。本發(fā)明可用于MPPT電路中。附圖說明圖1為現(xiàn)有技術(shù)提供的一種MPPT電路的結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例提供的一種超低壓比較器電路的原理示意圖；圖3為本發(fā)明實施例提供的一種第一比較器的電路結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例提供的一種減法器的電路結(jié)構(gòu)示意圖；圖5為本發(fā)明實施例提供的一種多路開關(guān)的電路結(jié)構(gòu)示意圖；圖6為本發(fā)明實施例提供的一種第二比較器的電路結(jié)構(gòu)示意圖；圖7為本發(fā)明實施例提供的一種超低壓比較器電路的電路結(jié)構(gòu)示意圖。具體實施方式下面結(jié)合具體實施例對本發(fā)明做進一步詳細的描述，但本發(fā)明的實施方式不限于此。實施例一請參見圖2，圖2為本發(fā)明實施例提供的一種超低壓比較器電路的原理示意圖。該超低壓比較器電路包括：同相輸入端Vp；反相輸入端Vn；輸出端VOUT；第一比較器，電連接至所述同相輸入端Vp及所述反相輸入端Vn，用于對所述同相輸入端Vp及所述反相輸入端Vn輸入的信號進行比較以得到減法器的第一控制信號Voa；所述減法器，電連接所述同相輸入端Vp及所述反相輸入端Vn以接收述同相輸入端Vp及所述反相輸入端Vn輸入的信號作為所述減法器的兩個輸入信號，電連接所述第一比較器的輸出端以獲取所述第一控制信號Voa，電連接所述輸出端VOUT以獲取電源電壓信號，電連接第二比較器以輸出第二控制信號Vob及第三控制信號Voc；所述第二比較器，電連接所述輸出端VOUT，根據(jù)所述第二控制信號Vob及所述第三控制信號Voc輸出四種不同占空比的調(diào)制信號。請參見圖3，圖3為本發(fā)明實施例提供的一種第一比較器的電路結(jié)構(gòu)示意圖。所述第一比較器包括第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4；其中，所述第一晶體管M1及所述第三晶體管M3依次串接于所述反相輸入端Vn與接地端GND之間；所述第二晶體管M2及所述第四晶體管M4依次串接于所述同相輸入端Vp與接地端GND之間；所述第一晶體管M1及所述第二晶體管M2的控制端均電連接至所述第一晶體管M1與所述第三晶體管M3串接形成的節(jié)點A處，所述第三晶體管M3及所述第四晶體管M4的控制端均電連接至所述同相輸入端Vp；所述第二晶體管M2與所述第四晶體管M4串接形成的節(jié)點B作為所述第一比較器...