一種基于SoC芯片的1553B節(jié)點(diǎn)電路的制作方法
【專(zhuān)利摘要】本發(fā)明屬于計(jì)算機(jī)【技術(shù)領(lǐng)域】，尤其涉及一種基于SoC芯片的1553B節(jié)點(diǎn)電路，包括：主機(jī)接口模塊、1553總線(xiàn)接口模塊、以太網(wǎng)接口模塊、外部存儲(chǔ)控制器(EBC)模塊、GPIO接口模塊、時(shí)鐘與復(fù)位模塊、JTAG模塊和電源模塊，其中電源模塊輸入為5V，經(jīng)過(guò)轉(zhuǎn)換后形成3.3V和1.2V，外部提供統(tǒng)一的時(shí)鐘輸入和復(fù)位信號(hào)，主機(jī)接口模塊提供與主機(jī)PCI接口和異步總線(xiàn)接口通信，1553B總線(xiàn)接口模塊提供一路雙余度的總線(xiàn)接口，支持BC/RT/MT功能，以太網(wǎng)接口由內(nèi)部的PPC460處理器控制，提供10/100Mbps以太網(wǎng)的處理接口，外部存儲(chǔ)控制器(EBC)模塊提供片外存儲(chǔ)器管理接口，GPIO提供通用的I/O接口，JTAG提供調(diào)測(cè)試接口。
【專(zhuān)利說(shuō)明】一種基于SoC芯片的1553B節(jié)點(diǎn)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電路設(shè)計(jì)領(lǐng)域，涉及一種基于SoC芯片的1553B節(jié)點(diǎn)電路。

【背景技術(shù)】
[0002]SoC芯片出現(xiàn)的一方面原因是由于信息市場(chǎng)的快速變化和競(jìng)爭(zhēng)的日益的加劇，另一個(gè)原因是系統(tǒng)應(yīng)用的需求。SoC的設(shè)計(jì)要從整個(gè)系統(tǒng)性能要求出發(fā)，把微處理器、模型算法、芯片結(jié)構(gòu)、外圍器件各層次電路模塊緊密的結(jié)合起來(lái)，并通過(guò)系統(tǒng)級(jí)軟硬件協(xié)同設(shè)計(jì)，在單芯片上實(shí)現(xiàn)系統(tǒng)級(jí)的功能變得容易起來(lái)。
[0003]目前的1553B節(jié)點(diǎn)電路主要采用專(zhuān)用的1553B總線(xiàn)協(xié)議處理的芯片和冗余電路設(shè)計(jì)而成，軟件主要由主機(jī)完成，造成的結(jié)果是設(shè)計(jì)出的電路功耗比較大，軟件全部由主機(jī)完成，主機(jī)運(yùn)行軟件工作量大，執(zhí)行效率也不高。


【發(fā)明內(nèi)容】

[0004]為了解決【背景技術(shù)】中存在的問(wèn)題，本發(fā)明提供一種基于SoC芯片的1553B節(jié)點(diǎn)電路，用以實(shí)現(xiàn)1553B總線(xiàn)上的BC/RT/MT功能，為總線(xiàn)系統(tǒng)提供應(yīng)用解決方案。
[0005]本發(fā)明的技術(shù)解決方案是:
[0006]一種基于SoC芯片的1553B節(jié)點(diǎn)電路，包括主機(jī)接口電路、1553總線(xiàn)模塊、以太網(wǎng)接口模塊、外部存儲(chǔ)控制器(EBC)模塊、GP1接口模塊、時(shí)鐘與復(fù)位模塊、JTAG接口模塊和電源模塊；其中:
[0007]所述主機(jī)接口模塊，主機(jī)接口實(shí)現(xiàn)PCI主/從、異步總線(xiàn)接口，用于完成主機(jī)與節(jié)點(diǎn)電路之間的數(shù)據(jù)通信，做PCI總線(xiàn)主設(shè)備時(shí)，它能發(fā)起存儲(chǔ)器、1/0、配置和特殊周期訪(fǎng)問(wèn)。當(dāng)PCI總線(xiàn)上的目標(biāo)設(shè)備時(shí)，它能對(duì)存儲(chǔ)器周期作出響應(yīng)，同時(shí)對(duì)66MHz和33MHz時(shí)鐘周期；異步總線(xiàn)接口模塊將不同異步設(shè)備的時(shí)序通過(guò)轉(zhuǎn)換，將其作為芯片的主設(shè)備來(lái)訪(fǎng)問(wèn)芯片的內(nèi)部資源；
[0008]所述1553總線(xiàn)模塊，通過(guò)總線(xiàn)收發(fā)器、變壓器以及1553連接器等實(shí)現(xiàn)1553B總線(xiàn)接口功能，總線(xiàn)收發(fā)器可以接收來(lái)自總線(xiàn)的BUS信號(hào)并轉(zhuǎn)換為SoC芯片RX信號(hào)，也可以將SoC的TX信號(hào)轉(zhuǎn)換為BUS信號(hào)發(fā)送到變壓器，總線(xiàn)收發(fā)器的BUS信號(hào)在經(jīng)過(guò)變壓器的推送達(dá)到要求的Vpp后發(fā)送到總線(xiàn)上；其中1553B總線(xiàn)的功能包含:BC具有多消息處理、消息間自動(dòng)延時(shí)、自動(dòng)查詢(xún)、自動(dòng)消息重試、可編程中斷選擇、中斷歷史列表、可變的內(nèi)存空間分配、可選擇的數(shù)據(jù)存儲(chǔ)；RT具有索引功能、可變的內(nèi)存空間分配、可選擇的數(shù)據(jù)存儲(chǔ)、順序數(shù)據(jù)存儲(chǔ)、順序的消息狀態(tài)信息、方式命令和子地址的非法化、可編程中斷選擇、中斷歷史列表；MT具有MT命令鏈表結(jié)構(gòu)、可變的內(nèi)存空間分配、智能監(jiān)控總線(xiàn)上的消息、可編程中斷選擇、MT命令塊包含48位的時(shí)標(biāo)；
[0009]所述以太網(wǎng)接口模塊，ETH模塊結(jié)合片上處理器和以太網(wǎng)協(xié)議棧嵌入式應(yīng)用軟件，完成發(fā)送數(shù)據(jù)幀的調(diào)度、接收數(shù)據(jù)幀的幀頭分離、接收數(shù)據(jù)幀的數(shù)據(jù)部分校驗(yàn)和計(jì)算、UDP協(xié)議類(lèi)型的提取，為片上處理器進(jìn)行協(xié)議棧處理提供必要信息；
[0010]所述外部存儲(chǔ)控制器(EBC)模塊，實(shí)現(xiàn)SoC芯片與外部存儲(chǔ)器或外圍設(shè)備之間控制并完成數(shù)據(jù)的傳輸，EBC通過(guò)片選信號(hào)選擇外部存儲(chǔ)器，支持16位外部設(shè)備；
[0011]所述GP1接口模塊，用于復(fù)用各種具有不同功能模塊的I/O管腳來(lái)實(shí)現(xiàn)不同功能，這就減少了模塊I/o的數(shù)量，另外GP1每個(gè)端口都可獨(dú)立地通過(guò)軟件設(shè)置來(lái)滿(mǎn)足各種不同系統(tǒng)的要求；
[0012]所述時(shí)鐘與復(fù)位模塊，用于向整個(gè)電路提供統(tǒng)一時(shí)鐘和復(fù)位功能，輸入時(shí)鐘頻率經(jīng)分頻得到時(shí)鐘，將作為芯片內(nèi)部UART和RTC的工作時(shí)鐘；輸入時(shí)鐘經(jīng)分頻后，作為到兩個(gè)倍頻器的輸入，配置PLL產(chǎn)生PPC460處理器的工作時(shí)鐘，配置經(jīng)PLL產(chǎn)生1553B協(xié)議處理模塊的工作時(shí)鐘。復(fù)位有系統(tǒng)上電復(fù)位、看門(mén)狗復(fù)位、軟復(fù)位，任何一個(gè)有效都復(fù)位整個(gè)芯片;
[0013]所述JTAG接口模塊，用于向電路提供JTAG功能，用于調(diào)試片內(nèi)軟件；
[0014]所述電源模塊，用于給芯片及片外模塊提供工作電壓。
[0015]如上所述的1553總線(xiàn)模塊，優(yōu)選地，包括1553接口、1553收發(fā)器、變壓器一、變壓器二 ；其中:
[0016]所述1553接口模塊，用于連接1553B數(shù)據(jù)總線(xiàn)線(xiàn)纜；
[0017]所述變壓器一和變壓器二，用于對(duì)電壓幅值進(jìn)行升/降壓和故障隔離；
[0018]所述的1553接口模塊，用于支持IMHz和2MHz總線(xiàn)傳輸速率。
[0019]本發(fā)明的優(yōu)點(diǎn)在于:
[0020]本發(fā)明提供一種基于SoC芯片的1553B節(jié)點(diǎn)電路設(shè)計(jì)，采用了 PCI主機(jī)主/從接口和異步總線(xiàn)接口，滿(mǎn)足了當(dāng)前PPC和DSP系列的處理器通信的接口需求，1553B總線(xiàn)接口實(shí)現(xiàn)具有GJB289A-97中規(guī)定的BC/RT/MT，同時(shí)支持BC/MT、RT/MT同時(shí)工作的機(jī)制，外部存儲(chǔ)控制器為芯片提供了豐富的存儲(chǔ)資源、GP1接口擴(kuò)展外設(shè)，整個(gè)節(jié)點(diǎn)電路提供解決了國(guó)內(nèi)機(jī)載網(wǎng)絡(luò)對(duì)功能的1553B節(jié)點(diǎn)的應(yīng)用需求，同時(shí)提供了 1553B總線(xiàn)系統(tǒng)的應(yīng)用解決方案。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0021]圖1是本發(fā)明用于1553B節(jié)點(diǎn)電路的基本框圖；
[0022]圖2是本發(fā)明的主機(jī)接口模塊框圖；
[0023]圖3是本發(fā)明的1553總線(xiàn)模塊框圖；
[0024]圖4是本發(fā)明的以太網(wǎng)接口模塊框圖；
[0025]圖5是本發(fā)明的EBC接口模塊框圖。

【具體實(shí)施方式】
[0026]下面結(jié)合附圖和具體實(shí)施例，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地表述。顯然，所表述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例，基于本發(fā)明中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提所獲得的所有其他實(shí)施例，都屬于本發(fā)明的保護(hù)范圍。
[0027]如圖1-5所示，本發(fā)明提供一種基于SoC芯片的1553B節(jié)點(diǎn)模塊，包括主機(jī)接口模塊、1553總線(xiàn)模塊、以太網(wǎng)接口模塊、外部存儲(chǔ)控制器(EBC)模塊、GP1接口模塊、時(shí)鐘與復(fù)位模塊、JTAG接口模塊和電源模塊；
[0028]其中，所述主機(jī)接口模塊，具體為:PCI接口具有主/從、異步總線(xiàn)接口功能，同時(shí)內(nèi)嵌PCI仲裁器，PCI接口的主從模式通過(guò)軟件配置，硬件設(shè)計(jì)方面通過(guò)設(shè)計(jì)兩組PCI接口來(lái)區(qū)分主從接口模式。
[0029]主模式的工作下，系統(tǒng)時(shí)鐘由主機(jī)提供，這樣在設(shè)計(jì)中在主模式中需要加外部主機(jī)33/66MHZ時(shí)鐘。從模式的工作下，系統(tǒng)時(shí)鐘由主機(jī)提供，這樣就不需要設(shè)計(jì)外部系統(tǒng)時(shí)鐘。
[0030]PPC_CLK_TEST:測(cè)試點(diǎn)
[0031]TEST_MODE:拉低(電路處于正常工作模式)
[0032]Host_sel:外部開(kāi)關(guān)(主機(jī)接口模式選擇)
[0033]PPC_PERI_RST:拉高(軟件復(fù)位)
[0034]SYS_POR_ON_RST:拉高(系統(tǒng)復(fù)位)
[0035]PCI時(shí)鐘用一個(gè)3805分出四路的PCI時(shí)鐘，三路時(shí)鐘用作主模式下連接從設(shè)備的主機(jī)時(shí)鐘，一路用作主模式下連接SoC芯片時(shí)鐘，從模式下SoC芯片時(shí)鐘來(lái)自CPU的時(shí)鐘；
[0036]異步總線(xiàn)接口模塊將不同異步設(shè)備的時(shí)序通過(guò)轉(zhuǎn)換，支持16位讀/寫(xiě)操作；
[0037]所述1553總線(xiàn)模塊，用于完成1553B總線(xiàn)的BC、RT以及MT功能，其中，所述BC功能包括多消息處理、消息間自動(dòng)延時(shí)、自動(dòng)查詢(xún)、自動(dòng)消息重試、可編程中斷選擇、中斷歷史列表、可變的內(nèi)存空間分配、可選擇的數(shù)據(jù)存儲(chǔ)；RT功能包括索引、可變的內(nèi)存空間分配、可選擇的數(shù)據(jù)存儲(chǔ)、順序數(shù)據(jù)存儲(chǔ)、順序的消息狀態(tài)信息、方式命令和子地址的非法化、可編程中斷選擇、中斷歷史列表；MT功能包括MT命令鏈表結(jié)構(gòu)、可變的內(nèi)存空間分配、智能監(jiān)控總線(xiàn)上的消息、可編程中斷選擇、MT命令塊包含48位的時(shí)標(biāo)；
[0038]所述以太網(wǎng)接口模塊，具體為:主要包括RJ45電連接接口、變壓器、PHY和以太網(wǎng)控制模塊間的電路設(shè)計(jì)；
[0039]所述EBC外部存儲(chǔ)控制器模塊，具體為:外部存儲(chǔ)器的測(cè)試通過(guò)外部接不同存儲(chǔ)器來(lái)實(shí)現(xiàn)外部接口的測(cè)試，外部接口預(yù)留4個(gè)片選，片選O只能接Flash存儲(chǔ)器，并且位寬為16位，不能接SRAM等其他存儲(chǔ)器設(shè)備，片選I接8位Flash，片選2與片選3通過(guò)跳線(xiàn)或者開(kāi)關(guān)來(lái)選擇接32位的SRAM來(lái)實(shí)現(xiàn)完整的系統(tǒng)，存儲(chǔ)器接口的EBC_READY (外部總線(xiàn)操作準(zhǔn)備好信號(hào))信號(hào)外部拉高，外部存儲(chǔ)器部分的讀寫(xiě)信號(hào)是復(fù)用管腳，設(shè)計(jì)中通過(guò)設(shè)計(jì)反相器來(lái)實(shí)現(xiàn)讀寫(xiě)操作的獨(dú)立應(yīng)用。
[0040]所述GP1接口模塊，具體為:GP10電路各路分別匹配相應(yīng)功能進(jìn)行設(shè)計(jì)。
[0041]GP10[15]用為串口 O發(fā)送信號(hào)；
[0042]GP10[14]用為串口 O接收信號(hào)；
[0043]GP10[13]用為串口 I發(fā)送信號(hào)；
[0044]GP10[12]用為串口 I接收信號(hào)；借用弾載6713模塊/遠(yuǎn)程控制模塊與該模塊實(shí)現(xiàn)一路RS422通信
[0045]GP10[11]為T(mén)C模塊DT中斷輸出信號(hào)，低有效。
[0046]GP10[10]連接MAX706的看門(mén)狗輸入端WDI管腳，通過(guò)看門(mén)電路來(lái)實(shí)現(xiàn)其WDT中斷輸出功能；(復(fù)用TC模塊WDT中斷輸出信號(hào)，低有效)
[0047]GP1[9:4]通用輸入輸出接口:預(yù)留
[0048]GP10[3:0]用為外部中斷輸入信號(hào):通過(guò)連接撥碼開(kāi)關(guān)實(shí)現(xiàn)外部中斷的控制；
[0049]所述時(shí)鐘與復(fù)位電路設(shè)計(jì)，具體為:PPC_PERI_RST軟復(fù)位默認(rèn)外部拉高，SYS_POR_ON_RST系統(tǒng)上電復(fù)位，通過(guò)MAX706芯片實(shí)現(xiàn)上電復(fù)位，PCI_RST_OUT_N信號(hào)是PCI接口復(fù)位，連接到SYS_POR_ON_RST通過(guò)MAX706實(shí)現(xiàn)。REF_PPC_CLK輸入48MHZ的作為芯片的參考時(shí)鐘，以太網(wǎng)接口提供25MHZ時(shí)鐘，PCI作為主模式是需要外部提供一個(gè)33MHZ的接口時(shí)鐘。
[0050]所述JTAG接口模塊，具體為:按照下面所述方式進(jìn)行設(shè)計(jì)。
[0051 ] JTAG_TD0(10K 上拉)，JTAG_TDI (10K 上拉)，JTAG_TMS (10K 上拉)，JTAG_TCK (10K上拉)，JTAG_TRST_N(10K 下拉)，DBG_HALT_N(1K 上拉);
[0052]所述電源模塊，具體為:所需電壓由1.2V的核電壓，3.3V的I/O端口電壓，以太網(wǎng)接口方面應(yīng)用DP83848YB的以太介質(zhì)物理層發(fā)射器/接收器，該芯片在需要提供1.8V的核電壓，并且以太網(wǎng)PHY芯片的核電壓和接口電壓采用磁珠進(jìn)行隔離，電源選型方面電源輸出滿(mǎn)足3A的電流。
[0053]本發(fā)明提供一種基于SoC芯片的1553B節(jié)點(diǎn)電路設(shè)計(jì)，采用了 PCI主機(jī)主/從接口和異步總線(xiàn)接口，實(shí)現(xiàn)了滿(mǎn)足了當(dāng)前PPC和DSP系列的處理器通信的接口，1553B總線(xiàn)接口實(shí)現(xiàn)具有GJB289A-97中規(guī)定的BC/RT/MT，同時(shí)支持BC/MT、RT/MT同時(shí)工作的機(jī)制，外部存儲(chǔ)控制器為芯片提供了豐富的存儲(chǔ)資源、GP1接口擴(kuò)展外設(shè)，整個(gè)節(jié)點(diǎn)電路提供解決了國(guó)內(nèi)機(jī)載網(wǎng)絡(luò)對(duì)功能的1553B節(jié)點(diǎn)的應(yīng)用需求，同時(shí)提供了 1553B總線(xiàn)系統(tǒng)的應(yīng)用解決方案。
[0054]在上述的實(shí)施例的基礎(chǔ)上，所述1553總線(xiàn)模塊包括1553接口、1553收發(fā)器、變壓器一、變壓器二 ；其中:
[0055]所述1553接口模塊，用于連接1553B數(shù)據(jù)總線(xiàn)線(xiàn)纜；
[0056]所述變壓器一和變壓器二，用于對(duì)電壓幅值進(jìn)行升/降壓和故障隔離；
[0057]所述的1553接口模塊，用于支持IMHz和2MHz總線(xiàn)傳輸速率。
[0058]具體為:通過(guò)總線(xiàn)收發(fā)器、變壓器以及1553連接器等實(shí)現(xiàn)1553B總線(xiàn)接口功能，總線(xiàn)收發(fā)器可以接收來(lái)自總線(xiàn)的BUS信號(hào)，經(jīng)隔離、降噪后并轉(zhuǎn)換為SoC芯片RX信號(hào)，也可以將SoC的TX信號(hào)轉(zhuǎn)換為BUS信號(hào)發(fā)送到變壓器，總線(xiàn)收發(fā)器的BUS信號(hào)在經(jīng)過(guò)變壓器的推送達(dá)到要求的Vpp后發(fā)送到總線(xiàn)上，系統(tǒng)工作設(shè)置信號(hào)Gonogo與子系統(tǒng)失敗信號(hào)Ssysf的測(cè)試通過(guò)設(shè)置外部人為控制給予使能，同時(shí)向系統(tǒng)提供25或者50MHz可選擇的的RTC時(shí)鐘；
[0059]本發(fā)明提供一種基于SoC芯片的1553B節(jié)點(diǎn)電路設(shè)計(jì)，1553B總線(xiàn)接口通過(guò)總線(xiàn)收發(fā)器和變壓器，實(shí)現(xiàn)了有效的故障隔離和總線(xiàn)可靠的傳輸電路，解決了國(guó)內(nèi)變壓器耦合方式下的節(jié)點(diǎn)的需求，支持IM或2Mbps傳輸速率，提供了總線(xiàn)系統(tǒng)節(jié)點(diǎn)間互連的應(yīng)用解決方案，滿(mǎn)足小型化、智能化、通用化的1553B節(jié)點(diǎn)電路。
[0060]最后應(yīng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解；其依然可以對(duì)前述各實(shí)施例記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種基于SoC芯片的1553B節(jié)點(diǎn)電路，其特征在于，包括主機(jī)接口電路、1553總線(xiàn)模±夬、以太網(wǎng)接口模塊、外部存儲(chǔ)控制器模塊、GP1接口模塊、時(shí)鐘與復(fù)位模塊、JTAG接口模塊和電源模塊、PLB與OPB橋；其中: 所述主機(jī)接口模塊，主機(jī)接口實(shí)現(xiàn)PCI主/從、異步總線(xiàn)接口，用于完成主機(jī)與節(jié)點(diǎn)電路之間的數(shù)據(jù)通信； 所述1553總線(xiàn)模塊，用于完成1553B總線(xiàn)的BC、RT以及MT功能，其中，所述BC功能包括多消息處理、消息間自動(dòng)延時(shí)、自動(dòng)查詢(xún)、自動(dòng)消息重試、可編程中斷選擇、中斷歷史列表、可變的內(nèi)存空間分配、可選擇的數(shù)據(jù)存儲(chǔ)；RT功能包括索引、可變的內(nèi)存空間分配、可選擇的數(shù)據(jù)存儲(chǔ)、順序數(shù)據(jù)存儲(chǔ)、順序的消息狀態(tài)信息、方式命令和子地址的非法化、可編程中斷選擇、中斷歷史列表;MT功能包括MT命令鏈表結(jié)構(gòu)、可變的內(nèi)存空間分配、智能監(jiān)控總線(xiàn)上的消息、可編程中斷選擇、MT命令塊包含48位的時(shí)標(biāo)； 所述以太網(wǎng)接口模塊，完成發(fā)送數(shù)據(jù)幀的調(diào)度、接收數(shù)據(jù)幀的幀頭分離、接收數(shù)據(jù)幀的數(shù)據(jù)部分校驗(yàn)和計(jì)算、UDP協(xié)議類(lèi)型的提取，為片上處理器進(jìn)行協(xié)議棧處理提供數(shù)據(jù)信息；所述外部存儲(chǔ)控制器模塊，實(shí)現(xiàn)SoC芯片與外部存儲(chǔ)器或外圍設(shè)備之間控制并完成數(shù)據(jù)的傳輸； 所述GP1接口模塊，用于復(fù)用各種具有不同功能模塊的I/O管腳來(lái)實(shí)現(xiàn)不同功能； 所述時(shí)鐘與復(fù)位模塊，用于向整個(gè)電路提供統(tǒng)一時(shí)鐘和復(fù)位功能； 所述JTAG接口模塊，用于向電路提供JTAG功能，用于調(diào)試片內(nèi)軟件； 所述電源模塊，用于給芯片及片外模塊提供工作電壓。
2.根據(jù)權(quán)利要求1所述的1553總線(xiàn)模塊，其特征在于，包括1553接口、1553收發(fā)器、變壓器一、變壓器二 ； 其中: 所述1553接口模塊，用于連接1553B數(shù)據(jù)總線(xiàn)線(xiàn)纜； 所述變壓器一和變壓器二，用于配置對(duì)電壓幅值進(jìn)行升/降壓和故障隔離； 所述的1553接口模塊，用于支持IMHz和2MHz總線(xiàn)傳輸速率。
【文檔編號(hào)】G06F13/40GK104484303SQ201410752870
【公開(kāi)日】2015年4月1日 申請(qǐng)日期:2014年12月9日 優(yōu)先權(quán)日:2014年12月9日
【發(fā)明者】田澤, 楊峰, 王泉, 黎小玉, 趙彬, 夏大鵬 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所