国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種存儲器的選通方法及實現(xiàn)該方法的電路結構的制作方法

      文檔序號:6780237閱讀:341來源:國知局
      專利名稱:一種存儲器的選通方法及實現(xiàn)該方法的電路結構的制作方法
      技術領域
      本發(fā)明涉及存儲器的選通方法,尤其是指以二極管為選通管的存儲器選通方法及
      實現(xiàn)該方法的電路結構。本發(fā)明屬于微納電子學技術領域。
      背景技術
      相變存儲器技術是基于0vshinsky在20世紀60年代末(Phys. Rev. Lett. , 21, 1450 1453, 1968) 70年代初(A卯l. Phys. Lett. , 18, 254 257, 1971)提出的相變薄膜可 以應用于相變存儲介質的構想建立起來的,是一種價格便宜、性能穩(wěn)定的存儲器件。相變存 儲器可以做在硅晶片襯底上,其關鍵材料是可記錄的相變薄膜、加熱電極材料、絕熱材料和
      引出電極材的研究熱點也就圍繞其器件工藝展開器件的物理機制研究,包括如何減小器
      件料等。相變存儲器的基本原理是利用電脈沖信號作用于器件單元上,使相變材料在非晶 態(tài)與多晶態(tài)之間發(fā)生可逆相變,通過分辨非晶態(tài)時的高阻與多晶態(tài)時的低阻,可以實現(xiàn)信 息的寫入、擦除和讀出操作。 相變存儲器由于具有高速讀取、高可擦寫次數(shù)、非易失性、元件尺寸小、功耗低、抗 強震動和抗輻射等優(yōu)點,被國際半導體工業(yè)協(xié)會認為最有可能取代目前的閃存存儲器而成 為未來存儲器主流產(chǎn)品和最先成為商用產(chǎn)品的器件。 相變存儲器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電 流脈沖信號擦操作(RESET),當加一個短且強的脈沖信號使器件單元中的相變材料溫度 升高到熔化溫度以上后,再經(jīng)過快速冷卻從而實現(xiàn)相變材料多晶態(tài)到非晶態(tài)的轉換,即"1" 態(tài)到"O"態(tài)的轉換;寫操作(SET),當施加一個長且中等強度的脈沖信號使相變材料溫度升 到熔化溫度之下、結晶溫度之上后,并保持一段時間促使晶核生長,從而實現(xiàn)非晶態(tài)到多晶
      態(tài)的轉換,即"0"態(tài)到"1"態(tài)的轉換;讀操作,當加一個對相變材料的狀態(tài)不會產(chǎn)生影響的
      很弱的脈沖信號后,通過測量器件單元的電阻值來讀取它的狀態(tài)。 與相變存儲器相結合的選通器件, 一直是相變存儲器實現(xiàn)產(chǎn)業(yè)化的關鍵技術。目 前比較流行的有MOS管選通(1R1T)、三極管選通(BJT)以及二極管選通(1R1D)。 1R1T因 為其過大的面積已經(jīng)逐步退出競爭舞臺。目前國際上比較熱門的是三星的1R1D技術以及 Numonyx的BJT技術。而其中尤以1R1D技術更具有前景,因為他擁有BJT技術不可比擬的 面積優(yōu)勢。 盡管1R1D技術具有巨大的應用前景,并且吸引了業(yè)界廣泛的關注,但是依然有一 個關鍵技術點沒有得到很好的解決寄生三極管效應。如圖1所示,操作單元二極管P極、 字線以及鄰近二極管的P極構成了一個寄生三極管。字線是基極,操作單元二極管P極是 射電極,鄰近二極管的P極是集電極。當操作電流從操作二極管流向字線時,必定會產(chǎn)生一 個電流從字線流向鄰近二極管(盡管鄰近二極管處于反偏狀態(tài))。這個寄生電流將會對鄰 近單元產(chǎn)生影響,從而形成串擾。而這個電流是不需要的,所以也增加了功耗。
      因此,實有必要對相變存儲器1R1D的選通方式做進一步的改進。

      發(fā)明內容
      本發(fā)明要解決的技術問題在于提供一種存儲器的選通方法及實現(xiàn)該方法的電路 結構,用于克服存儲器中利用二極管作為選通管時,在選通過程中出現(xiàn)的三極管寄生效應, 從而可解決由于該寄生效應引起的串擾和功耗增加的問題。
      為了解決上述技術問題,本發(fā)明采用如下技術方案 —種存儲器的選通方法,所述存儲器采用二極管作為選通器件,對所述存儲器進 行讀寫操作時,針對要操作的存儲單元,給其位線施加操作脈沖、字線電壓拉低;針對不操
      作的存儲單元,給其位線施加一個高于字線電壓的直流電壓,用以使所述不操作的存儲單 元流過的電流為零,所述不操作的存儲單元與所述要操作的存儲單元處于同一字線。
      進一步地,所述的二極管可以是多晶態(tài)或單晶態(tài)二極管、肖特基二極管、柵源或 柵漏相連的場效應管、柵源或柵漏相連的MOSFET、齊納二極管、可控硅二極管、P-I-N結構
      二極管等。 其中,所述高于字線電壓的直流電壓可通過設置于存儲器芯片上的外圍電路產(chǎn) 生。
      —種用于產(chǎn)生所述高于字線電壓的直流電壓的外圍電路,其包括
      包含NMOS管的下拉回路;
      包含PMOS管的上拉回路; 以及用于保證上拉回路與下拉回路偏置電流絕對相等的偏置電路; 所述上拉回路的一端連接電源,另一端與下拉回路的一端相連接,下拉回路的另
      一端連接地; 所述上拉回路與下拉回路的連接點與不操作的存儲單元的位線相接,向其輸出直 流電壓。 上述外圍電路的運作方法是當存儲器進行讀寫操作時,所述外圍電路通過選通 門將所述上拉回路與下拉回路連接點處的直流電壓加載到不操作的存儲單元的位線上,所 述不操作的存儲單元與要操作的存儲單元處于同一字線。 進一步地,所述不操作的存儲單元是與所述要操作的存儲單元相鄰近的兩個存儲 單元。 —種用于產(chǎn)生所述高于字線電壓的直流電壓的外圍電路模塊,其包括與存儲器 的存儲單元結構完全相同的三個參考單元、與存儲器的驅動電路完全相同的驅動電路、上 述外圍電路、模擬_數(shù)字信號轉換器、鎖存器、以及數(shù)字_模擬信號轉換器;
      所述三個參考單元共享一根字線,分別有三根不同的位線; 位于所述三個參考單元中間的參考單元的位線與所述驅動電路連接,所述驅動電 路用于對參考單元進行讀寫操作; 另外兩個參考單元的位線與所述外圍電路連接; 所述外圍電路與模擬_數(shù)字信號轉換器連接,所述模擬_數(shù)字信號轉換器將所述 外圍電路輸出的直流電壓轉換為多位數(shù)字信號; 所述模擬_數(shù)字信號轉換器與鎖存器連接,所述鎖存器將上述多位數(shù)字信號鎖 存; 所述鎖存器與所述數(shù)字_模擬信號轉換器連接,所述數(shù)字_模擬信號轉換器將鎖存器鎖存到的多位數(shù)字信號轉換為模擬信號,并將該模擬信號輸出,該模擬信號即所述的
      高于字線電壓的直流電壓。 上述外圍電路模塊的運作方法是 在存儲器上電之后,首先,所述驅動電路對位于中間的參考單元進行讀寫操作,另外兩個參考單元的位線與外圍電路接通;然后,所述外圍電路將其輸出的直流電壓信號發(fā)
      送給模擬_數(shù)字信號轉換器,模擬_數(shù)字信號轉換器將該直流電壓信號轉換為數(shù)字信號發(fā)送給鎖存器;經(jīng)過一段時間后,鎖存鎖存器接收到的信號,停止對參考單元的讀寫操作;當存儲器進行讀寫操作時,數(shù)字_模擬信號轉換器將鎖存器鎖存到的信號轉換為模擬信號并將該模擬信號輸出至不操作的存儲單元的位線上,該模擬信號即所述的高于字線電壓的直流電壓。 當存儲器進行讀寫操作時,所述外圍電路模塊通過選通門將所述數(shù)字_模擬信號轉換器輸出的模擬信號即直流電壓加載到不操作的存儲單元的位線上。 進一步地,所述不操作的存儲單元是與要操作的存儲單元相鄰近的兩個存儲單元。 作為本發(fā)明的優(yōu)選方案,上述的運作方法可以是利用鎖存器,分別鎖存讀操作時的信號及寫操作時的信號,以供存儲器在進行讀操作或寫操作時使用。
      進一步地,所述寫操作時的信號包括寫"0"時的信號及寫"1"時的信號。
      相變存儲器通常包括由存儲單元組成的存儲陣列,存儲陣列位于存儲器的芯片上。當相變存儲器采用二極管作為選通管時,要對一個存儲單元進行操作,必定是將該單元的字線拉低,然后往該單元的位線發(fā)送操作脈沖。而其他字線保持高電平(一般而言,為電源電平),其他位線保持零電平。如圖2所示。這樣利用二極管正向導通,反向截止的特性,可以實現(xiàn)僅操作要操作的單元,而不影響其他單元。其中,對存儲單元進行讀寫操作時,是由驅動電路通過選通門向存儲單元的位線發(fā)送操作脈沖的。驅動電路是為存儲單元提供所需要的讀寫電流的電路,其一般是PMOS管(或NM0S管)構成的電流鏡。選通門位于每一條位線上,選通門一般是三端門電路, 一個控制端,以及兩個數(shù)據(jù)通路端口 。 一般由PM0S與NM0S對構成,也可以由單獨的PM0S或NM0S管構成??刂贫耸艿阶g碼電路的控制,兩個數(shù)據(jù)端口一端連接存儲陣列的位線,一端連接驅動電路。其作用是將驅動電路產(chǎn)生的讀寫電流送入到相應的位線中。 由于采用二極管作為選通管時存在寄生效應,如圖1所示,操作單元二極管P極、字線以及不操作單元二極管的P極構成了一個寄生三極管。字線是基極,操作單元二極管P極是射電極,不操作單元二極管的P極是集電極。當操作電流從操作二極管流向字線時,必定會產(chǎn)生一個電流從字線流向不操作單元二極管(盡管不操作單元二極管處于反偏狀態(tài))。這個寄生電流將會對不操作單元產(chǎn)生影響,從而形成串擾。而這個電流是不需要的,所以也增加了功耗。 為了解決這一問題,對不操作單元的位線施加一個高于操作單元字線電平(一般而言,為零電平)AV的直流電壓,如圖3所示。由于寄生三極管集電極(不操作單元的二極管的P極)的電流方向是由基極(字線)流向集電極的,所以只要適當提高集電極電壓即可以消除該電流。從另一方面來說,如果對不操作單元的位線施加高電平,那么不操作單元的二極管將正向導通,其電流將是從P極流向N極。而對不操作單元的位線施加零電平,不操作單元的二極管電流是從N極流向P極。那么必定可以找到一個中間點,使得不操作單元的二極管的電流為零。圖4為該過程的模擬曲線。橫坐標為不操作單元的位線電平,縱坐標為不操作單元的二極管的電流。如圖4可知,其電流隨著不操作單元的位線電平增長而由負變化到正,在這一過程中,必定能夠找到一個使不操作單元的二極管的電流為零的不操作單元的位線電平。 這個"高于操作單元字線電平AV的直流電壓"是可以通過模擬以及實驗得到的。但是由于存在工藝偏差以及環(huán)境的變化,可以預見的,這個"高于操作單元字線電平A V的直流電壓"會隨著工藝、環(huán)境的不同而不同。由此,本發(fā)明還設計了一種外圍電路,能夠提供合適的"高于操作單元字線電平AV的直流電壓"給不同的存儲單元,而不必考慮因工藝、環(huán)境的變化而帶來的影響。該電路命名為自適應電流平衡電路(self current balancecircuit, SCBC)。 SCBC電路包括以PMOS管為主的上拉回路、以NM0S管為主的下拉回路、以及分別為上拉回路和下拉回路提供偏置電流的偏置電路。上拉回路與下拉回路的連接點即提供了"高于操作單元字線電平AV的直流電壓"。通過設定偏置電路提供的電流值,以及上拉回路與下拉回路的尺寸,可以使得上拉回路與下拉回路的電流值絕對相等。如果上拉回路與下拉回路的連接點電平高于所需要的直流電壓,那么不操作單元的二極管將會通過方向為P極到N極的電流。這樣上拉回路的電流將大于下拉回路。又由于偏置電路為上拉回路與下拉回路提供絕對相等的電流,所以上拉回路與下拉回路的連接點電平會自動降低,直到不操作單元的二極管電流為零。另一方面,如果上拉回路與下拉回路的連接點電平低于所需要的直流電壓,那么不操作單元的二極管將會通過方向為N極到P極的電流。這樣上拉回路的電流將小于下拉回路。又由于偏置電路為上拉回路與下拉回路提供絕對相等的電流,所以上拉回路與下拉回路的連接點電平會自動升高,直到不操作單元的二極管電流為零。利用這一方法,可以使不操作單元的二極管不通過任何電流。 SCBC電路盡管能夠提供一個確定的,不受工藝、環(huán)境影響的"高于操作單元字線電平AV的直流電壓",但是在該電路穩(wěn)定輸出之前,必定會有一部分電流通過不操作單元的
      二極管。 本發(fā)明提供的外圍電路模塊采用了與存儲陣列內部結構完全相同的三個參考單元,這三個參考單元共享一根字線,分別有三根不同的位線,該外圍電路模塊如圖6所示。在系統(tǒng)上電過程后,對位于三個單元中間位置的存儲單元進行讀寫操作。經(jīng)過一定的時間后,鎖存鎖存器的輸出信號,然后停止對該單元的讀寫操作。存儲陣列開始工作,并將數(shù)字-模擬信號轉換器的輸出電壓作為"高于字線電壓AV的直流電壓",從而實現(xiàn)了上述SCBC電路的穩(wěn)定輸出。 由于在讀、寫"0",寫"1"過程中,操作電流是不一樣的。可以預見的,"高于字線電壓AV的直流電壓"也必將有所不同。所以本發(fā)明在系統(tǒng)上電過程中,利用鎖存器,分別鎖存讀操作時的"高于字線電壓AV的直流電壓",寫操作時的"高于字線電壓AV的直流電壓",以供存儲陣列在進行不同操作時使用。 綜上所述,通過本發(fā)明的電路結構可以克服存儲器中利用二極管作為選通管時,在選通過程中出現(xiàn)的三極管寄生效應,從而解決由于該寄生效應引起的串擾和功耗增加的問題。


      圖1是1R1D選通方式橫截面原理圖和三極管寄生效應示意圖;圖2是1R1D選通方式陣列布置和選址方式,其中橫向為字線,縱向為位線圖3是本發(fā)明采用的選址方式,其中橫向為字線,縱向為位線;圖4是1R1D選通方式的三極管寄生效應仿真模擬結果;圖5是實施例中的SCBC電路結構;圖6是實施例中的穩(wěn)定提供"高于字線電壓A V的直流電壓"的電路結構圖7是實施例中的驅動電路結構;圖8是實施例中的模擬_數(shù)字信號轉換器電路結構;圖9是實施例中的鎖存器電路結構;圖io是實施例中的數(shù)字-模擬信號轉換器電路結構。圖中標記說明110外圍電路模塊111驅動電路112 SCBC電路 113模擬-數(shù)字轉換器114鎖存器 115數(shù)字-模擬轉換器204 PMOS管205 PMOS管206電流源
      具體實施例方式
      下面結合圖示更完整的描述本發(fā)明,本發(fā)明提供優(yōu)選的實施例,但不應被認為僅限于在此闡述的實施例中。 在相變存儲器實現(xiàn)地址選通過程中,采用二極管作為選通管。所述的二極管可以是多晶態(tài)或單晶態(tài)二極管、肖特基二極管、柵源(或柵漏)相連的場效應管、柵源(或柵漏)相連的MOSFET、齊納二極管、可控硅二極管、P-I-N結構二極管等。其中,這種存儲單元結構的制作過程可以是首先在襯底上,利用外延技術生長一層高濃度的N型Si ;其次用刻蝕,使之成為字線;然后沉積二氧化硅,并利用化學機械拋光(CMP)實現(xiàn)平坦化;然后外延一層N型Si ;再次外延一層P型Si ;再次沉積一層相變材料;再次將N型Si, P型Si,相變材料一起刻蝕,使之成為相變存儲單元;再次沉積二氧化硅,并利用化學機械拋光(CMP)實現(xiàn)平坦化;再次進行后續(xù)金屬工藝。最后得到如圖1所示的存儲單元結構,存儲單元采用如圖2所示的方式構成存儲陣列。 本實施例提供一種采用二極管作為選通器件的存儲器選通方法對所述存儲器進行讀寫操作時,針對要操作的存儲單元,給其位線施加操作脈沖、字線電壓拉低;針對不操
      作單元的位線施加一個高于操作單元字線電壓(一般而言,為零電平)AV的直流電壓,如圖3所示,用以使所述不操作的存儲單元流過的電流為零,所述不操作的存儲單元與所述要操作的存儲單元處于同一字線。 這個"高于操作單元字線電壓AV的直流電壓"是可以通過模擬以及實驗得到的。但是由于存在工藝偏差以及環(huán)境的變化,可以預見的,這個"高于操作單元字線電壓A V的直流電壓"會隨著工藝、環(huán)境的不同而不同。由此,本發(fā)明還設計了一種外圍電路,能夠提供合適的"高于操作單元字線電壓AV的直流電壓"給不同的存儲單元,而不必考慮因工藝、環(huán)境的變化而帶來的影響。該電路命名為自適應電流平衡電路(self current balancecircuit, SCBC)。 SCBC電路的結構為包含NMOS管的下拉回路;包含PM0S管的上拉回路;以及用于保證上拉回路與下拉回路偏置電流絕對相等的偏置電路;所述上拉回路的一端連接電源,另一端與下拉回路的一端相連接,下拉回路的另一端連接地;所述上拉回路與下拉回路的連接點向不操作的存儲單元的位線輸出直流電壓。上拉回路與下拉回路的連接點即提供了"高于操作單元字線電壓AV的直流電壓"。 上述SCBC電路的運作方法是當存儲器進行讀寫操作時,所述SCBC電路通過選通門將所述上拉回路與下拉回路連接點處的直流電壓加載到不操作的存儲單元的位線上,所述不操作的存儲單元與要操作的存儲單元處于同一字線。進一步地,所述不操作的存儲單元是與所述要操作的存儲單元相鄰近的兩個存儲單元。 通過設定偏置電路提供的電流值,以及上拉回路與下拉回路的尺寸,可以使得上拉回路與下拉回路的電流值絕對相等。如果上拉回路與下拉回路的連接點電平高于所需要的直流電壓,那么不操作單元的二極管將會通過方向為P極到N極的電流。這樣上拉回路的電流將大于下拉回路。又由于偏置電路為上拉回路與下拉回路提供絕對相等的電流,所以上拉回路與下拉回路的連接點電平會自動降低,直到不操作單元的二極管電流為零。另一方面,如果上拉回路與下拉回路的連接點電平低于所需要的直流電壓,那么不操作單元的二極管將會通過方向為N極到P極的電流。這樣上拉回路的電流將小于下拉回路。又由于偏置電路為上拉回路與下拉回路提供絕對相等的電流,所以上拉回路與下拉回路的連接點電平會自動升高,直到不操作單元的二極管電流為零。利用這一方法,可以使不操作單元的二極管不通過任何電流。 圖5給出了 SCBC可能的一種結構。PM1與PM2構成了一組電流鏡,使得PM1的電流等于PM2的電流;NM1與NM2構成了 一組電流鏡,使得NM1的電流等于NM2的電流。由于PM2與NM2共用一組電流源,故而PM2與NM2的電流必須相等,由此PM1與NM1的電流也必須相等。 SCBC電路盡管能夠提供一個確定的,不受工藝、環(huán)境影響的"高于操作單元字線電壓AV的直流電壓",但是在該電路穩(wěn)定輸出之前,必定會有一部分電流通過不操作單元的二極管。故而本實施例還提供一種采用參考單元的方式,在芯片上電過程中,能穩(wěn)定上述電路的輸出的外圍電路模塊。 —種位于存儲器芯片內部,用于產(chǎn)生所述高于字線電壓AV的直流電壓的外圍電路模塊,如圖6所示,外圍電路模塊110包括與存儲陣列內部存儲單元結構完全相同的三個參考單元、與存儲陣列驅動電路完全相同的驅動電路1H、所述SCBC電路112、模擬-數(shù)字信號轉換器113、鎖存器114,以及數(shù)字-模擬信號轉換器115 ;所述三個參考單元共享一根字線,分別有三根不同的位線;位于所述三個參考單元中間的參考單元的位線與所述驅動電路111連接,所述驅動電路111用于對參考單元進行讀寫操作;另外兩個參考單元的位線與所述SCBC電路112連接;所述SCBC電路112與模擬-數(shù)字信號轉換器113連接,所述模擬-數(shù)字信號轉換器113將所述SCBC電路112輸出的直流電壓轉換為多位數(shù)字信號;所述模擬_數(shù)字信號轉換器113與鎖存器114連接,所述鎖存器114將上述多位數(shù)字信號鎖存;所述鎖存器114與所述數(shù)字_模擬信號轉換器115連接,所述數(shù)字_模擬信號轉換器115將鎖存器114鎖存到的多位數(shù)字信號轉換為模擬信號,并將該模擬信號輸出,該模擬信 號即所述的高于字線電壓AV的直流電壓。 圖7為驅動電路111的_種可能的電路形式。由PMOS管204和205以及電流源 206構成了一組電流鏡。PMOS管205的漏端為操作單元提供電流。 圖8為模擬-數(shù)字信號轉換器113的一種可能形式。輸入電壓與各級參考電壓進 行比較,所得結果進行一次譯碼后輸出為多位的數(shù)字信號。 圖9為鎖存器114的一種可能的電路結構,當G端為高電平時,Q = D, QN = D ;當 G端為低電平時,Q與QN保持本來的狀態(tài),實現(xiàn)鎖存。 圖10為數(shù)字-模擬信號轉換器115的一種可能的電路結構。數(shù)字輸入信號控制 開關B0-3,以決定負反饋放大器的輸出電壓為參考電壓的倍數(shù)。 上述外圍電路模塊110的運作方法是在存儲器芯片上電之后,首先,所述驅動電 路111對位于中間的參考單元進行讀寫操作,另外兩個參考單元的位線與SCBC電路112接 通,此時SCBC電路112開始工作,經(jīng)過一定的時間后,SCBC電路112會迫使另外兩個單元 流過的電流為零。然后,所述SCBC電路112將其輸出的直流電壓信號發(fā)送給模擬-數(shù)字信 號轉換器113,模擬-數(shù)字信號轉換器113將該直流電壓信號轉換為數(shù)字信號發(fā)送給鎖存器 114;經(jīng)過一段時間后,即當另外兩個單元流過的電流為零(可以設置計數(shù)器進行延遲)之 后,鎖存器114鎖存113的輸出信號(即鎖存器114接收到的信號),停止對參考單元的讀 寫操作。當存儲器進行讀寫操作時,數(shù)字_模擬信號轉換器115將鎖存器114鎖存到的信 號轉換為模擬信號(即轉換器115將113的數(shù)字信號還原為模擬信號),并將該模擬信號 輸出至不操作的存儲單元的位線上,而這個模擬信號即所述的高于字線電壓AV的直流電 壓。 當存儲器進行讀寫操作時,所述外圍電路模塊110通過選通門將所述數(shù)字-模擬
      信號轉換器115輸出的模擬信號即直流電壓加載到不操作的存儲單元的位線上。進一步
      地,所述不操作的存儲單元是與所述要操作的存儲單元相鄰近的兩個存儲單元。 由于在讀、寫"0",寫"1"過程中,操作電流是不一樣的??梢灶A見的,"高于字線
      電壓AV的直流電壓"也必將有所不同。所以本實施例還提供一種,分別獲得讀寫過程中的
      "高于字線電壓AV的直流電壓"的方法。 利用鎖存器114,分別鎖存讀操作時的信號及寫操作時的信號,即在系統(tǒng)上電過程 中,利用鎖存器,分別鎖存讀操作時的"高于字線電壓AV的直流電壓",寫操作時的"高于 字線電壓AV的直流電壓",以供存儲陣列在進行讀操作或寫操作時使用。進一步地,所述 寫操作時的信號包括寫"0"時的信號及寫"1"時的信號。 本發(fā)明中涉及的其他技術屬于本領域技術人員熟悉的范疇,在此不再贅述。上述 實施例僅用以說明而非限制本發(fā)明的技術方案。任何不脫離本發(fā)明精神和范圍的技術方案 均應涵蓋在本發(fā)明的專利申請范圍當中。
      權利要求
      一種存儲器的選通方法,其特征在于所述存儲器采用二極管作為選通器件,對所述存儲器進行讀寫操作時,針對要操作的存儲單元,給其位線施加操作脈沖、字線電壓拉低;針對不操作的存儲單元,給其位線施加一個高于字線電壓的直流電壓,用以使所述不操作的存儲單元流過的電流為零,所述不操作的存儲單元與所述要操作的存儲單元處于同一字線。
      2. 根據(jù)權利要求1所述的存儲器的選通方法,其特征在于所述的二極管是多晶態(tài)或 單晶態(tài)二極管、肖特基二極管、柵源或柵漏相連的場效應管、柵源或柵漏相連的M0SFET、齊納二極管、可控硅二極管、P-I-N結構二極管中的一種。
      3. 根據(jù)權利要求1所述的存儲器的選通方法,其特征在于所述高于字線電壓的直流 電壓通過設置于存儲器芯片上的外圍電路產(chǎn)生。
      4. 一種用于產(chǎn)生權利要求1所述高于字線電壓的直流電壓的外圍電路,其特征在于,該電路包括包含NMOS管的下拉回路;包含PMOS管的上拉回路;以及用于保證上拉回路與下拉回路偏置電流絕對相等的偏置電路;所述上拉回路的一端連接電源,另一端與下拉回路的一端相連接,下拉回路的另一端連接地;所述上拉回路與下拉回路的連接點與不操作的存儲單元的位線相接,向其輸出直流電壓。
      5. 根據(jù)權利要求4所述外圍電路的運作方法,其特征在于當存儲器進行讀寫操作時,所述外圍電路通過選通門將所述上拉回路與下拉回路連接點處的直流電壓加載到不操作 的存儲單元的位線上,所述不操作的存儲單元與要操作的存儲單元處于同一字線。
      6. 根據(jù)權利要求5所述的運作方法,其特征在于所述不操作的存儲單元是與所述要操作的存儲單元相鄰近的兩個存儲單元。
      7. —種用于產(chǎn)生權利要求1所述高于字線電壓的直流電壓的外圍電路模塊,其特征在于,包括與存儲器的存儲單元結構完全相同的三個參考單元、與存儲器的驅動電路完全相同的驅動電路、權利要求4所述外圍電路、模擬-數(shù)字信號轉換器、鎖存器、以及數(shù)字-模擬信號轉換器;所述三個參考單元共享一根字線,分別有三根不同的位線;位于所述三個參考單元中間的參考單元的位線與所述驅動電路連接,所述驅動電路用 于對參考單元進行讀寫操作;另外兩個參考單元的位線與所述外圍電路連接;所述外圍電路與模擬_數(shù)字信號轉換器連接,所述模擬_數(shù)字信號轉換器將所述外圍電路輸出的直流電壓轉換為多位數(shù)字信號;所述模擬_數(shù)字信號轉換器與鎖存器連接,所述鎖存器將上述多位數(shù)字信號鎖存; 所述鎖存器與所述數(shù)字_模擬信號轉換器連接,所述數(shù)字_模擬信號轉換器將鎖存器鎖存到的多位數(shù)字信號轉換為模擬信號,并將該模擬信號輸出,該模擬信號即所述的高于字線電壓的直流電壓。
      8. —種權利要求7所述外圍電路模塊的運作方法,其特征在于在存儲器上電之后,首先,所述驅動電路對位于中間的參考單元進行讀寫操作,另外兩個參考單元的位線與外 圍電路接通;然后,所述外圍電路將其輸出的直流電壓信號發(fā)送給模擬_數(shù)字信號轉換器, 模擬-數(shù)字信號轉換器將該直流電壓信號轉換為數(shù)字信號發(fā)送給鎖存器;經(jīng)過一段時間 后,鎖存鎖存器接收到的信號,停止對參考單元的讀寫操作;當存儲器進行讀寫操作時,數(shù) 字_模擬信號轉換器將鎖存器鎖存到的信號轉換為模擬信號并將該模擬信號輸出至不操 作的存儲單元的位線上,該模擬信號即所述的高于字線電壓的直流電壓。
      9. 根據(jù)權利要求8所述的運作方法,其特征在于當存儲器進行讀寫操作時,所述外圍 電路模塊通過選通門將所述數(shù)字-模擬信號轉換器輸出的模擬信號即直流電壓加載到不 操作的存儲單元的位線上。
      10. 根據(jù)權利要求9所述的運作方法,其特征在于所述不操作的存儲單元是與要操作 的存儲單元相鄰近的兩個存儲單元。
      11. 根據(jù)權利要求8所述的運作方法,其特征在于利用鎖存器,分別鎖存讀操作時的 信號及寫操作時的信號,以供存儲器在進行讀操作或寫操作時使用。
      12. 根據(jù)權利要求11所述的運作方法,其特征在于所述寫操作時的信號包括寫"0" 時的信號及寫"l"時的信號。
      全文摘要
      本發(fā)明公開了一種存儲器的選通方法及實現(xiàn)該方法的電路結構。所述存儲器采用二極管作為選通器件,進行讀寫操作時,針對要操作的存儲單元,給其位線施加操作脈沖、字線電壓拉低;針對不要進行讀寫操作的,并與要操作單元處于同一字線的存儲單元,給其位線施加一個高于字線電壓的直流電壓,以使得因為寄生三極管效應而產(chǎn)生的漏電流為零,從電路上徹底解決因為該漏電流而造成的串擾問題。上述高于字線電壓的直流電壓通過外圍電路產(chǎn)生。
      文檔編號G11C8/08GK101694779SQ200910197499
      公開日2010年4月14日 申請日期2009年10月21日 優(yōu)先權日2009年10月21日
      發(fā)明者丁晟, 宋志棠 申請人:中國科學院上海微系統(tǒng)與信息技術研究所;
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1