本發(fā)明涉及一種內(nèi)存裝置及用于記憶數(shù)組的方法。

背景技術(shù)：

1、例如靜態(tài)隨機存取內(nèi)存(static?random?access?memory，sram)及動態(tài)隨機存取內(nèi)存(dynamic?random?access?memory，dram)等半導(dǎo)體內(nèi)存具有以行(row)及列(column)進行排列以形成數(shù)組的大量記憶胞。在sram內(nèi)存中，每一記憶胞通常包括與漏極電源電壓及源極電源電壓(例如地)之間的連接。連接至一行中的sram胞元的通道閘(pass?gate)的字線控制對此行中的記憶胞的存取。一個或兩個位線載送自給定列中的所存取胞元讀取或向給定列中的所存取胞元寫入。

2、需要對讀取操作及寫入操作的時序(timing)進行優(yōu)化。在對sram記憶胞的讀取操作中，時序可有關(guān)于介于經(jīng)由驅(qū)動字線來啟動讀取操作與對連接至位線的感測放大器進行使能(enable)之間的時段(period)。若在開始驅(qū)動字線之后過早地對感測放大器進行使能，則記憶胞可能被不正確地讀取。但是感測放大器使能被延遲的時間越長，則內(nèi)存越慢。最佳時序(optimal?timing)受制程、電壓及溫度(process,voltage,and?temperature，pvt)變異性的影響。制程變異性(process?variability)是指各別記憶胞的由于制造制程而變化的特性。電壓變異性是指用于對內(nèi)存進行供電的電壓的變化。溫度變異性是指內(nèi)存進行操作的溫度的變化。保持處于內(nèi)存設(shè)計規(guī)格內(nèi)的該些變化的極值(extreme)可被稱為pvt角限(pvt?corner)。

技術(shù)實現(xiàn)思路

1、一些實施例中，本發(fā)明提供一種內(nèi)存裝置。內(nèi)存裝置包括記憶數(shù)組、第一追蹤胞元、追蹤字線驅(qū)動器、追蹤字線、漏極電源以及源極電源。追蹤字線驅(qū)動器包括開關(guān)電路、拉低電路及節(jié)點。追蹤字線耦合至所述節(jié)點且耦合至所述第一追蹤胞元。漏極電源被配置成向所述開關(guān)電路提供漏極電壓。源極電源被配置成向所述拉低電路提供源極電壓。其中所述追蹤字線驅(qū)動器經(jīng)由所述開關(guān)電路將所述節(jié)點耦合至所述漏極電源且經(jīng)由所述拉低電路將所述節(jié)點耦合至所述源極電源，以在介于所述漏極電壓與所述源極電壓之間的抑制電壓下驅(qū)動所述追蹤字線。

2、在其他實施例中，本發(fā)明提供一種內(nèi)存裝置。內(nèi)存裝置包括字線以及追蹤字線。字線自主動字線驅(qū)動器延伸至記憶數(shù)組中。追蹤字線自追蹤字線驅(qū)動器延伸至追蹤胞元。其中所述主動字線驅(qū)動器被配置成利用第一電壓來驅(qū)動所述字線；并且所述追蹤字線驅(qū)動器被配置成利用第二電壓來驅(qū)動所述追蹤字線，所述追蹤字線驅(qū)動器使所述第二電壓系統(tǒng)地低于所述第一電壓。

3、在又一些其他實施例中，本發(fā)明提供一種用于記憶數(shù)組的方法，包括：提供具有由記憶胞形成的多個行及多個列的記憶數(shù)組，其中所述記憶胞具有信道閘，且所述信道閘具有臨限電壓；將字線連接至所述多個行中的一者中的所述記憶胞的所述信道閘；將追蹤字線及追蹤位線連接至追蹤胞元；在所述記憶胞中的一者上啟動讀取操作，其中所述讀取操作包括利用漏極電壓來驅(qū)動所述字線；以及利用抑制電壓來驅(qū)動所述追蹤字線，其中所述抑制電壓小于所述漏極電壓；以及使用所述追蹤位線來觸發(fā)在所述讀取操作中使用的第一時序訊號。

技術(shù)特征：

1.一種內(nèi)存裝置，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，其中所述拉低電路包括第一晶體管。

3.根據(jù)權(quán)利要求2所述的內(nèi)存裝置，其中：

4.根據(jù)權(quán)利要求3所述的內(nèi)存裝置，其中所述第一晶體管是串聯(lián)連接的多個第一晶體管中的一者。

5.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，更包括：

6.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，更包括：

7.根據(jù)權(quán)利要求6所述的內(nèi)存裝置，其中：

8.根據(jù)權(quán)利要求1所述的內(nèi)存裝置，其中：

9.一種內(nèi)存裝置，其特征在于，包括：

10.一種用于記憶數(shù)組的方法，其特征在于，包括：

技術(shù)總結(jié)
本發(fā)明提供一種內(nèi)存宏，包括利用抑制電壓來驅(qū)動字線的追蹤字線驅(qū)動器。使抑制電壓為低于用于驅(qū)動記憶數(shù)組中字線的電壓，此電壓為透過具有抑制電壓而使追蹤字線被驅(qū)動的量，所述抑制電壓是被保持為比漏極電源電壓低的電壓。抑制追蹤字線上的電壓，其使得具有平均胞元特性的追蹤記憶胞，以模仿記憶數(shù)組中的最慢記憶胞。具有抑制電壓的追蹤字線可經(jīng)受仿效式字線負載。具有抑制電壓及仿效式字線負載的追蹤字線亦可用于對在寫入追蹤中使用的仿效式寫入驅(qū)動器進行使能。具有抑制電壓的追蹤字線亦可用作對寫入操作進行時序的寫入延遲電路的輸入。

技術(shù)研發(fā)人員：青柳佑海人,石井雄一郎,藪內(nèi)誠
受保護的技術(shù)使用者：臺灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/14