專利名稱：具有用于能量輸送和在中頻范圍內(nèi)去耦的嵌入式電容器陣列的封裝及其構(gòu)成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及去耦電容領(lǐng)域。IC封裝中的去耦電容對降低電壓伏動，提供電荷以及保持能量分布的完整性通常是必要的。表面安裝技術(shù)(SMT)去耦電容器由于其高引線電感，因此在幾百兆赫茲以上不能提供去耦。片上電容器由于其低電容，因此只在千兆赫茲頻率有效。由于這些限制，存在一個稱為中頻范圍的頻率范圍，采用現(xiàn)有技術(shù)不能對其充分去耦。
本發(fā)明提供了一種用于在封裝級對IC電荷供給(能量輸送)及去耦的解決方案。其克服了板去耦方法學(xué)的某些電感問題并通過減小所需片上電容的尺寸節(jié)省了芯片上的空間，從而通過以較低的成本降低電源噪聲并提供滿足半導(dǎo)體開關(guān)速度需要的充足電流，尤其是高電流輸入/輸出(I/O)驅(qū)動器，改善了數(shù)字及混合信號系統(tǒng)的性能。本發(fā)明者提供了能滿足這些中間范圍頻率級的電容器及封裝。

發(fā)明內(nèi)容
本發(fā)明的一個實施例提供了一種用于在1MHz至3GHz的中頻范圍內(nèi)向IC提供低噪聲電源封裝的器件，包括在所述封裝中安裝嵌入式離散陶瓷電容器陣列，和可任選地平面電容器層。另一實施例提供了一種用于在1MHz至3GHz的中頻范圍內(nèi)向IC提供低噪聲電源封裝的器件，包括使用的是具有不同諧振頻率的嵌入式離散陶瓷電容器陣列，所述陣列以使得電容器陣列的阻抗相對頻率的曲線在臨界中頻范圍內(nèi)產(chǎn)生等于或低于目標阻抗值的阻抗值的方式排列。
又一實施例提供了一種用于設(shè)計優(yōu)化電容器陣列的方法，包括以下步驟(a)構(gòu)造包括不同電容器設(shè)計、尺寸、通路互聯(lián)及互聯(lián)的測試結(jié)構(gòu)；(b)測量它們各個電容、電阻以及電感值和阻抗值對頻率的響應(yīng)；和(c)對各種電容器陣列的復(fù)合阻抗對頻率的響應(yīng)進行建模以滿足中頻阻抗目標；以及(d)基于建模結(jié)果，制造和測試結(jié)構(gòu)。本發(fā)明還提供了用上述方法構(gòu)成的最優(yōu)電容器陣列以及包括該最優(yōu)電容器陣列的器件。


圖1描述了測試結(jié)構(gòu)的層疊。
圖2描述了測試載體層疊結(jié)構(gòu)。
圖3描述了金屬層[150]和[800]上的電容器樣式。
圖4A、4B、4C描述了電容器類型A。
圖5A、5B、5C描述了電容器類型B。
圖6A、6B、6C描述了電容器類型C。
圖7是示出了沒有通路的電容器參數(shù)表。
圖8是示出了有通路的電容器參數(shù)表。
圖9A與9B繪出了具有通路和沒有通路的測試結(jié)果。
圖10A、10B是電容器4與7的測試關(guān)聯(lián)的模型的示圖。
圖11A、11B是平面電容器圖例。
圖12是對平面電容器頻率響應(yīng)建模的示圖。
圖13示出了電容器陣列的目標阻抗。
圖14示出了不同尺寸電容器的目標阻抗。
圖15A示出了被包括在具有嵌入式電容器陣列的封裝的層疊層中的平面電容及離散電容。
圖15B示出了嵌入式電容陣列的布局。
具體實施例方式
本發(fā)明的焦點在于嵌入式電容陣列在電子IC封裝結(jié)構(gòu)中的使用，其致力于中頻范圍以提供充足的電荷供給與干凈的能力輸送封裝。嵌入式電容器陣列通過在封裝的層疊層內(nèi)使用高電介常數(shù)的薄電介質(zhì)來構(gòu)成。
本發(fā)明的一個實施例提供了一種用于在中頻范圍1MHz至3GHz向IC提供低噪聲電源封裝的器件，包括在所述封裝中安裝嵌入式離散陶瓷電容器陣列，和可任選平面電容器層。
本發(fā)明的另一實施例使用嵌入式電容器陣列，其致力于中頻范圍以提供干凈的能力輸送封裝。嵌入式電容器陣列通過在封裝的層疊層內(nèi)使用高電介常數(shù)的薄電介質(zhì)來構(gòu)成。離散的嵌入式電容器陣列可并聯(lián)或在其它位置單個連接，并可由具有不同諧振頻率、不同尺寸和形狀的電容器組成。
圖1示出了具有嵌入式電容器層的封裝橫截面。如圖1所示，離散電容器陣列可用連續(xù)平面電容器層來補充。圖2示出了封裝中的嵌入式電容陣列布局。不同尺寸的電容器組成了該陣列。在此，陣列被定義為元件的分組或排列。本發(fā)明中，陣列的元件是電容器，尤其是離散電容器。
使用不同尺寸的電容器的基本原理是與它們中每一個相關(guān)聯(lián)的電容、等效串聯(lián)阻抗(ESR)及等效串聯(lián)電感是不同的，即轉(zhuǎn)化為不同的諧振頻率。在本發(fā)明中，需要至少兩個離散電容器。為了達到最佳性能，離散電容器應(yīng)該緊靠集成電路放置。將電容器連接至芯片的電源/接地焊接球的通路也影響陣列的性能。通過通路與電容器的恰當?shù)膮f(xié)同設(shè)計，可將所考慮的頻率范圍作為目標。在一個實施例中，電容器彼此并聯(lián)以滿足芯片級的能量輸送網(wǎng)絡(luò)的輸入阻抗的低目標阻抗要求。特定類型的使用所需的電容器數(shù)目可由各個電容器的串聯(lián)電阻來確定。串聯(lián)電阻的并聯(lián)組合應(yīng)該低于目標阻抗要求。電容器頻率響應(yīng)對其在封裝中的位置是非常敏感的。
離散電容尺寸一般處于0.25毫米至5毫米的范圍中。在一個實施例中，該范圍是0.5毫米至3毫米。然而，本領(lǐng)域的技術(shù)人員應(yīng)該理解任何所能想到的離散電容器尺寸范圍都是可能的。在一個實施例中，組成該陣列的至少兩個離散電容器的尺寸是不同的。
能夠?qū)⑦@些低ESL電容器放置在處理器的“管芯陰影”中是非常重要的。不推薦將這些電容器放置在管芯陰影的外面，因為這會導(dǎo)致走線問題，并且由于電感和電阻增加而改變電容器預(yù)想的性能?！肮苄娟幱啊痹诖硕x為從頂端所看時投影在管芯覆蓋區(qū)之下的封裝的區(qū)域。一般，存在位于離散電容器陣列與管芯之間的層。在一些實施例中，離散電容器陣列可部分位于“管芯陰影”之外。對未來技術(shù)節(jié)點微處理器的能量消耗會增加，伴隨電源電壓的降低。這導(dǎo)致電源電壓波動的噪聲余量更小。能量輸送網(wǎng)絡(luò)向IC提供電源。如果設(shè)計不恰當，該網(wǎng)絡(luò)會成為主要的噪聲源，諸如影響IC功能性的接地反彈以及電磁干擾。為了減小電源電壓波動，靠近芯片的能量輸送網(wǎng)絡(luò)的輸入阻抗的幅值必須保持在一個很小的值處。從直流到時鐘頻率的數(shù)倍的頻率都必須保持該低阻抗。去耦電容在能量輸送網(wǎng)絡(luò)中起到很大的作用，因為它們還充當開關(guān)電路的電荷提供者。它們應(yīng)該提供低阻抗、高電容、低寄生電感，以及低寄生電阻。無論板上采用什么技術(shù)(諸如板上的SMT電容器或埋入式電容)，封裝電源引線的電感使其在中頻范圍失效。由于可以添加的片上電容器的安裝受限于片上的空間，該中頻范圍也不能用片上電容器來解決。這是片上電容器在低頻的限制。芯片去耦電容安裝的增加將增加芯片的成本和尺寸。封裝內(nèi)部的嵌入式電容陣列由于其關(guān)于中頻去耦的低寄生電感與電阻和高電容，能夠提供幾十的帶寬內(nèi)的充分去耦。相比于板上的SMT電容器有更低的電感是由于它們的位置更靠近芯片。
本發(fā)明的器件(或封裝)可選自插入機構(gòu)，印刷線路板，多片組件、區(qū)域陣列封裝、封裝上的系統(tǒng)、封裝中的系統(tǒng)，以及類似器件。
示例包含離散嵌入式陶瓷電容器的測試結(jié)構(gòu)的制造(見圖1)。
Mitsubishi Gas Chemical的三個100微米厚的BT(雙馬來酰亞胺三嗪)預(yù)浸漬體(玻璃織物上的B階樹脂，GHPL 830HS)[100]被層壓成兩個平面電容疊層(DuPont InterraHK11，可從E.I.du Pont de Nemours and Company購得)中。HK11由每側(cè)上具有35μm厚的銅箔[300]的14μm厚夾心式聚酰亞胺[200]組成。(注意該測試結(jié)構(gòu)是更加復(fù)雜的測試體(圖2)的前身，圖2中平面電容器層連接到PTH(鍍通孔)[750]，額外的內(nèi)建微孔層[850](圖1中未示出的金屬層M1、M2、M13及M14)被添加到該測試結(jié)構(gòu)中)。在兩片銅箔(金屬層M4[500]與M10[600])上形成離散的陶瓷電容器，如美國專利第6,317,023號中所述。該箔是35μm厚的銅箔，電介質(zhì)組合物[700，900]是DuPont的EP310，可從E.I.du Pont de Nemours andCompany購得(燒結(jié)厚度20μm)，絲網(wǎng)印刷的銅電極是燒結(jié)厚度5μm的銅(金屬層M5[800]與M11[150]，DuPont的EP320，可從E.I.du Pont de Nemours and Company購得)。然后將金屬箔M4與M10與100μm BT預(yù)浸漬體放置在包含兩個平面電容器層的結(jié)構(gòu)的兩側(cè)，并層壓。然后，將多層粘合涂層施加于金屬層M4與M10。接著將金屬層M4與M10構(gòu)建到(減色)印刷和蝕刻照相平板工藝中。然后將罩有3μm的銅箔[450，650]的BT預(yù)浸漬體(100μm)[250，350]層壓到該結(jié)構(gòu)的兩側(cè)(金屬層M3與M12)。然后用UV激光器鉆出穿透M3與M12和下面的預(yù)浸漬體以連接到金屬層M4與M10的封閉孔(微孔，直徑150μm)[550]。然后通過標準膨脹和(高錳酸鹽)蝕刻化學(xué)以及隨后的非電鍍銅沉積來制備微孔孔壁。通過半加性(semi-additive)電鍍工藝(施加抗鍍圖案、鍍敷12μm銅、抗剝離、基底銅的差異蝕刻)來實現(xiàn)金屬層M3與M12與微孔中內(nèi)建的銅的圖案化。
金屬層M5與M11上的嵌入式電容器的布局如圖3所示。有三個不同的電容器設(shè)計類型A(圖4)、類型B(圖5)、以及類型C(圖6)。每一種類型都有具有1mm2、4mm2、及9mm2有效電容尺寸(面積)的電容器。電容器設(shè)計在箔電極 、電介質(zhì) ，以及絲網(wǎng)印刷銅電極 的相對位置和尺寸上有所不同。它們還在隔離兩個銅電極的縫隙(間隙)的設(shè)計上有所不同，以及將嵌入式電容至上面的相鄰金屬層的通路 的位置和數(shù)目上有所不同。對于9mm2尺寸的電容器，類型A設(shè)計以4個通路連接為特征，類型B具有28個通路，而類型C具有52個通路。
測量了具有通路連接和沒有通路連接的各個電容器的電參數(shù)(電容、電阻，電感)。測量了各個電容器的阻抗對頻率的響應(yīng)。測出的響應(yīng)曲線與仿真模型產(chǎn)生的曲線相比較。該模型然后被用于仿真多個電容器陣列的阻抗，為所述嵌入式電容陣列采用保守的和先進的設(shè)計規(guī)則。
結(jié)果圖7總結(jié)了沒有通路連接的、尺寸為1、4及9mm2的類型A、B及C電容器的電容、電阻及電感的測量。示出電容如預(yù)期的隨著尺寸而上升，且不隨設(shè)計類型而有大變化。沒有通路連接的所有三種類型的電感值都是相當近似的。圖8示出了具有通路連接的類型A、B及C的電容器的相同參數(shù)。數(shù)據(jù)顯示電容類型與通路數(shù)目及它們的位置極大地影響著電容器的電阻和電感。
圖9示出了如圖7與8中編號的具有通路連接和沒有通路連接的兩種電容器類型的阻抗相對頻率的響應(yīng)曲線的示例。示出諧振頻率由于通路連接而移動。
圖10示出了不同尺寸的兩種電容器類型的測得的頻率響應(yīng)曲線(實線)與建模的響應(yīng)曲線(虛線)間良好的相關(guān)性。
圖11示出了平面電容器層的構(gòu)造。通孔互聯(lián)在俯視圖中示出。
圖12示出了具有通孔電感影響和沒有通孔電感影響的平面電容器的平面電容器阻抗對頻率的響應(yīng)曲線的仿真。
圖13示出了采用電容器之間最小間距為500μm的保守設(shè)計的64個離散嵌入式電容的陣列的建模結(jié)果。選擇了不同尺寸和不同諧振頻率的電容器，以使得電容器陣列響應(yīng)曲線在中頻范圍內(nèi)產(chǎn)生相當一致的低阻抗值。水平線指示了在100MHz至1GHz范圍內(nèi)所達到的阻抗值并將其與從2007年的ITRS規(guī)劃藍圖獲得的0.7mΩ的更低的阻抗要求相比較。
圖14示出了，通過最優(yōu)電極區(qū)域重疊對1.15至2.5m2尺寸的電容器陣列采用更嚴格的間距設(shè)計規(guī)則，在中頻范圍內(nèi)達到了2007年的目標阻抗要求。
圖15A描繪了示出平面電容器層 、離散電容器 及用于與離散和平面電容器互聯(lián)的微孔層[850]的代表性封裝橫截面。
圖15B示出了電容器陣列的示例，所述電容器陣列由以相對于IC 的不同位置排列在陣列中的、各種離散電容器尺寸的各個電容器 ，以及透孔通路連接組成。
權(quán)利要求
1.一種用于在1MHz至3GHz的中頻范圍內(nèi)向IC提供低噪聲電源封裝的器件，包括安裝在所述封裝中嵌入式離散陶瓷電容器陣列和可任選的平面電容器層。
2.如權(quán)利要求1所述的器件，其特征在于，還包括至少一個平面電容器層。
3.如權(quán)利要求1或2中的任意一個所述的器件，其特征在于，所述離散電容器陣列并聯(lián)且由在中頻范圍內(nèi)具有不同諧振頻率的電容器組成。
4.如權(quán)利要求3所述的器件，其特征在于，所述具有不同諧振頻率的電容器的尺寸、形狀、位置及互聯(lián)是不同的。
5.一種用于在1MHz至3GHz的中頻范圍內(nèi)向IC提供低噪聲電源封裝的器件，包括使用具有不同諧振頻率的嵌入式離散陶瓷電容器陣列，所述陣列以使得電容器陣列的阻抗相對頻率的曲線在臨界中頻范圍內(nèi)產(chǎn)生等于或低于目標阻抗值的阻抗值的方式排列。
6.一種用于設(shè)計最優(yōu)電容器陣列的方法，包括以下步驟a.構(gòu)造包括不同電容器設(shè)計、尺寸、通路通路互聯(lián)及互聯(lián)的測試結(jié)構(gòu)；b.測量它們各自的電容、電阻和電感值以及阻抗相對頻率的響應(yīng)；以及c.對各種電容器陣列的復(fù)合阻抗相對頻率的響應(yīng)進行建模以滿足中頻阻抗目標；d.基于建模結(jié)果制造和測試結(jié)構(gòu)。
7.由如權(quán)利要求6所述的方法形成的優(yōu)化電容器陣列。
8.包括如權(quán)利要求7所述的優(yōu)化電容器陣列的器件。
9.如權(quán)利要求6所述的方法，其特征在于，所述電容器陣列包括至少一個平面電容器。
10.如權(quán)利要求1所述的器件，其特征在于，所述離散電容器是采用薄膜技術(shù)來制造的。
全文摘要
本發(fā)明的一個實施例提供了一種用于在1MHz至3GHz的中頻范圍內(nèi)向IC提供低噪聲電源封裝的器件，包括在所述封裝中安裝嵌入式離散陶瓷電容器陣列、和可任選的平面電容器層。另一實施例提供了一種用于在1MHz至3GHz的中頻范圍內(nèi)向IC提供低噪聲電源封裝的器件，包括使用的是具有不同諧振頻率的嵌入式離散陶瓷電容器陣列，所述陣列以使得電容器陣列的阻抗相對頻率的曲線在臨界中頻范圍內(nèi)產(chǎn)生等于或低于目標阻抗值的阻抗值的方式排列。
文檔編號H01L23/64GK101051633SQ20061013656
公開日2007年10月10日 申請日期2006年10月20日 優(yōu)先權(quán)日2005年10月21日
發(fā)明者M·斯瓦米納杉, E·安基, L·萬, P·穆薩納 申請人:喬治亞技術(shù)研究公司