專利名稱：非易失性半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)構(gòu)造等的非易失性半導(dǎo)體存儲器件及其制造方法。
背景技術(shù)：
作為非易失性半導(dǎo)體存儲器件之一，已知有MONOS構(gòu)造的存儲器件。
對于MONOS構(gòu)造而言，例如在襯底與柵電極之間設(shè)有ONO膜(由氧化膜-作為絕緣膜的氮化膜-氧化膜構(gòu)成的3層疊層膜)。由于在ONO膜的氮化膜中存在的大量的陷阱能夠捕獲并蓄積電荷，所以通過使電荷出入該陷阱，能夠使之作為非易失性半導(dǎo)體存儲器件來發(fā)揮功能。
在使電荷出入的方法中，有在柵電極之下的整個面上使電子以隧道電流出入來進(jìn)行寫入和擦除的方法、和使用熱載流子的方法。前者的使用隧道電流的方法能夠增加改寫的次數(shù)，并可確保高可靠性。而后者的使用熱載流子的方法可降低寫入、擦除的動作電壓(由此可降低制造成本)，而且可提高速度。
作為與這樣的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件相關(guān)的技術(shù)，例如有下面的專利文獻(xiàn)所記載的技術(shù)。
日本特開2005-64295號公報圖8(a)、(b)是表示專利文獻(xiàn)1等所記載的以往的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的概略結(jié)構(gòu)的結(jié)構(gòu)圖，其中圖(a)是示意縱剖面圖，圖(b)是該圖(a)的存儲單元的等效電路圖。
如圖8(a)所示，例如，在P型硅襯底1上形成有信息存儲用存儲單元部2、和用于對該存儲單元部2進(jìn)行信息的寫入和讀出的周邊電路部3。在存儲單元部2中形成有多個存儲單元10-1、10-2、…，在周邊電路部3中形成有多個周邊電路晶體管(例如N溝道型MOS晶體管、以下把其稱為“NMOS”)20、…。
存儲單元10-1包括在硅襯底1的表面區(qū)域相隔規(guī)定間隔而形成的由高濃度N型(N+型)雜質(zhì)層11構(gòu)成的源極區(qū)域11S和漏極區(qū)域11D、位于該源極區(qū)域11S和漏極區(qū)域11D之間的溝道形成區(qū)域12、形成在源極區(qū)域11S和溝道形成區(qū)域12之間的由低濃度N型(N-型)雜質(zhì)層13構(gòu)成的源極側(cè)N-型區(qū)域13S、形成在漏極區(qū)域11D和溝道形成區(qū)域12之間的由N型(N-型)雜質(zhì)層13構(gòu)成的漏極側(cè)N-型區(qū)域13D、在溝道形成區(qū)域12上隔著柵極氧化膜14而形成的柵電極15、形成在源極側(cè)N-型區(qū)域13S上的電荷蓄積部16-1、和在漏極側(cè)N-型區(qū)域13D上形成的電荷蓄積部16-2。
各個電荷蓄積部16-1、16-2由形成在N-型區(qū)域13S、13D上的隧道氧化膜16a、形成在該隧道氧化膜16a上的由硅氮化膜構(gòu)成的電荷蓄積層16b、和具有形成在該電荷蓄積層16b上的NSG(NoN-doped SiO2)膜16c的ONO疊層絕緣膜構(gòu)成。
周邊電路NMOS20包括在硅襯底1的表面區(qū)域相隔規(guī)定間隔而形成的由N+型雜質(zhì)層11構(gòu)成的源極區(qū)域11S和漏極區(qū)域11D、位于該源極區(qū)域11S和漏極區(qū)域11D之間的溝道形成區(qū)域12、在該溝道形成區(qū)域12上隔著柵極氧化膜14形成的柵電極15。該NMOS20由于是通過與制造存儲單元10-1、10-2、…相同的制造工序來制造，所以具有形成在源極區(qū)域11S和溝道形成區(qū)域12之間的源極側(cè)N-型區(qū)域13S、形成在漏極區(qū)域11D和溝道形成區(qū)域12之間的漏極側(cè)N-型區(qū)域13D、形成在源極側(cè)N-型區(qū)域13S上的電荷蓄積部16-1、和形成在漏極側(cè)N-型區(qū)域13D上的電荷蓄積部16-2。
在存儲單元10-1、10-2、…、以及NMOS20、…上，淀積有NSG層31。在NSG層31上，在源極區(qū)域11S、漏極區(qū)域11D、以及柵電極15等部位形成有接觸孔，在該接觸孔內(nèi)填充有鎢(W)32，與該NSG層31上的金屬布線33電連接。
如圖8(b)所示，例如在存儲單元10-1的等效電路中，具有NMOS10A，其源極側(cè)通過源極側(cè)N-型區(qū)域13S的可變電阻器與源極區(qū)域11S連接，其漏極側(cè)通過漏極側(cè)N-型區(qū)域11D的可變電阻器與漏極區(qū)域11D連接。
下面，對該存儲單元10-1的動作例(1)～(3)進(jìn)行說明。
作為該動作的一例，說明對存儲單元10-1的漏極區(qū)域11D側(cè)進(jìn)行信息(邏輯值“1”或“0”)的記錄(寫入和擦除)以及讀出的情況。在對源極區(qū)域11S側(cè)進(jìn)行同樣的動作的情況下，只要反轉(zhuǎn)源極區(qū)域11S和漏極區(qū)域11D之間的電壓，即可進(jìn)行同樣的動作。
(1)信息的記錄(寫入)例如，采用以下的方法進(jìn)行向存儲單元10-1的信息(邏輯值“1”或“0”)的寫入動作。這里，對把初始狀態(tài)設(shè)為在電荷蓄積部16-1、16-2中未蓄積電荷的狀態(tài)(相當(dāng)于邏輯值“1”)、在漏極區(qū)域11D側(cè)寫入作為信息的邏輯值“0”的情況進(jìn)行說明。
在漏極區(qū)域11D側(cè)，是通過向漏極區(qū)域11D施加正電壓(+Vdw)、向柵電極15施加正電壓(+Vgw)、并且使源極區(qū)域11S為接地電壓，來進(jìn)行作為邏輯值“0”的信息的寫入。根據(jù)這樣的寫入條件，電場向雜質(zhì)濃度比漏極區(qū)域11D低的漏極側(cè)N-型區(qū)域13D的周邊集中。由此，在漏極側(cè)N-型區(qū)域13D，因碰撞電離而產(chǎn)生的熱載流子、即熱電子(也稱為高能電子)高效地集中產(chǎn)生。其結(jié)果是，該熱電子從漏極側(cè)N-型區(qū)域13D越過隧道氧化膜16a的能量勢壘，有選擇地注入電荷蓄積部16-2內(nèi)，由此能夠進(jìn)行信息的寫入。
(2)信息的讀出采用以下的方法進(jìn)行漏極區(qū)域11D側(cè)的信息讀出。
對源極區(qū)域11S施加正電壓(+Vsr)、向柵電極15施加正電壓(+Vgr)、并使漏極區(qū)域11D為接地電壓。在被寫入了邏輯值“0”的漏極區(qū)域11D側(cè)，由于在電荷蓄積部16-2中蓄積有電荷(電子)，所以漏極側(cè)N-型區(qū)域13D的電阻值上升。其結(jié)果是，成為難以向溝道形成區(qū)域12提供載流子的狀態(tài)，不能流過足夠的電流。另一方面，在初始狀態(tài)的邏輯值“1”的情況下，由于在電荷蓄積部16-2中未蓄積電荷，所以漏極側(cè)N-型區(qū)域13D的電阻值不變。其結(jié)果是，載流子被提供給溝道形成區(qū)域12，從而流過足夠的電流。這樣，利用流過NMOS10A的電流值的不同，可準(zhǔn)確地判斷出是寫入了邏輯值“1”還是“0”。
(3)信息的記錄(擦除)采用以下的方法進(jìn)行漏極區(qū)域11D側(cè)的信息的擦除。
例如，只要對寫入有邏輯值“0”的漏極區(qū)域11D側(cè)的電荷蓄積部16-2，進(jìn)行用于中和蓄積在該電荷蓄積部16-2中的電荷的紫外線照射或加熱處理(包括在高溫氣氛下的放置)等即可。
如上所述，根據(jù)存儲單元10-1，在進(jìn)行信息的寫入時，由于能使電場集中于雜質(zhì)濃度比被施加了電壓的源極區(qū)域11S或漏極區(qū)域11D低的N-型區(qū)域13S、13D的周邊，所以能夠使作為熱載流子的電荷的產(chǎn)生高效地集中在N-型區(qū)域13S、13D。其結(jié)果是，能夠從N-型區(qū)域13S、13D向電荷蓄積部16-1、16-2有選擇地注入電荷。通過把電荷蓄積并保持在電荷蓄積部16-1、16-2中，可高效地進(jìn)行信息(邏輯值“0”或“1”)的寫入。
另一方面，能夠利用根據(jù)電荷蓄積部16-1、16-2蓄積的電荷的有無而變化的N-型區(qū)域13S、13D的電阻值的不同，來進(jìn)行信息的讀出。即，在通過信息的寫入使電荷蓄積部16-1、16-2帶電的情況下，由于N-型區(qū)域13S、13D的電阻值的上升，而成為難以供給載流子的狀態(tài)，不能流過足夠的電流。與此相反，在電荷蓄積部16-1、16-2未帶電的情況下，由于N-型區(qū)域13S、13D的電阻值不變，所以被供給載流子，從而流過足夠的電流。利用這種不同，可準(zhǔn)確地判別出邏輯值“0”或“1”。
這樣，由于能夠以組合了有助于信息的高效寫入和讀出的N-型區(qū)域13S、13D、和能蓄積電荷的電荷蓄積部16-1、16-2的簡單構(gòu)造，來實現(xiàn)非易失性半導(dǎo)體存儲器件，所以可降低成本。
這樣的非易失性半導(dǎo)體存儲器件的以往的制造方法，為了減少在光刻技術(shù)中所使用的掩模和制造工序數(shù)等來簡化制造工序，是采用使存儲單元部2和周邊電路部3構(gòu)成相同構(gòu)造的工序進(jìn)行制造。
但是，在以往的非易失性半導(dǎo)體存儲器件及其制造方法中，由于存儲單元部2中的存儲單元晶體管(NMOS10A)、和周邊電路部3中的周邊電路晶體管(NMOS20)采用相同的構(gòu)造，所以周邊電路晶體管也被注入電荷，導(dǎo)致熱載流子特性劣化。例如，從周邊電路部3中的NMOS20的源極區(qū)域11S向漏極區(qū)域11D移動過來的電子，因漏極側(cè)N-型區(qū)域13D附近的高電場而產(chǎn)生碰撞電離或雪崩倍增，生成電子-空穴對。此時，存在以下問題電子和空穴的一部分(高能的部分)通過隧道氧化膜16a而注入到柵電極側(cè)壁的電荷蓄積層16b，導(dǎo)致熱載流子特性劣化。

發(fā)明內(nèi)容
本發(fā)明中的方案1、2所涉及的發(fā)明提供一種非易失性半導(dǎo)體存儲器件及其制造方法，該非易失性半導(dǎo)體存儲器件通過把電荷蓄積于由絕緣層構(gòu)成的電荷蓄積層來存儲信息，其特征在于，存儲單元晶體管是存在電荷蓄積層的構(gòu)造，周邊電路晶體管具有不存在電荷蓄積層的構(gòu)造。
方案3、4所涉及的發(fā)明提供一種非易失性半導(dǎo)體存儲器件及其制造方法，該非易失性半導(dǎo)體存儲器件通過把電荷蓄積于由絕緣層構(gòu)成的電荷蓄積層來存儲信息，其特征在于，具有位于存儲單元晶體管和周邊電路晶體管的柵電極側(cè)壁上的第1、第2絕緣膜的下部周邊的膜厚不同的構(gòu)造。
方案5、6所涉及的發(fā)明提供一種非易失性半導(dǎo)體存儲器件及其制造方法，該非易失性半導(dǎo)體存儲器件通過把電荷蓄積于由絕緣層構(gòu)成的電荷蓄積層來存儲信息，其特征在于，具有存儲單元晶體管和周邊電路晶體管的第1、第2低濃度雜質(zhì)層的寬度不同的構(gòu)造。
方案7、8所涉及的發(fā)明提供一種非易失性半導(dǎo)體存儲器件及其制造方法，該非易失性半導(dǎo)體存儲器件通過把電荷蓄積于由絕緣層構(gòu)成的電荷蓄積層來存儲信息，其特征在于，具有存儲單元晶體管和周邊電路晶體管的柵電極與半導(dǎo)體雜質(zhì)層(例如源極區(qū)域/漏極區(qū)域)之間的距離不同的構(gòu)造。
根據(jù)方案1、2所涉及的發(fā)明，通過采用存儲單元晶體管存在電荷蓄積層、而周邊電路晶體管不存在電荷蓄積層的構(gòu)造，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載流子特性。
根據(jù)方案3、4所涉及的發(fā)明，通過使位于存儲單元晶體管和周邊電路晶體管的柵電極側(cè)壁上的第1、第2絕緣膜的下部周邊的膜厚形成為不同的厚度，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載流子特性。
根據(jù)方案5～8所涉及的發(fā)明，通過構(gòu)成改變存儲單元晶體管和周邊電路晶體管的低濃度雜質(zhì)層的寬度、或者從柵電極到半導(dǎo)體雜質(zhì)層(例如高濃度雜質(zhì)層)的距離來使周邊電路晶體管不會發(fā)生電荷注入的構(gòu)造，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載流子特性。


圖1是表示本發(fā)明實施例1的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的概略結(jié)構(gòu)圖。
圖2-1是表示圖1的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
圖2-2是表示圖1的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
圖3是表示圖1的實施例1與以往的熱載流子特性的比較數(shù)據(jù)的圖。
圖4是表示本發(fā)明實施例2的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的示意縱剖面圖。
圖5-1是表示圖4的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
圖5-2是表示圖4的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
圖6是表示本發(fā)明實施例3的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的示意縱剖面圖。
圖7-1是表示圖6的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
圖7-2是表示圖6的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
圖8是表示以往的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的概略結(jié)構(gòu)圖。
圖中41-硅襯底；42-存儲單元部；43-周邊電路部；50-1、50-2-存儲單元；51-N+型雜質(zhì)層；53-N-型雜質(zhì)層；55-柵電極；56-1、56-2-電荷蓄積部。
具體實施例方式
非易失性半導(dǎo)體存儲器件具有存儲單元部、和控制對上述存儲單元部的存儲動作的周邊電路部，該存儲單元部具有多個存儲單元晶體管，該周邊電路部具有多個周邊電路晶體管。
上述存儲單元晶體管具有第1柵電極；形成在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第1絕緣膜；在上述第1絕緣膜的上述下部周邊上且在上述第1絕緣膜的側(cè)面上形成的由絕緣膜構(gòu)成的電荷蓄積層；和形成在上述電荷蓄積層的側(cè)面上的第1側(cè)墻(sidewall)。
上述周邊電路晶體管形成在上述存儲單元部附近，其具有第2柵電極、形成在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第2絕緣膜、和形成在上述第2絕緣膜的側(cè)面上的第2側(cè)墻。
(實施例1的結(jié)構(gòu))圖1(a)、(b)是表示本發(fā)明的實施例1的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的概略的結(jié)構(gòu)圖，該圖(a)是其示意縱剖面圖，該圖(b)是該圖(a)中的存儲單元的等效電路圖。
如圖1(a)所示，在本實施例1中的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件中，例如，在P型硅襯底41的表面區(qū)域，形成有信息存儲用的存儲單元部42、和用于對該存儲單元部42進(jìn)行信息的寫入和讀出的周邊電路部43。在存儲單元部42中形成有多個存儲單元50-1、50-2、…，在周邊電路部43中形成有多個周邊電路晶體管(例如NMOS)60、…。
本實施例1的非易失性半導(dǎo)體存儲器件與以往的非易失性半導(dǎo)體存儲器件的基本不同點是，存儲單元部42中的存儲單元50-1、50-2、…是存在電荷蓄積層的構(gòu)造，而周邊電路晶體管采用不存在電荷蓄積層的構(gòu)造。
各個存儲單元50-1、50-2、…具有相同的構(gòu)造。例如存儲單元50-1包括在硅襯底41的表面區(qū)域相隔規(guī)定間隔形成的由N+型雜質(zhì)層51構(gòu)成的源極區(qū)域51S和漏極區(qū)域51D、位于該源極區(qū)域51S和漏極區(qū)域51D之間的溝道形成區(qū)域52、形成在源極區(qū)域51S和溝道形成區(qū)域52之間的由N-型雜質(zhì)層53構(gòu)成的源極側(cè)N-型區(qū)域53S、形成在漏極區(qū)域51D和溝道形成區(qū)域52之間的由N-型雜質(zhì)層53構(gòu)成的源極側(cè)N-型區(qū)域53D、在溝道形成區(qū)域52上隔著柵極絕緣膜(例如柵極氧化膜)54而形成的由多晶硅等構(gòu)成的柵電極55、形成在源極側(cè)N-型區(qū)域53S上的電荷蓄積部56-1、和形成在漏極側(cè)N-型區(qū)域53D上的電荷蓄積部56-2。
N-型區(qū)域53S、53D是用于為了向電荷蓄積部56-1、56-2選擇性地注入電荷而使電場集中于該N-型區(qū)域53S、53D周邊的區(qū)域。通過設(shè)置該區(qū)域，能夠使熱載流子的產(chǎn)生集中于N-型區(qū)域53S、53D。各個電荷蓄積部56-1、56-2由形成在N-型區(qū)域53S、53D上的隧道氧化膜56a、形成在該隧道氧化膜56a上的由硅氮化膜(SiN)構(gòu)成的電荷蓄積層56b、和具有形成在該電荷蓄積層56b上的絕緣膜(例如NSG膜)56c的ONO疊層絕緣膜構(gòu)成。
周邊電路NMOS60由在硅襯底41的表面區(qū)域相隔規(guī)定間隔形成的由N+型雜質(zhì)層51構(gòu)成的源極區(qū)域51S和漏極區(qū)域51D、位于該源極區(qū)域51S和漏極區(qū)域51D之間的溝道形成區(qū)域52、在該溝道形成區(qū)域52上隔著柵極氧化膜54形成的柵電極55構(gòu)成。該NMOS60由于是采用與存儲單元50-1、50-2、…大致相同的制造工序來制造，所以，具有形成在源極區(qū)域51S和溝道形成區(qū)域52之間的源極側(cè)N-型區(qū)域53S、形成在漏極區(qū)域51D和溝道形成區(qū)域52之間的漏極側(cè)N-型區(qū)域53D、和形成在N-型區(qū)域53S、53D上的隧道氧化膜56a和NSG膜56c，但未設(shè)置電荷蓄積層56b。
在存儲單元50-1、50-2、…、以及NMOS60、…上，淀積有絕緣層(例如NSG層)71。在NSG層71上，在源極區(qū)域51S、漏極區(qū)域51D、以及柵電極55等部位形成有接觸孔，在該接觸孔內(nèi)填充有例如鎢(W)72，與該NSG層71上的金屬布線73電連接。
如圖1(b)所示，例如，在存儲單元50-1的等效電路中，具有NMOS50A，并且其源極側(cè)通過源極側(cè)N-型區(qū)域53S的可變電阻器與源極區(qū)域51S連接，漏極區(qū)域51D通過漏極側(cè)N-型區(qū)域53D的可變電阻器與漏極區(qū)域51D連接。
該存儲單元50-1能夠與以往大致相同地進(jìn)行信息的記錄(寫入)、信息的讀出以及信息的記錄(擦除)。
(實施例1的制造方法)圖2-1和圖2-2是表示圖1的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖。
本實施例1的非易失性半導(dǎo)體存儲器件例如通過下述的制造工序(1)～(6)進(jìn)行制造。
制造工序(1)在P型硅襯底41上形成柵極氧化膜(SiO2)54，并淀積多晶硅(PolySi)膜。然后，在其上形成抗蝕劑膜，并使用光刻技術(shù)在多晶硅膜上形成柵電極55的圖形。使用干法蝕刻進(jìn)行多晶硅膜的蝕刻，形成柵電極55。通過灰化(ashing)技術(shù)和濕式(wet)清洗，除去抗蝕劑膜。
制造工序(2)以柵電極55為掩模，除去其周圍的柵極氧化膜54，然后，利用熱氧化法形成隧道氧化膜56a。以被隧道氧化膜56a覆蓋的柵電極55為掩模，利用離子注入法(implant法)，向硅襯底41注入N-型雜質(zhì)離子，形成N-型雜質(zhì)層53。注入條件是，例如注入le13(ions/cm2)程度的砷(As)。
制造工序(3)利用CVD法整面淀積電荷蓄積層56b用的氮化硅膜(SiN)56b。然后，整面形成抗蝕劑膜，使用光刻技術(shù)在存儲單元部42上形成抗蝕劑膜的保護(hù)圖形56b-1。使用各向同性等離子體蝕刻技術(shù)(例如，ChemicalDry Etching)，以保護(hù)圖形56b-1為掩模，除去氮化硅膜56b。
制造工序(4)利用灰化技術(shù)和濕式清洗，除去由抗蝕劑膜構(gòu)成的保護(hù)圖形56b-1。利用CVD法整面淀積NSG膜56c-1。
制造工序(5)利用干法蝕刻技術(shù)，對NSG膜56c-1進(jìn)行整面蝕刻，形成作為側(cè)墻(SW)的NSG膜56c。然后，以柵電極55和NSG膜56c為掩模，利用離子注入法，向硅襯底41注入N+型雜質(zhì)的離子，形成N+型雜質(zhì)層51。注入條件是，例如注入le15(ions/cm2)程度的砷(As)。
制造工序(6)利用CVD法，整面淀積NSG層71。形成抗蝕劑膜，利用光刻技術(shù)，對NSG層71進(jìn)行接觸孔71a的圖形形成。利用干法蝕刻技術(shù)，進(jìn)行NSG層71/氮化硅膜56b的蝕刻，形成接觸孔71a的圖形，利用灰化技術(shù)和濕式清洗，除去抗蝕劑。利用CVD法，淀積鎢(W)/氮化鈦(TiN)。利用CMP(Chemical Mechanical Polishing)法或回蝕(Etch Back)法，以鎢72進(jìn)行接觸孔71a的填埋。
利用濺射法，淀積布線用的鋁/氮化鈦。形成抗蝕劑膜，利用光刻技術(shù)進(jìn)行金屬布線73的圖形形成。利用干法蝕刻進(jìn)行鋁/氮化鈦的金屬蝕刻，形成金屬布線73的圖形。然后，通過灰化技術(shù)和濕式清洗，除去抗蝕劑膜，至此制造工序結(jié)束。
(實施例1的效果)根據(jù)本實施例1，具有以下(A)、(B)所述的效果。
(A)通過采用存儲單元50-1、50-2、…存在電荷蓄積層56b的構(gòu)造、周邊電路晶體管(NMOS60等)不存在電荷蓄積層56b的構(gòu)造，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載流子特性。
(B)圖3是表示圖1的實施例1與以往的熱載流子特性的比較數(shù)據(jù)的圖。該圖3的曲線的橫軸表示時間(例如，1.0E+1表示10sec、1.0E+2表示100sec，以指數(shù)形式表示。)，縱軸表示因泄漏而產(chǎn)生的漏極/源極電流。電壓條件是漏極電壓VD＝3.6V、柵極電壓VG＝3.6V、源極電壓＝0V、襯底電壓VB＝0V，測定條件是漏極電壓VD＝3V、柵極電壓VG＝3V、源極電壓VS＝0V。
可以看到，通過使用襯底電壓VB＝0V時的本實施例1，與以往相比，提高了熱載流子特性。
(實施例2的構(gòu)造)圖4是表示本發(fā)明的實施例2的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的示意縱剖面圖，其中，對與表示實施例1的圖1中的要素相同的要素采用相同的符號進(jìn)行標(biāo)記。
本實施例2的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件，與實施例1一樣，在P型硅襯底41的表面區(qū)域形成有信息存儲用的存儲單元部42和用于對該存儲單元部42進(jìn)行信息的寫入和讀出的周邊電路部43。在存儲單元部42中，形成有多個存儲單元50-1、50-2、…，在周邊電路部43中形成有多個周邊電路晶體管(例如NMOS)60A、…。
本實施例2的非易失性半導(dǎo)體存儲器件與實施例1的構(gòu)造的不同點是，構(gòu)成為通過改變隧道氧化膜56a、56A的膜厚，來使周邊電路晶體管不發(fā)生電荷注入的構(gòu)造，該隧道氧化膜56a、56A存在于位于存儲單元50-1、50-2、…、和周邊電路晶體管(例如NMOS60A)的柵電極55側(cè)壁處的、由NSG膜56c構(gòu)成的作為側(cè)墻間隔體的電荷蓄積層56b的下部。即，通過使存在于周邊電路晶體管(例如NMOS60A)側(cè)的電荷蓄積層56b下部的隧道氧化膜56A的膜厚大于存在于存儲單元50-1、50-2、…側(cè)的電荷蓄積層56b下部的隧道氧化膜56a的膜厚，來抑制電荷注入。
其理由是，例如，在周邊電路NMOS60A中，為了向電荷蓄積層56b注入電子，必須使用在漏極側(cè)N-型區(qū)域53D附近產(chǎn)生的(能量大的)電子，來隧穿(作為隧道電流穿過)存在于電荷蓄積層56b下部的隧道氧化膜56A，才能注入。隧道電流用Fowler-Noldheime電流表示，其與隧道氧化膜56A的膜厚之間具有指數(shù)函數(shù)的相關(guān)關(guān)系。因此，當(dāng)隧道氧化膜56A的膜厚增加時，隧道電流急劇減少，電子注入變得困難。
其它的構(gòu)造與實施例1相同。
(實施例2的制造方法)圖5-1和圖5-2是表示圖4的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖，對于與表示實施例1的制造工序的圖2-1、圖2-2中的要素相同的要素采用相同的符號進(jìn)行標(biāo)記。
本實施例2的非易失性半導(dǎo)體存儲器件例如通過下述的制造工序(1)～(7)進(jìn)行制造。
制造工序(1)與實施例1一樣，在P型硅襯底41上形成柵極氧化膜54，并淀積多晶硅膜。然后，在其上形成抗蝕劑膜，并使用光刻技術(shù)在多晶硅膜上形成柵電極55的圖形。使用干法蝕刻進(jìn)行多晶硅膜的蝕刻，形成柵電極55。通過灰化技術(shù)和濕式清洗，除去抗蝕劑。
制造工序(2)把柵電極55作為掩模，除去其周圍的柵極氧化膜54，然后，利用熱氧化法形成第1隧道氧化膜56a-1。以被第1隧道氧化膜56a-1覆蓋的柵電極55為掩模，利用離子注入法，向硅襯底41注入N-型雜質(zhì)離子，形成N-型雜質(zhì)層53。注入條件是，例如注入le13(ions/cm2)程度的砷(As)。
制造工序(3)整面形成抗蝕劑膜，使用光刻技術(shù)，形成覆蓋周邊電路部43的由抗蝕劑膜構(gòu)成的保護(hù)圖形56b-2。使用濕法蝕刻技術(shù)，以保護(hù)圖形56b-2為掩模，除去存儲單元部42的第1隧道氧化膜56a-1。
制造工序(4)利用灰化技術(shù)和濕式清洗，除去由抗蝕劑膜構(gòu)成的保護(hù)圖形56b-2。利用熱氧化法，在整個面上形成第2隧道氧化膜56a。
制造工序(5)
利用CVD法淀積SiN膜56b，然后，利用CVD法淀積NSG膜56c-1。
制造工序(6)利用干法蝕刻技術(shù)，對NSG膜56c-1進(jìn)行整面蝕刻，形成作為側(cè)墻(SW)的NSG膜56c。然后，以柵電極55和NSG膜56c為掩模，利用離子注入法，向硅襯底41注入N+型雜質(zhì)的離子，形成N+型雜質(zhì)層51。注入條件是，例如注入le15(ions/cm2)程度的砷(As)。
制造工序(7)與實施例1基本相同，利用CVD法，在整個面上淀積NSG層71。形成抗蝕劑膜，利用光刻技術(shù)，對NSG層71進(jìn)行接觸孔71a的圖形形成。利用干法蝕刻技術(shù)，進(jìn)行NSG層71的蝕刻，形成接觸孔71a的圖形，通過灰化技術(shù)和濕式清洗，除去抗蝕劑膜。利用CVD法，淀積鎢/氮化鈦。利用CMP法或回蝕法，以鎢72填埋接觸孔71a。
利用濺射法淀積布線用的鋁/氮化鈦。形成抗蝕劑膜，利用光刻技術(shù)進(jìn)行金屬布線73的圖形形成。利用干法蝕刻技術(shù)，進(jìn)行鋁/氮化鈦的金屬蝕刻，形成金屬布線73的圖形。然后，通過灰化技術(shù)和濕式清洗，來除去抗蝕劑膜，至此制造工序結(jié)束。
(實施例2的效果)根據(jù)本實施例2，通過改變隧道氧化膜56a、56A的膜厚，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載流子特性，上述隧道氧化膜56a、56A存在于位于存儲單元50-1、50-2、…、和周邊電路晶體管(例如NMOS60A)的柵電極55側(cè)壁處的、由NSG膜構(gòu)成的作為側(cè)墻間隔體的電荷蓄積層56b的下部。
(實施例3的構(gòu)造)圖6是表示本發(fā)明的實施例3的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件的示意縱剖面圖，其中，對與表示實施例1的圖1中的要素相同的要素采用相同的符號進(jìn)行標(biāo)記。
本實施例3的MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件，與實施例1一樣，在P型硅襯底41的表面區(qū)域形成有信息存儲用的存儲單元部42和用于對該存儲單元部42進(jìn)行信息的寫入和讀出的周邊電路部43。在存儲單元部42中，形成有多個存儲單元50-1B、50-2B、…，在周邊電路部43中形成有多個周邊電路晶體管(例如NMOS)60B、…。
本實施例3的非易失性半導(dǎo)體存儲器件與實施例1的構(gòu)造的不同點是，構(gòu)成為在存儲單元50-1B、50-2B、…、和周邊電路晶體管(例如NMOS60B)的電荷蓄積部56-1、56-2的側(cè)壁，形成有由NSG膜56d構(gòu)成的側(cè)墻，通過改變存儲單元50-1B、50-2B、…、和周邊電路NMOS60B的N-型區(qū)域53S、53D的尺寸，來使周邊電路NMOS60B不會發(fā)生電荷注入。即，通過使周邊電路NMOS60B側(cè)的N-型區(qū)域53S、53D的寬度大于存儲單元50-1B、50-2B、…側(cè)的N-型區(qū)域53S、53D的寬度，來抑制對周邊電路NMOS60B的電荷注入。
其理由是，N-型區(qū)域53S、53D是為了降低漏極附近的電場而設(shè)置的，N-型區(qū)域53S、53D的寬度越大，則漏極附近的電場越弱。漏極附近電場減弱后，能量大的電子和空穴的產(chǎn)生率下降，從而電荷蓄積層16b的電子注入率下降，熱載流子特性提高。
其它的構(gòu)造與實施例1相同。
(實施例3的制造方法)圖7-1和圖7-2是表示圖6的非易失性半導(dǎo)體存儲器件的制造方法例的制造工序圖，對于與表示實施例1的制造工序的圖2-1、圖2-2中的要素相同的要素采用相同的符號進(jìn)行標(biāo)記。
本實施例3的非易失性半導(dǎo)體存儲器件，例如通過下述的制造工序(1)～(7)進(jìn)行制造。
制造工序(1)與實施例1一樣，在P型硅襯底41上形成柵極氧化膜54，并淀積多晶硅膜。然后，在其上形成抗蝕劑膜，并使用光刻技術(shù)在多晶硅膜上形成柵電極55的圖形。使用干法蝕刻進(jìn)行多晶硅膜的蝕刻，形成柵電極55。利用灰化技術(shù)和濕式清洗，除去抗蝕劑。
制造工序(2)與實施例1一樣，以柵電極55為掩模，除去其周圍的柵極氧化膜54，然后，利用熱氧化法形成隧道氧化膜56a。以被隧道氧化膜56a覆蓋的柵電極55為掩模，利用離子注入法，向硅襯底41注入N-型雜質(zhì)離子，形成N-型雜質(zhì)層53。注入條件是，例如注入le13(ions/cm2)程度的砷(As)。
制造工序(3)利用CVD法淀積SiN膜56b，然后利用CVD法淀積NSG膜56c-1。
制造工序(4)利用干法蝕刻技術(shù)，對NSG膜56c-1進(jìn)行整面蝕刻，形成側(cè)墻，并在柵電極55的兩側(cè)壁上形成電荷蓄積部56-1、56-2。形成抗蝕劑膜，并使用光刻技術(shù)形成周邊電路部43的保護(hù)圖形56b-3。然后，以柵電極55、電荷蓄積部56-1、56-2和保護(hù)圖形56a-1為掩模，利用離子注入法，向硅襯底41注入N+型雜質(zhì)離子，形成由N+型雜質(zhì)層51構(gòu)成的源極區(qū)域51S和漏極區(qū)域51D。注入條件是，例如注入le15(ions/cm2)程度的砷(As)。
制造工序(5)利用灰化技術(shù)和濕式清洗，除去抗蝕劑膜。利用CVD法淀積NSG膜56d-1。
制造工序(6)利用干法蝕刻技術(shù)，對NSG膜56d-1進(jìn)行整面蝕刻，形成側(cè)墻，在電荷蓄積部56-1、56-2的側(cè)壁上形成NSG膜56d。形成抗蝕劑膜，使用光刻技術(shù)，在存儲單元部42上形成保護(hù)圖形56b-4。以周邊電路部43的柵電極55、電荷蓄積部56-1、56-2以及保護(hù)圖形56a-4為掩模，利用離子注入法向硅襯底41注入N+型雜質(zhì)離子，在周邊電路部43形成由N+型雜質(zhì)層51構(gòu)成的源極區(qū)域51S和漏極區(qū)域51D。注入條件是，例如注入le15(ions/cm2)程度的砷(As)。利用灰化技術(shù)和濕式清洗，除去由抗蝕劑膜構(gòu)成的保護(hù)圖形56a-4。
制造工序(7)與實施例1基本相同，利用CVD法，在整個面上淀積NSG層71。形成抗蝕劑膜，利用光刻技術(shù)，對NSG層71進(jìn)行接觸孔71a的圖形形成。利用干法蝕刻技術(shù)，進(jìn)行NSG層71的蝕刻，形成接觸孔71a的圖形，利用灰化技術(shù)和濕式清洗，除去抗蝕劑膜。利用CVD法，淀積鎢/氮化鈦。利用CMP法或回蝕法，以鎢72填埋接觸孔71a。
利用濺射法淀積布線用的鋁/氮化鈦。形成抗蝕劑膜，利用光刻技術(shù)進(jìn)行金屬布線73的圖形形成。利用干法蝕刻技術(shù)，進(jìn)行鋁/氮化鈦的金屬蝕刻，形成金屬布線73的圖形。然后，利用灰化技術(shù)和濕式清洗，除去抗蝕劑膜，至此制造工序結(jié)束。
(實施例3的效果)根據(jù)本實施例3，具有以下(A)、(B)所述的效果。
(A)通過采用改變存儲單元50-1B、50-2B、…和周邊電路NMOS60B的N-型區(qū)域53S、53D的尺寸，來使周邊電路NMOS60B不會發(fā)生電荷注入的構(gòu)造，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載流子特性。
(B)在圖6的非易失性半導(dǎo)體存儲器件中，也可以省略源極側(cè)N-型區(qū)域53S和漏極側(cè)N-型區(qū)域53D。這樣的器件中，通過采用改變從柵電極55到源極區(qū)域51S/漏極區(qū)域51D的距離，來使周邊電路晶體管不產(chǎn)生電荷注入的構(gòu)造，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載子流特性。
另外，本發(fā)明不限于上述的實施例1～3，可以對非易失性半導(dǎo)體存儲器件的剖面結(jié)構(gòu)、構(gòu)成材料、或其制造工序等進(jìn)行各種變更。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，其特征在于，具有存儲單元部和周邊電路部，上述存儲單元部具有多個存儲單元晶體管，該存儲單元晶體管具有第1柵電極、形成在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第1絕緣膜、以及形成在上述第1絕緣膜的側(cè)面的第1側(cè)墻，上述周邊電路部形成在上述存儲單元部附近，用于控制對上述存儲單元部的存儲動作，具有多個周邊電路晶體管，該周邊電路晶體管具有第2柵電極、形成在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第2絕緣膜、以及形成在上述第2絕緣膜的側(cè)面的第2側(cè)墻，在上述存儲單元部和上述周邊電路部中，在上述存儲單元部的上述第1絕緣膜的上述下部周邊上、且在上述第1絕緣膜的側(cè)面與上述第1側(cè)墻之間，形成有由絕緣膜構(gòu)成的電荷蓄積層。
2.一種非易失性半導(dǎo)體存儲器件的制造方法，其特征在于，包括以下步驟在襯底上形成存儲單元晶體管的第1柵電極、和周邊電路晶體管的第2柵電極；以上述第1柵電極部位和上述第2柵電極部位為掩模，向上述襯底注入低濃度雜質(zhì)離子；在包含上述第1和第2柵電極的區(qū)域，形成由絕緣膜構(gòu)成的電荷蓄積層，并形成覆蓋上述電荷蓄積層的上述第1柵電極部位的保護(hù)圖形；以上述保護(hù)圖形為掩模，通過蝕刻來除去上述第2柵電極部位的上述電荷蓄積層；在除去了上述保護(hù)圖形之后，在上述第1柵電極部位和上述第2柵電極部位生成側(cè)墻；以及以上述第1柵電極、上述第2柵電極和上述側(cè)墻為掩模，向上述襯底注入高濃度雜質(zhì)離子。
3.一種非易失性半導(dǎo)體存儲器件，其特征在于，具有存儲單元部和周邊電路部，上述存儲單元部具有多個存儲單元晶體管，該存儲單元晶體管具有第1柵電極、形成在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第1絕緣膜、在上述第1絕緣膜的上述下部周邊上且在上述第1絕緣膜的側(cè)面形成的由絕緣膜構(gòu)成的第1電荷蓄積層、以及形成在上述第1電荷蓄積層的側(cè)面的第1側(cè)墻，上述周邊電路部形成在上述存儲單元部附近，用于控制對上述存儲單元部的存儲動作，具有多個周邊電路晶體管，該周邊電路晶體管具有第2柵電極、形成在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第2絕緣膜、在上述第2絕緣膜的上述下部周邊上且在上述第2絕緣膜的側(cè)面形成的由絕緣膜構(gòu)成的第2電荷蓄積層、以及形成在上述第2電荷蓄積層的側(cè)面的第2側(cè)墻，上述第2絕緣膜的上述下部周邊的膜厚，與上述第1絕緣膜的上述下部周邊的膜厚不同。
4.一種非易失性半導(dǎo)體存儲器件的制造方法，其特征在于，包括以下步驟在襯底上形成存儲單元晶體管的第1柵電極、和周邊電路晶體管的第2柵電極；以上述第1柵電極部位和上述第2柵電極部位為掩模，向上述襯底注入低濃度雜質(zhì)離子；在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊形成第1絕緣膜，并且在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊形成具有與上述第1絕緣膜不同膜厚的第2絕緣膜；在上述第1絕緣膜的下部周邊上且在上述第1絕緣膜的側(cè)面、以及在上述第2絕緣膜的下部周邊上且在上述第2絕緣膜的側(cè)面，形成由絕緣膜構(gòu)成的電荷蓄積層，并且在上述電荷蓄積層的側(cè)面形成側(cè)墻；以及以上述第1柵電極部位和上述第2柵電極部位為掩模，向上述襯底注入高濃度雜質(zhì)離子。
5.一種非易失性半導(dǎo)體存儲器件，其特征在于，具有存儲單元部和周邊電路部，上述存儲單元部具有多個存儲單元晶體管，該存儲單元晶體管具有第1柵電極、形成在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第1絕緣膜、在上述第1絕緣膜的上述下部周邊上且在上述第1絕緣膜的側(cè)面形成的由絕緣膜構(gòu)成的第1電荷蓄積層、形成在上述第1電荷蓄積層的側(cè)面的第1側(cè)墻、形成在上述第1絕緣膜的下部周邊之下的第1低濃度雜質(zhì)層、和形成在上述第1低濃度雜質(zhì)層的外緣的第1高濃度雜質(zhì)層，上述周邊電路部形成在上述存儲單元部附近，用于控制對上述存儲單元部的存儲動作，具有多個周邊電路晶體管，該周邊電路晶體管具有第2柵電極、形成在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第2絕緣膜、在上述第2絕緣膜的上述下部周邊上且在上述第2絕緣膜的側(cè)面形成的由絕緣膜構(gòu)成的第2電荷蓄積層、形成在上述第2電荷蓄積層的側(cè)面的第2側(cè)墻、形成在上述第2絕緣膜的下部周邊之下的具有與上述第1低濃度雜質(zhì)層不同寬度的第2低濃度雜質(zhì)層、和形成在上述第2低濃度雜質(zhì)層的外緣的第2高濃度雜質(zhì)層。
6.一種非易失性半導(dǎo)體存儲器件的制造方法，其特征在于，包括以下步驟在襯底上形成存儲單元晶體管的第1柵電極、和周邊電路晶體管的第2柵電極；以上述第1柵電極部位和上述第2柵電極部位為掩模，向上述襯底注入低濃度雜質(zhì)離子，形成低濃度雜質(zhì)層；在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊形成第1絕緣膜，并且在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊形成第2絕緣膜；在上述第1絕緣膜的下部周邊上且在上述第1絕緣膜的側(cè)面、以及在上述第2絕緣膜的下部周邊上且在上述第2絕緣膜的側(cè)面，形成由絕緣膜構(gòu)成的電荷蓄積層，并且在上述電荷蓄積層的側(cè)面形成側(cè)墻；以上述第1柵電極部位和上述第2柵電極部位為掩模，向上述襯底注入高濃度雜質(zhì)離子，形成高濃度雜質(zhì)層，利用上述高濃度雜質(zhì)層將上述第1絕緣膜下的上述低濃度雜質(zhì)層、和上述第2絕緣膜下的上述低濃度雜質(zhì)層設(shè)定為不同的寬度。
7.一種非易失性半導(dǎo)體存儲器件，其特征在于，具有存儲單元部和周邊電路部，上述存儲單元部具有多個存儲單元晶體管，該存儲單元晶體管具有第1柵電極，形成在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第1絕緣膜，在上述第1絕緣膜的上述下部周邊上且在上述第1絕緣膜的側(cè)面形成的由絕緣膜構(gòu)成的第1電荷蓄積層，形成在上述第1電荷蓄積層的側(cè)面的第1側(cè)墻，以及位于上述第1絕緣膜的下部周邊之下且位于該下部周邊的外側(cè)、從上述第1柵電極離開第1距離而形成的第1半導(dǎo)體雜質(zhì)層，上述周邊電路部形成在上述存儲單元部附近，用于控制對上述存儲單元部的存儲動作，具有多個周邊電路晶體管，該周邊電路晶體管具有第2柵電極，形成在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊的第2絕緣膜，在上述第2絕緣膜的上述下部周邊上且在上述第2絕緣膜的側(cè)面形成的由絕緣膜構(gòu)成的第2電荷蓄積層，形成在上述第2電荷蓄積層的側(cè)面的第2側(cè)墻，以及位于上述第2絕緣膜的下部周邊之下且位于該下部周邊的外側(cè)、從上述第2柵電極離開與上述第1距離不同的第2距離而形成的第2半導(dǎo)體雜質(zhì)層。
8.一種非易失性半導(dǎo)體存儲器件的制造方法，其特征在于，包括以下步驟在襯底上形成存儲單元晶體管的第1柵電極、和周邊電路晶體管的第2柵電極；在上述第1柵電極的側(cè)壁和上述側(cè)壁的下部周邊形成第1絕緣膜，并且在上述第2柵電極的側(cè)壁和上述側(cè)壁的下部周邊形成第2絕緣膜；在上述第1絕緣膜的下部周邊上且在上述第1絕緣膜的側(cè)面、和在上述第2絕緣膜的下部周邊上且在上述第2絕緣膜的側(cè)面，形成由絕緣膜構(gòu)成的電荷蓄積層，并且在上述電荷蓄積層的側(cè)面形成側(cè)墻；以及以上述第1柵電極部位和上述第2柵電極部位為掩模，向上述襯底注入雜質(zhì)離子，在從上述第1柵電極離開第1距離的位置、和從上述第2柵電極離開與上述第1距離不同的第2距離的位置，形成半導(dǎo)體雜質(zhì)層。
全文摘要
本發(fā)明提供一種非易失性半導(dǎo)體存儲器件及其制造方法。防止了因從存儲單元部向周邊電路晶體管注入電荷而導(dǎo)致熱載子流特性劣化。在MONOS構(gòu)造的非易失性半導(dǎo)體存儲器件中，在硅襯底(41)的表面區(qū)域形成有信息存儲用的存儲單元部(42)、和用于對該存儲單元部(42)進(jìn)行信息的寫入和讀出的周邊電路部(43)。在存儲單元部(42)中形成有多個存儲單元(50－1)，在周邊電路部(43)中形成有多個周邊電路晶體管(60)。構(gòu)成為在周邊電路晶體管中不存在電荷蓄積層的構(gòu)造。由此，可防止周邊電路晶體管的電荷注入，從而提高周邊電路晶體管的熱載子流特性。
文檔編號H01L21/8247GK1976041SQ20061015283
公開日2007年6月6日 申請日期2006年10月20日 優(yōu)先權(quán)日2005年12月2日
發(fā)明者折田敏幸, 招淳也 申請人:沖電氣工業(yè)株式會社