專利名稱：晶片級堆疊封裝的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝，且更具體而言涉及一種晶片級堆疊封裝的制造方法，其中半導(dǎo)體芯片以晶片級堆疊并使用通路圖案彼此連接。
背景技術(shù)：
半導(dǎo)體裝置在早期用于軍事目的或計(jì)算機(jī)。然而，隨著社會(huì)響應(yīng)互聯(lián)網(wǎng)和其他通訊技術(shù)的發(fā)展而進(jìn)步，半導(dǎo)體裝置的應(yīng)用范圍逐漸增加。結(jié)果，目前半導(dǎo)體裝置用在大部分電子設(shè)備中，范圍從包括移動(dòng)電話和個(gè)人數(shù)字助理(PDA)的移動(dòng)產(chǎn)品，到包括電視、音響系統(tǒng)甚至家用煮器的傳統(tǒng)的電子家用設(shè)備。在它們應(yīng)用于各種產(chǎn)品組時(shí)，半導(dǎo)體裝置必須能夠執(zhí)行各種功能。尤其是例如移動(dòng)電話的移動(dòng)產(chǎn)品日益需要具備多功能的高速、微型化的半導(dǎo)體裝置。
然而，電路的復(fù)雜性、不良裝配的制造設(shè)施和提高的處理成本使得難以使半導(dǎo)體制造工藝適應(yīng)上述技術(shù)的需求。作為這些困難的結(jié)果，堆疊封裝吸引了很多注意。在堆疊封裝中，統(tǒng)一或不同類型的半導(dǎo)體芯片以芯片級或晶片級垂直堆疊并通過形成在各個(gè)芯片上的通路圖案彼此電連接，因此制造一個(gè)封裝。
因?yàn)樾酒怪倍询B在堆疊封裝中，與現(xiàn)有單芯片封裝不同，可以通過堆疊統(tǒng)一類型或尺寸的芯片來制造具有提高的存儲(chǔ)能力的堆疊封裝。還可以通過堆疊具有信息存儲(chǔ)功能和邏輯運(yùn)算功能的不同類型的芯片而制造能夠執(zhí)行多功能的堆疊封裝。通過以上述方式垂直堆疊芯片，可以產(chǎn)生微型化、多功能的半導(dǎo)體產(chǎn)品。然而，由于堆疊封裝的制造僅需要現(xiàn)有的半導(dǎo)體芯片以組合的方式堆疊且不需要新設(shè)備，開發(fā)時(shí)間變短而末端產(chǎn)品的價(jià)值提高。更重要的是，可以同時(shí)滿足各種客戶的需要，且可以通過將上述技術(shù)應(yīng)用到各個(gè)產(chǎn)品組而開發(fā)新的市場。
圖1是示出常規(guī)堆疊封裝的剖面圖。參考圖1，通過使用粘結(jié)劑150，分別形成有通路圖案112、122、132和142的統(tǒng)一尺寸的芯片110、120、130和140堆疊在襯底100上。包括芯片110、120、130和140的襯底100的上表面通過模制材料160來模制，且焊球170安裝到襯底100的下表面。
用于電連接堆疊的芯片的通路圖案112、122、132和142如下所述形成。圖2A到2F是示出用于解釋形成通路圖案的常規(guī)方法的工藝步驟的剖面圖。各個(gè)圖僅示出通路圖案形成區(qū)域。
參考圖2A，暴露通路圖案形成區(qū)域的第一光致抗蝕劑圖案通過光刻工藝形成在晶片200的前面上。
參考圖2B，晶片200的暴露區(qū)域使用第一光致抗蝕劑圖案202作為蝕刻屏障來蝕刻，因此限定溝槽T。此時(shí)，溝槽T限定到一深度，從而不穿過晶片200。然后，除去用作蝕刻屏障的第一光致抗蝕劑圖案202。
參考圖2C，絕緣層204和籽層206依次形成在包括溝槽T表面的晶片200的前面上。暴露通路圖案形成區(qū)域的第二光致抗蝕劑圖案208形成在籽層206上。例如Cu層的金屬層使用例如電鍍的適當(dāng)方法形成在籽層206的暴露部分上，因此形成填充溝槽T的通路圖案212。雖然通路圖案212被描述為通過電鍍方法形成，它們也可以使用例如金屬鑲嵌(damascene)工藝的其他方法形成。
參考圖2D，除去第二光致抗蝕劑圖案208。通過除去第二光致抗蝕劑圖案208而暴露的籽層206的部分以相同方式隨后除去。
參考圖2E，為了提高在后續(xù)的背研磨工藝中的可操作性，即，為了防止晶片200在背研磨工藝中被損壞，由玻璃制成的保護(hù)層214形成在形成有通路圖案212的晶片200的前面上。
參考圖2F，晶片200的背面被研磨使得通路圖案212的下端被暴露，且研磨的晶片200的背面被濕法或干法蝕刻以暴露通路圖案212下端的一部分。然后，保護(hù)層214被除去。因此，晶片級芯片通過切割工藝被分為芯片級。
在其中半導(dǎo)體芯片通過如上所述形成的通路圖案連接的堆疊封裝中，消除了保證形成鍵合引線的空間的困難，因此允許封裝的尺寸降低且安裝密度提高。而且，在其中半導(dǎo)體芯片通過通路圖案連接的堆疊封裝中，使用通路圖案作為最短互聯(lián)路徑允許優(yōu)異的電學(xué)特性。
然而，在上述常規(guī)堆疊封裝中，由于在芯片級進(jìn)行堆疊，與其中在晶片級進(jìn)行堆疊的類型相比，對每個(gè)封裝重復(fù)進(jìn)行工藝的需要增加了處理時(shí)間和制造成本。
同時(shí)，在使用通路圖案的堆疊封裝中，如果在晶片級執(zhí)行堆疊之后，晶片級結(jié)構(gòu)被切割為芯片級結(jié)構(gòu)，工藝的數(shù)量、處理時(shí)間和制造成本可以降低。不過，當(dāng)根據(jù)常規(guī)技術(shù)在晶片級執(zhí)行堆疊時(shí)，引起嚴(yán)重問題，其在于在薄和寬的晶片的操作中容易在晶片中引起應(yīng)力和裂紋，且該晶片容易被破壞。因此，在常規(guī)技術(shù)中，在執(zhí)行晶片級堆疊中存在困難。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式涉及一種制造晶片級堆疊封裝的方法，其中半導(dǎo)體芯片在晶片級堆疊，因此簡化工藝，減少處理時(shí)間，并減少制造成本。
在該實(shí)施方式中，晶片級堆疊封裝的制造方法包括的步驟為i)制備具有從其前面突出的第一通路圖案的第一晶片和具有從其前面突出的第二通路圖案的第二晶片；ii)將所述第二晶片安裝到第一晶片，使得所述第一和第二晶片的前面彼此面對，且第一和第二通路圖案彼此連接；iii)研磨所述第二晶片的背面，使得第二通路圖案的下端暴露；iv)通過蝕刻所述研磨的第二晶片的背面而將所述第二通路圖案的下端突出；v)研磨所述第一晶片的背面，使得所述第一通路圖案的下端暴露；vi)通過蝕刻所述研磨的第一晶片的背面而將所述第一通路圖案的下端突出；vii)通過將具有堆疊的晶片的晶片級堆疊結(jié)構(gòu)切割為芯片級而形成芯片級的堆疊結(jié)構(gòu)；viii)將所述芯片級堆疊結(jié)構(gòu)貼附到具有電極端子的襯底，使得所述第一通路圖案連接到所述電極端子；ix)使用模制材料將包括芯片級堆疊結(jié)構(gòu)的襯底的上表面模制；和x)將焊球貼附到所述襯底的下表面。
在步驟iv)之后和步驟v)之前，該方法還包括制備具有與所述第一和第二晶片相同結(jié)構(gòu)的至少一個(gè)晶片，并重復(fù)進(jìn)行步驟ii)到iv)的步驟。
第一和第二晶片使用例如各向異性導(dǎo)電膜(ACF)的粘結(jié)劑彼此貼附。


圖1是示出常規(guī)堆疊封裝的剖面圖；圖2A到2F是示出用于解釋形成通路圖案的常規(guī)方法的工藝步驟的剖面圖；圖3A到3I是示出用于解釋根據(jù)本發(fā)明的實(shí)施方式的晶片級堆疊封裝的制造方法的工藝步驟的剖面圖。
具體實(shí)施例方式
在本發(fā)明中，制備分別具有第一和第二通路圖案且未被背研磨(back-ground)的第一和第二晶片。第二晶片堆疊在第一晶片上，使得第一和第二晶片的前面彼此面對且第一和第二通路圖案彼此連接。然后第二晶片的背面被研磨和蝕刻以突出第二通路圖案的下端。類似地，第一晶片的背面被研磨和蝕刻以突出第一通路圖案的下端。這里，在本發(fā)明中，在第一晶片的背面被研磨和蝕刻之前，可以用與上述相同的方式制備具有與第一和第二晶片相同結(jié)構(gòu)的期望數(shù)目的晶片并將其堆疊在第二晶片上。因此，通過切割晶片級結(jié)構(gòu)，獲得芯片級結(jié)構(gòu)，且通過封裝芯片級結(jié)構(gòu)，產(chǎn)生堆疊封裝。
因此，在本發(fā)明中，具有通路圖案的晶片以未背研磨的狀態(tài)堆疊，且在堆疊之后，需要的晶片被背研磨和蝕刻，因此消除在操作過程中破壞晶片的可能性。因此，在本發(fā)明中，因?yàn)槎询B工藝可以在晶片級進(jìn)行，該工藝可以簡化，處理時(shí)間可以降低，且制造成本可以減少。
圖3A到3I是示出用于解釋根據(jù)本發(fā)明的實(shí)施方式的晶片級堆疊封裝的制造方法的工藝步驟的剖面圖。將參考圖3A到3I詳細(xì)描述該方法。
參考圖3A，制備已經(jīng)完全進(jìn)行半導(dǎo)體制造工藝的第一晶片310。根據(jù)參考圖2A到2D所示的方法，具有突出的上端的第一通路圖案V1形成在第一晶片310的前面上。雖然在圖中未示出，第一通路圖案V1包括絕緣層和籽層。這里，第一晶片310的背面未被研磨。
參考圖3B，制備第二晶片320。與第一晶片310類似，第二晶片320形成有從第二晶片320的前面突出的第二通路圖案V2的上端。第二晶片320以面向下的方式貼附到第一晶片310，使得第二晶片320的前面面對第一晶片310的前面，且第一通路圖案V1的突出的上端連接到第二通路圖案V2的突出的上端。此時(shí)，第二晶片320到第一晶片310的貼附通過在兩晶片之間施加例如各向異性導(dǎo)電膜(ACF)的粘結(jié)劑350而執(zhí)行。
參考圖3C，第二晶片320的背面被研磨使得第二通路圖案V2被暴露。然后，被研磨的第二晶片320的背面被蝕刻以部分突出第二通路圖案V2的下端的一部分。
參考圖3D，制備第三晶片330。與第一和第二晶片310和320類似，第三晶片330形成有從第三晶片330的前面突出的第三通路圖案V3的上端。以相同于第二晶片320堆疊在第一晶片310上的方式，第三晶片330以面向下的方式使用粘結(jié)劑350貼附到第二晶片320的背面，使得第三晶片330的前面面對第二晶片320的背面，且第二通路圖案V2連接到第三通路圖案V3。
參考圖3E，第三晶片330的背面被研磨，使得第三通路圖案V3被暴露。然后被研磨的第三晶片330的背面被蝕刻，從而將第三通路圖案V3的下端的一部分突出。
參考圖3F，制備第四晶片340。第四晶片340形成有從第四晶片340的前面突出的第四通路圖案V4的上端。用與上述方法相同的方式，第四晶片340以面向下的方式使用粘結(jié)劑350貼附到第三晶片330的背面，使得第四晶片340的前面面對第三晶片330的背面，且第三通路圖案V3連接到第四通路圖案V4。第四晶片340的背面被研磨，然后被蝕刻使得第四通路圖案V4的下端被突出。
參考圖3G，第一晶片310的背面被研磨，使得第一通路圖案V1的下端被暴露。然后，除了暴露的第一通路圖案V1，第一晶片310的背面被蝕刻以突出第一通路圖案V1的下端的一部分。因此，獲得晶片級堆疊結(jié)構(gòu)400，其中通路圖案V1、V2、V3和V4彼此連接且第一通路圖案V1從晶片級堆疊結(jié)構(gòu)400的下端突出。
這里，雖然在圖中未示出，執(zhí)行第一晶片310的背面的研磨和蝕刻，而且保護(hù)層形成在包括第四通路圖案V4的第四晶片340的背面上，以防止晶片級堆疊結(jié)構(gòu)400被破壞。此后，除去保護(hù)層。
同時(shí)，雖然在本實(shí)施方式在和四個(gè)晶片彼此堆疊，可以容易地理解，在第一晶片310的背面被研磨之前，期望數(shù)量的晶片可以用與上述類似的方式順序堆疊在第四晶片340的背面上。
參考圖3H，具有從其下端突出的第一通路圖案V1的晶片級堆疊結(jié)構(gòu)400被切割為芯片級，且結(jié)果是，產(chǎn)生多個(gè)芯片級堆疊結(jié)構(gòu)400a和400b。
參考圖3I，芯片級堆疊結(jié)構(gòu)400a和400b使用粘結(jié)劑350分別貼附到具有電極端子302的結(jié)構(gòu)300a和300b，使得第一通路圖案V1和電極端子302的下端彼此連接。然后，包括芯片級堆疊結(jié)構(gòu)400a和400b的襯底300a和300b的上表面使用模制材料360模制。焊球370貼附到襯底300a和300b的下表面作為對外部電路的安裝方法，因此完成根據(jù)本發(fā)明的晶片級堆疊封裝的制造。
從上述描述明顯的是，在本發(fā)明中，具有各個(gè)通路圖案且未被研磨的晶片堆疊，使得晶片的前面彼此面對且各個(gè)通路圖案彼此連接。然后，多個(gè)晶片堆疊，使得朝上設(shè)置的晶片的背面被研磨并蝕刻，以突出其通路圖案。當(dāng)期望數(shù)量的晶片堆疊時(shí)，位于最下面的晶片的背面被研磨并蝕刻以突出其通路圖案，且因此產(chǎn)生晶片級堆疊結(jié)構(gòu)。通過切割晶片級堆疊結(jié)構(gòu)，獲得多個(gè)芯片級堆疊結(jié)構(gòu)。此后，通過進(jìn)行封裝工藝，制造多個(gè)芯片級堆疊封裝。
在本發(fā)明中，由于晶片在未背研磨的狀態(tài)堆疊，可以防止在晶片被操作時(shí)晶片被損壞。因此，由于堆疊封裝可以在晶片級制造而沒有關(guān)于晶片損壞的擔(dān)心，與在芯片級制造堆疊封裝的常規(guī)技術(shù)相比，工藝可以簡化，處理時(shí)間可以減少，且制造成本可以減少。
雖然為了示意性的目的描述了本發(fā)明的具體實(shí)施方式
，本領(lǐng)域的技術(shù)人員將理解，可以進(jìn)行各種改進(jìn)、增加和替代，而不脫離由所附權(quán)利要求所限定的本發(fā)明的精神和范圍。
本申請要求申請日為2006年3月17日的韓國專利申請第10-2006-0025047號的優(yōu)先權(quán)，其整個(gè)內(nèi)容引用在此作為參考。
權(quán)利要求
1.一種晶片級堆疊封裝的制造方法，包括步驟i)制備具有從其前面突出的第一通路圖案的第一晶片和具有從其前面突出的第二通路圖案的第二晶片；ii)將所述第二晶片貼附到第一晶片，使得所述第一和第二晶片的前面彼此面對，且第一和第二通路圖案彼此連接；iii)研磨所述第二晶片的背面，使得第二通路圖案的下端暴露；iv)通過蝕刻所述研磨的第二晶片的背面而將所述第二通路圖案的下端突出；v)研磨所述第一晶片的背面，使得所述第一通路圖案的下端暴露；vi)通過蝕刻所述研磨的第一晶片的背面而將所述第一通路圖案的下端突出；vii)通過將具有堆疊的晶片的晶片級堆疊結(jié)構(gòu)切割為芯片級而形成芯片級的堆疊結(jié)構(gòu)；viii)將所述芯片級堆疊結(jié)構(gòu)貼附到具有電極端子的襯底，使得所述第一通路圖案連接到所述電極端子；ix)使用模制材料將包括芯片級堆疊結(jié)構(gòu)的襯底的上表面模制；和x)將焊球貼附到所述襯底的下表面。
2.根據(jù)權(quán)利要求1所述的方法，其中在步驟iv)之后和步驟v)之前，所述方法還包括步驟制備具有與所述第一和第二晶片相同結(jié)構(gòu)的至少一個(gè)晶片，并重復(fù)進(jìn)行步驟ii)到iv)。
3.根據(jù)權(quán)利要求1所述的方法，其中使用粘結(jié)劑將所述第一和第二晶片彼此貼附。
4.根據(jù)權(quán)利要求3所述的方法，其中所述粘結(jié)劑包括各向異性導(dǎo)電膜。
全文摘要
本發(fā)明提供了一種晶片級堆疊封裝的制造方法，其包括制備具有第一和第二通路圖案的第一和第二晶片。該第二晶片被貼附到第一晶片，使得第一和第二晶片的前面彼此面對，且第一和第二通路圖案彼此連接。研磨并蝕刻第二晶片的背面，使得第二通路圖案的下端暴露并突出。研磨并蝕刻第一晶片的背面，使得第一通路圖案的下端暴露并突出。通過將具有堆疊的晶片的晶片級堆疊結(jié)構(gòu)切割為芯片級而形成芯片級的堆疊結(jié)構(gòu)。將所述芯片級堆疊結(jié)構(gòu)貼附到具有電極端子的襯底。由于晶片在未背研磨的狀態(tài)堆疊，可以防止在晶片被操作時(shí)晶片被損壞。
文檔編號H01L21/60GK101038883SQ200710004749
公開日2007年9月19日 申請日期2007年1月30日 優(yōu)先權(quán)日2006年3月17日
發(fā)明者徐敏碩, 金圣敏 申請人:海力士半導(dǎo)體有限公司