專利名稱：形成柵極圖形的雙重曝光雙重抗蝕劑層工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及形成CMOS集成電路，尤其是平面CMOS晶體管的柵極電極。
背景技術(shù)：
眾所周知，強(qiáng)烈的動(dòng)力驅(qū)使設(shè)計(jì)者們縮小CMOS集成電路的尺寸。較小尺寸的有益效果包括每面積上更多的邏輯門(即更多的功能度)每門更低的功率(隨面積成比例縮小)更快的器件速度，因此總體電路速度更快每功能較低的制造成本這些巨大的優(yōu)點(diǎn)將繼續(xù)推動(dòng)縮小尺寸的需要。目前，半導(dǎo)體制造業(yè)實(shí)際上都采用曝光波長(zhǎng)短至139nm的光刻方法。
當(dāng)集成電路的尺寸縮小到當(dāng)前光刻技術(shù)分辨率的極限時(shí)，一些嘗試被用來(lái)避開(kāi)光刻術(shù)的限制。這些新型光刻方法包括波長(zhǎng)大約為1nm的X射線光刻。
由于對(duì)于此波長(zhǎng)沒(méi)有可應(yīng)用的鏡頭，所以采用簡(jiǎn)單的鄰近印刷術(shù)，這意味著掩膜圖形的尺寸與預(yù)期晶片圖形的尺寸相同。
在薄膜掩膜上制備極其精細(xì)的圖形是非常困難的，具有高的缺陷率以及高昂的成本。
電子束光刻具有非常短的波長(zhǎng)以及潛在的極高分辨率。不幸地，很難通過(guò)此設(shè)備獲得高產(chǎn)量。低產(chǎn)量，眾所周知，需要更多的設(shè)備以維持預(yù)期的產(chǎn)量，具有反映在增加的晶片成本中的增加的資本成本。
波長(zhǎng)小于193nm的投影光刻，例如157nm或者超紫外(EUV)波長(zhǎng)，其改善了當(dāng)前設(shè)備的分辨率。不幸地，應(yīng)用此種技術(shù)的成本高昂，以至于在可以預(yù)見(jiàn)的未來(lái)中，不清楚它們是否可以應(yīng)用于生產(chǎn)。
總之，這些新型光刻方法中的每一種都未能提供具有可接受總成本的制造解決方案。
為得到改善的圖形，一種完全不同的方法是采用常規(guī)光刻技術(shù)的多次曝光來(lái)獲得更高的分辨率。近年來(lái)，在此領(lǐng)域進(jìn)行了大量的工作。
這種方法的第一個(gè)實(shí)例是采用與Trim掩膜結(jié)合的交替相移掩膜，如最近的論文[M.Kling et al.，“Practicing extension of 248 DUV opticallithography using trim-mask PSM”，SPIE3679，pp.10-17(1999)]所述。在這里，單層光致抗蝕劑被曝光兩次，首先通過(guò)交替相移掩膜(PSM)曝光然后通過(guò)Trim掩膜曝光。在雙重曝光之后，所述圖形通過(guò)常規(guī)光刻工藝顯影。采用Trim掩膜的第二次曝光用于去除來(lái)自PSM的不需要的圖像贗象。重要的是注意，當(dāng)對(duì)單層光致抗蝕劑進(jìn)行雙重曝光時(shí)，光學(xué)光刻的正?？臻g頻率限制仍然存在，即不可以通過(guò)這種技術(shù)使分辨率變?yōu)樵瓉?lái)的兩倍。
可以使分辨率變?yōu)樵瓉?lái)兩倍的雙重曝光的第二個(gè)實(shí)例，已被S.R.J.Brueck描繪出，[“There are no fundamental limits to opticallithography”，pp.85-109(Chapter 5)of International Trends in AppliedOptics，edited by A.H.Guenther，SPIE Press，2002]。
注意到這個(gè)處理的順序是重要的，兩個(gè)抗蝕劑層被獨(dú)立地構(gòu)圖，并且由此可以使圖形的空間頻率變?yōu)樵瓉?lái)的兩倍。在他們的實(shí)例中，雙層抗蝕劑中的一層通過(guò)1∶3的線間距圖形曝光，并且然后，在第一個(gè)圖形被顯影之后，采用緩沖層以覆蓋第一抗蝕劑的表面形貌，并且增加一層新的抗蝕劑。然后將所述圖形移動(dòng)半個(gè)柵距(pitch)，并曝光這一層新的抗蝕劑。這種新的材料抬高了成像表面的水平面，因此必須適宜地調(diào)整聚焦平面。在形成所述抗蝕劑圖形后，采用這兩組經(jīng)過(guò)顯影的抗蝕劑結(jié)構(gòu)作為掩膜以便構(gòu)圖目標(biāo)薄膜。本工作的重點(diǎn)是獲得與單次曝光的方法相比具有其兩倍密度的圖形。本論文提供了構(gòu)圖掩膜以及進(jìn)行蝕刻的有用工具，但局限于不發(fā)生相互作用的兩個(gè)分離圖形。
在常規(guī)技術(shù)中，CMOS器件由一些圖形層構(gòu)成，其中的大多數(shù)都與本發(fā)明無(wú)關(guān)。對(duì)于本發(fā)明最重要的圖形層中的一個(gè)，用于定義晶體管柵極，并且由于這一層典型地由多晶硅材料構(gòu)成，所以該層通常稱為“多晶(Poly)”圖形。在未來(lái)的工藝中，多晶硅材料可以被新材料，例如硅化物或金屬，所替代，并且本發(fā)明可易于擴(kuò)展從而將我們的方法應(yīng)用于這些柵極圖形之中。所述多晶圖形的質(zhì)量對(duì)于高速器件至關(guān)重要，并且本發(fā)明將展示出怎樣定義高質(zhì)量的圖形。
為了表達(dá)出本發(fā)明所提及的問(wèn)題，我們僅考慮此CMOS電路多個(gè)層中的三個(gè)多晶，有源區(qū)域以及接觸孔。這些層對(duì)于CMOS電路設(shè)計(jì)領(lǐng)域的技術(shù)人員來(lái)說(shuō)將是非常熟悉的。多晶圖形的不同部分執(zhí)行不同的功能?！岸嗑艠O”區(qū)域被定義為那些經(jīng)過(guò)“有源區(qū)域”層的多晶線，并因此形成晶體管?！岸嗑ЩミB”區(qū)域包括有源區(qū)域外的多晶線，并簡(jiǎn)單地作為導(dǎo)線使用。“接觸接合焊盤”區(qū)域通常比互連線以及柵極線稍微寬一點(diǎn)，由于分離的接觸孔圖形必須接合在這個(gè)焊盤上，即使在接觸與多晶圖形之間存在一些重疊誤差。
眾所周知，為獲得高速電路，對(duì)“多晶柵極”區(qū)域的控制是非常重要的。尤其是，柵極的線寬偏差將造成晶體管的速度偏差，晶體管的速度偏差會(huì)擾亂預(yù)期的總體電路時(shí)序和性能。
多晶柵極中需控制的最困難部分的其中之一是接近接觸焊盤的區(qū)域。圖1示出了這個(gè)問(wèn)題，其中圖1A示出了理想設(shè)計(jì)，而圖1B示出了由于衍射所導(dǎo)致的實(shí)際尺寸。圖1A中多晶線100以具有由線12表示的線寬的理想結(jié)構(gòu)從左端延伸至右端。圖1B中示出的多晶柵極的實(shí)際線寬在接近接合焊盤的區(qū)域中寬得多，這基本上是由于不能印刷出銳的拐角所導(dǎo)致的。圖1B中的線112比圖1A中的理想線12寬得多。
緩解此問(wèn)題的一個(gè)簡(jiǎn)單途徑是將接觸接合焊盤從有源區(qū)域移開(kāi)，這樣當(dāng)多晶線成為柵極時(shí)會(huì)得到好的控制。但是這種解決方案是非常昂貴的，因?yàn)樗鼤?huì)增加電路的尺寸，并且當(dāng)其在具有百萬(wàn)個(gè)柵極的VLSI電路中重復(fù)時(shí)，將會(huì)造成芯片尺寸的大大增加。增加的芯片尺寸成本更加昂貴的兩個(gè)原因是每晶片的芯片數(shù)量將減少，以及較大的芯片將更易于受晶片上的缺陷影響。
本發(fā)明將公開(kāi)通過(guò)采用新型雙重曝光方法來(lái)縮小CMOS設(shè)計(jì)的方法，新型雙重曝光方法可直接解決柵極線寬變化的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明涉及一種在有益于IC的薄膜的單層，例如多晶柵極層中，形成兩組不同形狀的方法。
本發(fā)明的一個(gè)特征在于將曝光分離為用于多晶線圖形(晶體管柵極和局部互連)的第一圖形和用于多晶接觸焊盤的第二圖形。
本發(fā)明的另一特征在于抗蝕劑的第一圖形的曝光以及顯影，留下具有第一形狀(柵極)并隨后在第一步中將被蝕刻為薄硬掩膜的一組抗蝕劑方塊；接著是具有第二組形狀(接觸焊盤)的第二層抗蝕劑的淀積以及曝光。最終蝕刻的多晶圖形通過(guò)硬掩膜形狀與抗蝕劑形狀的組合得到。


圖1A，1B和1C分別示出了理想的圖形組合，實(shí)際曝光區(qū)域的模擬和根據(jù)本發(fā)明的模擬。
圖2A和2B分別示出了布爾加和布爾減的組合。
圖2C示出了根據(jù)本發(fā)明的柵極與柵極焊盤的組合。
圖3A至3D示出了將兩個(gè)柵極層圖形轉(zhuǎn)移到多晶柵極層的步驟。
圖4A至4C示出了將兩個(gè)圖像轉(zhuǎn)移到硬掩膜，并且然后轉(zhuǎn)移到多晶柵極層的步驟。
具體實(shí)施例方式
本領(lǐng)域的技術(shù)人員早已懂得通過(guò)兩次或多次曝光在集成電路中構(gòu)建結(jié)構(gòu)時(shí)，不可避免地存在曝光之間的對(duì)準(zhǔn)誤差，對(duì)準(zhǔn)誤差必須通過(guò)設(shè)計(jì)比典型的曝光誤差大的圖像間的重疊來(lái)進(jìn)行補(bǔ)償，從而即使在對(duì)準(zhǔn)誤差最嚴(yán)重的情況下也可形成足夠質(zhì)量的圖像，例如具有導(dǎo)電材料的連續(xù)條帶的圖像。如果僅有一個(gè)圖像，這種方法典型地使特征在最終結(jié)構(gòu)中的尺寸要比它本來(lái)的尺寸大。
因此，由于抗蝕劑中的衍射效應(yīng)或者非線性效應(yīng)，當(dāng)曝光的光致抗蝕劑材料與預(yù)期的結(jié)果不一致時(shí)，光學(xué)工程師憑借經(jīng)驗(yàn)調(diào)整掩膜以抑制或加強(qiáng)入射到光致抗蝕劑設(shè)定部分的光子的量。
圖1A示出了SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器電路)的一部分的(理想)預(yù)期結(jié)果的實(shí)例，所述部分具有作為場(chǎng)效應(yīng)晶體管的柵極電極的水平線100以及與線100一起作為柵極電極的接觸焊盤的長(zhǎng)方形20。
圖1B示出了在所述掩膜上常規(guī)實(shí)踐所采用的圖像的輪廓110。位于柵極長(zhǎng)方形100′的四個(gè)角上的凸出物102是對(duì)掩膜的經(jīng)驗(yàn)性調(diào)整，其不希望被印刷。曲線110示出了顯影的抗蝕劑的模糊的輪廓，其中細(xì)節(jié)例如凸出物都丟失了，但是在箭頭112所指示的區(qū)域中，柵極電極比預(yù)定的結(jié)果寬很多。圖1A示出了線12的預(yù)定寬度。標(biāo)號(hào)130表示圖1A中示出的方塊20的結(jié)果。短劃線135對(duì)應(yīng)于沒(méi)有被復(fù)制到圖1B中的方塊20的直線。此種預(yù)期圖像的變形會(huì)影響柵極寬度的臨界尺寸以及跨芯片線寬變化，這對(duì)最終電路的運(yùn)行速度至關(guān)重要。柵極寬度控制不足的基本原因是在柵極線與接觸焊盤的交接部分的拐角不銳，這是由常規(guī)光刻工藝分辨率的限制造成的。
圖1C示出了根據(jù)本發(fā)明在兩個(gè)不同層中圖像的兩次分開(kāi)曝光的PROLITH模擬結(jié)果；即圖1A中的線100以及方塊20被分別地曝光。香腸形曲線110′被變形，但是按照設(shè)計(jì)者已經(jīng)習(xí)慣的可以預(yù)見(jiàn)的情形變形。尤其，變形是圖像的變短，其最重要的是使寬度115恒定不變。在掩膜中，長(zhǎng)度的任何縮小只要能夠被預(yù)見(jiàn)都可獲得補(bǔ)償。圓形132表示方塊20變形的結(jié)果。標(biāo)號(hào)135表示方塊29的預(yù)定結(jié)果，如圖1B中所示。
曝光的分離可以消除柵極寬度定義的不足，這是與圖1B的現(xiàn)有方法有關(guān)的問(wèn)題。此外，圓形132在線110′沒(méi)有變形的情況下與線110′相交。
這樣，這兩次曝光的相交，根據(jù)本發(fā)明，可以得到高質(zhì)量的柵極圖形，具有柵極線與接觸焊盤之間的銳的拐角。最終，獲得非常均勻的柵極線寬，從而得到高質(zhì)量的電柵極均勻性。
尺寸隨時(shí)間推移而日益縮小，光刻領(lǐng)域的工作人員必須采用不同的途徑進(jìn)行折中。所引用的Ebihara等人的論文闡釋了一種方法，其意味一個(gè)減少獨(dú)立的線的相關(guān)領(lǐng)域，在理解上他們?cè)诩呻娐分行纬刹幌嗷プ饔貌⑶覒?yīng)該是彼此相互隔離的結(jié)構(gòu)。
本發(fā)明的一方面是在所引論文的范圍之外應(yīng)用布爾分析將整個(gè)柵極層圖形(多晶硅或等效材料)分離為柵極層圖形的第一部分以及柵極層圖形的第二部分，所述兩個(gè)部分將被運(yùn)用于分離光致抗蝕劑層。
圖2A示出了一個(gè)附加過(guò)程，通過(guò)兩個(gè)抗蝕劑形狀210與220相互重疊配置的布爾“或”，很好地適用于圖像在被分開(kāi)地曝光和顯影的分離的光致抗蝕劑層中曝光的情況，然后同時(shí)采用它們作為掩膜來(lái)蝕刻?hào)艠O材料。形狀230示出了或處理的結(jié)果。
圖2B示出了相關(guān)過(guò)程，通過(guò)相同的兩個(gè)抗蝕劑形狀210與220處于相同配置的布爾“與”，很好地適用于第一圖像被曝光并被蝕刻到硬掩模中的工藝，之后第二圖像被曝光并被蝕刻到硬掩模中，形成僅是兩個(gè)形狀的重疊(與)的形狀240。
圖2C示出了簡(jiǎn)化的形狀250與260的或作用，其代表柵極接觸焊盤250與柵極多晶線260的交叉。結(jié)果，隨著由衍射產(chǎn)生的樣式變形，形狀255與形狀265結(jié)合到一起?；蚪Y(jié)果是兩個(gè)形狀的外部周邊。作為結(jié)果，柵極多晶線的柵極寬度267恒定不變，不具有圖1B中實(shí)例的寬度增加。
圖3示出了其后是同時(shí)蝕刻的順序顯影的簡(jiǎn)化步驟序列。
作為初始步驟，多晶柵極層的最終圖形(稱為柵極層圖形)被分離成布爾形狀，包括柵極和接觸焊盤。這個(gè)分離可通過(guò)柵極層的一些表示(representation)，例如存儲(chǔ)在計(jì)算機(jī)中的表示或者在紙上打印出的直觀表示，來(lái)完成。形狀中的其中一個(gè)稱為柵極圖形的第一部分，形狀中的另一個(gè)稱為柵極圖形的第二部分。柵極加上互連稱為多晶線部分，以及用于柵極接觸的焊盤稱為多晶焊盤部分。分離可以被并入到電路布圖軟件中或者，若果不具有這種軟件，可以手動(dòng)執(zhí)行。
圖3A示出了其上具有多晶硅柵極層20的襯底10。增透層30支撐著已顯影的光致抗蝕劑35的三個(gè)島，其中光致抗蝕劑35采用第一柵極層圖形，例如柵極，曝光并常規(guī)地顯影。
圖3B示出了硬化島35的結(jié)果，通過(guò)氧化島35，使其轉(zhuǎn)變?yōu)槟蛣冸x化學(xué)物質(zhì)的狀態(tài)，由標(biāo)號(hào)35′表示。第二增透層40也用于為第二抗蝕劑45平面化表面，其中第二抗蝕劑45通過(guò)第二柵極層圖形，例如柵極焊盤，曝光并顯影。
圖3C示出了對(duì)兩個(gè)增透層30和40的蝕刻，蝕刻對(duì)已顯影的抗蝕劑島35′和45具有選擇性。注意在抗蝕劑島35′和45重疊的地方，是由抗蝕劑35′和45所定義的兩個(gè)區(qū)域的或作用的結(jié)果。
圖3D示出了蝕刻多晶柵極圖形層的結(jié)果。注意兩個(gè)圖形層35′和45重疊，所以六個(gè)光致抗蝕劑島形成了用于定義多晶20中的圖形的四個(gè)掩膜區(qū)域。
圖4示出了一種采用布爾減法過(guò)程構(gòu)圖柵極層的方法。
圖4A示出了襯底10的一個(gè)相似區(qū)域，多晶層20，硬掩膜25以及經(jīng)曝光并構(gòu)圖具有將露出硬掩膜25中的區(qū)域的兩個(gè)孔的光致抗蝕劑135。在這一系列附圖中，層135表示了光致抗蝕劑以及正在使用的任何增透層。
圖4B示出了在蝕刻硬掩膜25以及在第二層光致抗蝕劑145上構(gòu)圖形成兩個(gè)孔之后的同一區(qū)域。
圖4C示出了硬掩膜25的第二次蝕刻結(jié)果，剝離光致抗蝕劑145并利用硬掩膜25蝕刻多晶層20以形成三個(gè)孔。注意在圖4A與4B中的四個(gè)光致抗蝕劑孔中的兩個(gè)是相鄰的并已合并以形成更大的孔，并且在實(shí)例中所采用的光致抗蝕劑是負(fù)性的。之所以采用負(fù)性抗蝕劑是因?yàn)槭褂昧擞惭谀ぁ?br> 雖然本發(fā)明是跟據(jù)一個(gè)優(yōu)選實(shí)施例進(jìn)行描述的，但是本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到本發(fā)明可以在下述權(quán)利要求的精神和范圍內(nèi)以多種形式來(lái)實(shí)踐。
權(quán)利要求
1.一種形成平面場(chǎng)效應(yīng)晶體管的方法，包括以下步驟提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底的頂表面上形成柵極介質(zhì)層；形成設(shè)置在所述柵極介質(zhì)層上的柵極層；形成第一圖形層，用于接收柵極層圖形的第一部分；提供所述柵極層圖形的所述第一部分并通過(guò)所述柵極層圖形的所述第一部分構(gòu)圖所述第一圖形層；在所述第一圖形層之上形成平面化層；在所述平面化層上形成第二圖形層，用于接收柵極層圖形的第二部分，其中所述柵極層圖形的所述第二部分與所述柵極層圖形的所述第一部分結(jié)合以形成所述柵極層圖形；通過(guò)所述柵極層圖形的所述第二部分構(gòu)圖所述第二圖形層；利用所述第一圖形層和第二圖形層作為掩膜蝕刻所述柵極層，由此通過(guò)所述柵極層圖形構(gòu)圖所述柵極層；以及完成所述晶體管。
2.根據(jù)權(quán)利要求1的方法，其中所述第一圖形層由光致抗蝕劑組成。
3.根據(jù)權(quán)利要求1的方法，其中所述第一圖形層是由硬掩膜層和在所述硬掩膜層之上的光致抗蝕劑層組成的復(fù)合層。
4.根據(jù)權(quán)利要求1的方法，其中所述第二圖形層由光致抗蝕劑組成。
5.根據(jù)權(quán)利要求1的方法，其中所述第二圖形層是由硬掩膜層和在所述硬掩膜層之上的光致抗蝕劑層組成的復(fù)合層。
6.根據(jù)權(quán)利要求1的方法，其中所述平面化層是硬掩膜以及所述第二圖形層由光致抗蝕劑組成。
7.根據(jù)權(quán)利要求1的方法，其中所述提供所述柵極層圖形的所述第一部分的步驟包括將柵極層圖形的表示分離為包含至少一個(gè)柵極的所述柵極層圖形的所述第一部分以及包含至少一個(gè)柵極焊盤的所述柵極層圖形的所述第二部分。
8.根據(jù)權(quán)利要求7的方法，其中所述第一圖形層由光致抗蝕劑組成。
9.根據(jù)權(quán)利要求7的方法，其中所述第一圖形層是由硬掩膜層和在所述硬掩膜層之上的光致抗蝕劑層組成的復(fù)合層。
10.根據(jù)權(quán)利要求7的方法，其中所述第二圖形層由光致抗蝕劑組成。
11.根據(jù)權(quán)利要求7的方法，其中所述第二圖形層是由硬掩膜層和在所述硬掩膜層之上的光致抗蝕劑層組成的復(fù)合層。
12.根據(jù)權(quán)利要求7的方法，其中所述平面化層是硬掩膜以及所述第二圖形層由光致抗蝕劑組成。
13.一種在集成電路中形成層的方法，包括以下步驟提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底的頂表面上形成柵極介質(zhì)層；形成設(shè)置在所述柵極介質(zhì)層上的柵極層；在所述柵極層上形成硬掩膜；形成第一圖形層，用于接收柵極層圖形的第一部分；提供所述柵極層圖形的所述第一部分并通過(guò)所述柵極層圖形的所述第一部分構(gòu)圖所述第一圖形層；蝕刻所述硬掩膜并剝離所述第一圖形層；在所述平面化層上形成第二圖形層，用于接收柵極層圖形的第二部分，其中所述柵極層圖形的所述第二部分與所述柵極層圖形的所述第一部分結(jié)合以形成所述柵極層圖形；通過(guò)所述柵極層圖形的所述第二部分構(gòu)圖所述第二圖形層；蝕刻所述硬掩膜并剝離所述第二圖形層；利用所述硬掩膜蝕刻所述柵極層，由此通過(guò)所述柵極層圖形構(gòu)圖所述柵極層。
14.根據(jù)權(quán)利要求13的方法，其中所述第一圖形層由光致抗蝕劑組成。
15.根據(jù)權(quán)利要求13的方法，其中所述第二圖形層由光致抗蝕劑組成。
16.根據(jù)權(quán)利要求13的方法，其中所述提供所述柵極層圖形的所述第一部分的步驟包括將柵極層圖形的表示分離為包含至少一個(gè)柵極的所述柵極層圖形的所述第一部分以及包含至少一個(gè)柵極焊盤的所述柵極層圖形的所述第二部分。
全文摘要
一種形成平面CMOS晶體管的方法，將形成柵極層的步驟劃分為第一步，通過(guò)柵極層圖形的第一部分構(gòu)圖抗蝕劑層，然后通過(guò)柵極圖形蝕刻多晶硅。第二步，通過(guò)柵極焊盤和局部互連的圖像構(gòu)圖第二抗蝕劑層，然后通過(guò)柵極焊盤和局部互連的圖形蝕刻多晶硅，由此減少衍射的次數(shù)以及其它來(lái)自不同曝光區(qū)域的串?dāng)_。
文檔編號(hào)H01L21/28GK101034672SQ20071008473
公開(kāi)日2007年9月12日 申請(qǐng)日期2007年2月28日 優(yōu)先權(quán)日2006年3月7日
發(fā)明者T·A·布倫納, L·W·利布曼, J·A·卡爾普 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司