專利名稱：碳化硅半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種碳化硅半導(dǎo)體器件的制造方法，更具體地涉及一 種在其中能夠改善碳化硅半導(dǎo)體器件溝道中的載流子遷移率的碳化硅
半導(dǎo)體器件的制造方法。
背景技術(shù)：
例如，作為傳統(tǒng)的碳化硅半導(dǎo)體器件己提出了實(shí)現(xiàn)低導(dǎo)通電阻和
高擊穿電壓的溝槽柵極型功率MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體 管)(例如，參見專利文獻(xiàn)l (日本專利特開No.9—199724)和專利文 獻(xiàn)2 (日本專利特開No.10 —247732))。
如圖16所示，例如，該傳統(tǒng)的溝槽柵極型功率MOSFET由半導(dǎo)體 疊層襯底4形成，該半導(dǎo)體疊層襯底4包括n+型碳化硅晶體襯底l、形成 在n+型碳化硅襯底l上的iT型碳化硅晶體層2、形成在n—型碳化硅晶體 層2上的p型碳化硅晶體層3、以及形成在？型碳化硅晶體層3表面中的11+ 型源區(qū)5和p+型區(qū)6。六方碳化硅晶體被用作碳化硅晶體，并且半導(dǎo)體 疊層襯底4的上表面(主表面)是實(shí)質(zhì)為(0001-)面的碳表面。
在該傳統(tǒng)的溝槽柵極型功率MOSFET中，從半導(dǎo)體疊層襯底4的表 面延伸穿過n+型源區(qū)5和p型碳化硅晶體層3進(jìn)入n-型碳化硅晶體層2 中，來形成溝槽7。該溝槽7具有垂直于n—型碳化硅晶體層2的表面的側(cè) 面7a和平行于n—型碳化硅晶體層2的表面的底面7b。
由n型碳化硅晶體制成的薄膜半導(dǎo)體層8外延生長在溝槽7的側(cè)面 7a上，并且柵極絕緣膜9形成在薄膜半導(dǎo)體層8的表面上。柵電極層IO 形成在柵極絕緣膜9的內(nèi)部。層間絕緣膜11形成在柵電極層10上，并且源電極層12形成在n+型源區(qū)5和p型碳化硅晶體層3以及層間絕緣膜11 上。漏電極層13形成在n+型碳化硅襯底l的表面(半導(dǎo)體疊層襯底4的 下表面)上。
在具有這種結(jié)構(gòu)的傳統(tǒng)碳化硅半導(dǎo)體器件中，通過給柵電極層IO 施加電壓而將電場施加到柵極絕緣膜9上導(dǎo)致在薄膜半導(dǎo)體層8處感應(yīng) 出存儲型溝道，使得電流在源電極層12和漏電極層13之間流動(dòng)。
專利文獻(xiàn)l:日本專利特開No.9-199724 專利文獻(xiàn)2:日本特開專利No.l0-24773
發(fā)明內(nèi)容
發(fā)明要解決的問題
在上述專利文獻(xiàn)1和2公開的傳統(tǒng)碳化硅半導(dǎo)體器件中，溝槽7的側(cè) 面7a平行于[ll一00]方向或[112 — 0]方向而形成，并且由此實(shí)現(xiàn)了低導(dǎo) 通電阻和高擊穿電壓的特性。
在專利文獻(xiàn)1和2公開的方法中，溝槽7是通過RIE (反應(yīng)離子蝕刻) 形成的。另一方面，即使在RIE中采用了光刻處理，也難以形成溝槽7 的側(cè)面7a，使得其的方向完全對準(zhǔn)上述的規(guī)定方向。
此外，由于在專利文獻(xiàn)1和2公開的方法中溝槽7是通過RIE形成的， 所以在某些情況下在形成溝槽7時(shí)會損傷溝槽7的側(cè)面7a。
因此，在專利文獻(xiàn)1和2公開的傳統(tǒng)碳化硅半導(dǎo)體器件中，形成溝 槽7的側(cè)面7a的晶面被移動(dòng)和/或受到損傷，由此，形成在這種晶面上 的薄膜半導(dǎo)體層8的晶面在一些情況下也被移動(dòng)和/或受到損傷。結(jié)果， 在用作溝道的薄膜半導(dǎo)體層8的表面上產(chǎn)生了表面能級(surface level), 并且該表面能級阻擋載流子移動(dòng)。由此，存在以下問題，溝道中的載 流子沒有足夠的遷移率，并且不能提供具有諸如低導(dǎo)通電阻的優(yōu)良性質(zhì)的碳化硅半導(dǎo)體器件。
因此，本發(fā)明的目的在于提供一種具有諸如溝道中的改善的載流 子遷移率和低導(dǎo)通電阻的優(yōu)良性質(zhì)的碳化硅半導(dǎo)體器件的制造方法。
解決問題的方式
本發(fā)明涉及一種碳化硅半導(dǎo)體器件的制造方法，包括以下步驟 在包括由第一導(dǎo)電類型的六方碳化硅晶體制成的第一導(dǎo)電類型碳化硅 晶體襯底、由第一導(dǎo)電類型的六方碳化硅晶體制成并且形成在第一導(dǎo) 電類型碳化硅晶體襯底上的第一導(dǎo)電類型碳化硅晶體層、由第二導(dǎo)電 類型的六方碳化硅晶體制成并且形成在第一導(dǎo)電類型碳化硅晶體層上 的第二導(dǎo)電類型碳化硅晶體層、以及形成在第二導(dǎo)電類型碳化硅晶體 層表面上的第一導(dǎo)電類型半導(dǎo)體區(qū)的半導(dǎo)體疊層襯底中，形成溝槽， 該溝槽從半導(dǎo)體疊層襯底的表面延伸穿過第一導(dǎo)電類型半導(dǎo)體區(qū)和第 二導(dǎo)電類型碳化硅晶體層進(jìn)入定義為底面的第一導(dǎo)電類型碳化硅晶體 層中；在溝槽的至少一部分中形成硅膜；將形成有硅膜的半導(dǎo)體疊層 襯底加熱到不小于硅膜的熔融溫度的溫度；移除加熱的硅膜；在移除 硅膜之后暴露出的表面上形成柵極絕緣膜；以及在柵極絕緣膜的表面 上形成柵電極層。通過這種結(jié)構(gòu)，可以改善碳化硅半導(dǎo)體器件溝道中 的載流子的遷移率，并且可以制作具有諸如低導(dǎo)通電阻的優(yōu)良性質(zhì)的 碳化硅半導(dǎo)體器件。
優(yōu)選地，在本發(fā)明的碳化硅半導(dǎo)體器件的制造方法中，形成溝槽 使得溝槽的側(cè)面平行于[11一00]方向。通過這種結(jié)構(gòu)，可以減少形成在 將加熱的硅膜移除之后暴露出的表面的晶面的移動(dòng)和/或損傷。因此， 更加有可能進(jìn)一步地改善碳化硅半導(dǎo)體器件溝道中的載流子的遷移 率，并且可以制作具有諸如低導(dǎo)通電阻的優(yōu)良性質(zhì)的碳化硅半導(dǎo)體器 件。
更優(yōu)選地，在本發(fā)明的碳化硅半導(dǎo)體器件的制造方法中，在半導(dǎo)體疊層襯底的表面上形成其內(nèi)角彼此相等的六角形形狀的溝槽。通過 這種結(jié)構(gòu)，在晶體工學(xué)方面，將溝槽的任一側(cè)面制作為相等。因此， 更加可能制備具有諸如低導(dǎo)通電阻的優(yōu)良性質(zhì)的碳化硅半導(dǎo)體器件， 該碳化硅半導(dǎo)體器件具有載流子的遷移率得到改善的更多溝道。
發(fā)明效果
根據(jù)本發(fā)明，可以提供一種具有諸如溝道中的改善的載流子遷移 率和低導(dǎo)通電阻的優(yōu)良性質(zhì)的碳化硅半導(dǎo)體器件的制造方法。


圖l是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率
MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖2是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖3是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖4是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖5是本發(fā)明中形成的二維形狀的溝槽的優(yōu)選實(shí)例的示意平面圖。
圖6是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖7是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖8是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖9是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖10是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖ll是示出了作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率MOSFET的優(yōu)選實(shí)例的制造處理的一部分的示意截面圖。
圖12是作為本發(fā)明的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的優(yōu)選實(shí)例的示意截面圖。
圖13是作為由本發(fā)明獲得的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的另一優(yōu)選實(shí)例的示意截面圖。
圖14是作為由本發(fā)明獲得的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的另一優(yōu)選實(shí)例的示意截面圖。
圖15是作為由本發(fā)明獲得的碳化硅半導(dǎo)體器件的溝槽柵極型功率 MOSFET的另一優(yōu)選實(shí)例的示意截面圖。
圖16是傳統(tǒng)的溝槽柵極型功率MOSFET的示意截面圖。
附圖標(biāo)記的說明
1 n+型碳化硅晶體襯底、2 n—型碳化硅晶體層、3 p型碳化硅晶體 層、4半導(dǎo)體疊層襯底、5 n+型源區(qū)、6 p+型區(qū)、7溝槽、7a側(cè)面、 7b底面、8薄膜半導(dǎo)體層、9柵極絕緣膜、10柵電極層、11層間絕 緣膜、12源電極層、13漏電極層、14硅膜
具體實(shí)施例方式
下面將描述本發(fā)明的實(shí)施例。在本發(fā)明的附圖中相同或相應(yīng)的部 分由相同的附圖標(biāo)號表示。
參考圖1-12，將描述作為本發(fā)明的碳化硅半導(dǎo)體器件的溝道柵極 功率MOSFET的優(yōu)選實(shí)例的制造處理。首先，如圖l的示意截面圖所示， 在作為由n型六方碳化硅晶體制成的第一導(dǎo)電類型碳化硅晶體襯底的n +型碳化硅晶體襯底1的表面上，外延生長作為由n型六方碳化硅晶體制 成的第一導(dǎo)電類型碳化硅晶體層的iT型碳化硅晶體層2，所述n+型碳化 硅晶體襯底l的主表面是(0001-)晶面的碳表面。在本發(fā)明中，(0001-) 晶面表示相對于(0001-)晶面以不超過士8。的角度傾斜的晶面(包括 相對于(0001-)晶面沒有傾斜的晶面)。n+型碳化硅晶體襯底l的載流 子濃度高于n—型碳化硅晶體層2的載流子濃度。接下來，如圖2的示意截面圖所示，在n—型碳化硅晶體層2的表面 上外延生長作為由p型六方碳化硅晶體制成的第二導(dǎo)電類型碳化硅晶 體層的p型碳化硅晶體層3。然后，如圖3的示意截面圖所示，例如通過 氮離子注入等，在p型碳化硅晶體層3的表面的部分中形成n+型源區(qū)5作 為第一導(dǎo)電類型半導(dǎo)體區(qū)。此外，例如通過鋁離子注入等，在沒有形 成n+型源區(qū)5的p型碳化硅晶體層3的表面的部分中形成p+型區(qū)6。由此， 形成了半導(dǎo)體疊層襯底4。應(yīng)當(dāng)注意，p+型區(qū)6的載流子濃度高于p型碳 化硅晶體層3的載流子濃度。
然后，如圖4的示意截面圖所示，通過表示干蝕刻法的RIE形成溝 槽7，其延伸穿過n+型源區(qū)5和p型碳化硅晶體層3到達(dá)n—型碳化硅晶體 層2，并且具有由rT型碳化硅晶體層2的表面定義的底面7b。在這里， 優(yōu)選地形成溝槽7，使得溝槽的側(cè)面7a平行于[ll一00]方向。在本發(fā)明 中，為了形成溝槽7使得溝槽的側(cè)面7a平行于[ll一00]方向，僅形成溝 槽7使得溝槽的側(cè)面7a平行于〈11-00>、 <101 — 0>、 <011 — 0>、 <1 一 100>、 <1一010>和<01 — 10>六個(gè)方向中的任一個(gè)。此外，在本發(fā)明中，平行 于[11一00]方向表示相對于上述六個(gè)方向中的任一個(gè)以不超過±8°的 角度傾斜(包括上述角度為O。的情況)。
當(dāng)形成溝槽7使得溝槽的側(cè)面7a平行于[ll一00]方向時(shí)，半導(dǎo)體疊 層襯底4的表面中的溝槽7具有內(nèi)角彼此相等的六角形的二維形狀，例 如如圖5的示意平面圖所示。在本發(fā)明中，內(nèi)角彼此相等的六角形表示 在其中最大內(nèi)角和最小內(nèi)角之間的差的絕對值不大于32°的六角形。
然后，如圖6的示意截面圖所示，在半導(dǎo)體疊層襯底4的表面上形 成硅膜14。在這里，用硅膜14覆蓋溝槽7的側(cè)面7a。硅膜14例如可以通 過濺射法形成。
然后，將形成有硅膜14的半導(dǎo)體疊層襯底4加熱到不小于硅膜14的熔融溫度的溫度。在這里，重構(gòu)形成溝槽7的側(cè)面7a的晶面，并且在能 量的方面，溝槽7的側(cè)面7a易于成為穩(wěn)定的晶面。換句話說，通過執(zhí)行 將形成在溝槽7的側(cè)面7a上的硅膜14加熱到不小于硅膜14的熔融溫度的 溫度和通過重構(gòu)形成溝槽7的側(cè)面7a的晶面的步驟，即使在溝槽7的側(cè)面 7a處的晶面被移動(dòng)和/或損傷，也能對晶面的移動(dòng)和/或損傷進(jìn)行恢復(fù)。 因此，在本發(fā)明中，可以減小由于溝道中的晶面的移動(dòng)和/或損傷而產(chǎn) 生的表面能級，由此可以改善溝道中的載流子的遷移率。
在本發(fā)明中，考慮到改善碳化硅半導(dǎo)體器件的溝道中的載流子的 遷移率，優(yōu)選在不小于130(rC且不大于170(TC的溫度下加熱在溝槽7的 側(cè)面7a上形成的具有硅膜14的半導(dǎo)體疊層襯底4。此外，在本發(fā)明中， 考慮到改善碳化硅半導(dǎo)體器件的溝道中的載流子的遷移率，優(yōu)選加熱 在溝槽7的側(cè)面7a上形成的具有硅膜14的半導(dǎo)體疊層襯底4，優(yōu)選地在不 小于130(TC且不大于170(TC的溫度下加熱20分鐘或更長。
如圖7的示意截面圖所示，移除在半導(dǎo)體疊層襯底4的表面上形成 的上述加熱的硅膜14。在這里，例如，通過浸入到硝酸和氫氟酸等的 混合物中移除硅膜14。
然后，如圖8的示意截面圖所示，形成柵極絕緣膜9，使得覆蓋半 導(dǎo)體疊層襯底4的表面、溝槽7的側(cè)面7a和溝槽7的底面7b。
然后，如圖9的示意截面圖所示，在溝槽7中的柵極絕緣膜9的內(nèi)部 形成柵電極層IO。其后，如圖10的示意截面圖所示，在半導(dǎo)體疊層襯 底4的表面上以及柵電極層10上形成層間絕緣膜11。
在移除柵極絕緣膜9和層間絕緣膜11的部分之后，在n+型源區(qū)5和p +型區(qū)6以及層間絕緣膜11上形成源電極層12，如圖ll的示意截面圖所 示。然后，如圖12的示意截面圖所示，在半導(dǎo)體疊層襯底4的背面(n+ 型碳化硅晶體襯底l的背面)上形成漏電極層13。由此，完成了作為本發(fā)明的碳化硅半導(dǎo)體器件實(shí)例的溝槽柵極型功率MOSFET。
在作為以上述方式獲得的本發(fā)明的碳化硅半導(dǎo)體器件實(shí)例的溝槽
柵極型功率MOSFET中，在移除加熱的硅膜之后暴露出的表面可以具有 減小的非均勻性和/或損傷以及減小的表面能級的晶面，由此可以改善
由這種晶面實(shí)現(xiàn)的溝道中載流子的遷移率。
結(jié)果，可以將溝道中的表面能級密度控制為低，并且可以制作具 有諸如低導(dǎo)通電阻的優(yōu)良性質(zhì)的溝槽柵極型功率MOSFET。
在本發(fā)明中，不具體限制用于柵電極層IO、源電極層12和漏電極 層13的材料，只要它們是導(dǎo)電的。另外，不具體限制用于層間絕緣膜 ll的材料，只要它們是絕緣的。
盡管在前文中形成了p+型區(qū)6，但在本發(fā)明中可以不形成p+型區(qū)6。
盡管在前文中，溝槽7的側(cè)面7a被形成為垂直于半導(dǎo)體疊層襯底4 的表面，但在本發(fā)明中，溝槽7的側(cè)面7a和半導(dǎo)體疊層襯底4的表面可以 不必形成直角。
在本發(fā)明中，溝槽7可以是V形的而沒有底面7b，例如如圖13的示 意截面圖所示。另外，在本發(fā)明中，溝槽7的側(cè)面7a可以是彎曲的，例 如如圖14的示意截面圖所示。
在本發(fā)明中，可以以柵電極層10上部的至少一部分處于在n+型源 區(qū)5上方的這種形狀來形成柵電極層10，例如如圖15的示意截面圖所 示。
在本發(fā)明中，所有的上述導(dǎo)電類型的n型和p型可以被反型。因?yàn)?限制了表示晶面和方向的方法，所以盡管晶面和方向本來通過在所需數(shù)字上方放置橫條(bar)來表示，但是在這里，通過在所需數(shù)字之后 放置"一"來對其進(jìn)行表示，而不是在所需數(shù)字上方放置橫條。
應(yīng)當(dāng)明白，這里公開的實(shí)施例是說明性的，而不是從任何方面進(jìn) 行限制的。本發(fā)明的范圍根據(jù)權(quán)利要求來限定，且旨在包括與權(quán)利要 求等效的范圍和意義內(nèi)的任何修改。
工業(yè)實(shí)用性
根據(jù)本發(fā)明，可以提供一種具有諸如溝道中的改善的載流子的遷 移率和低導(dǎo)通電阻的優(yōu)良性質(zhì)的碳化硅半導(dǎo)體器件的制造方法。
權(quán)利要求
1.一種碳化硅半導(dǎo)體器件的制造方法，包括以下步驟在半導(dǎo)體疊層襯底(4)中形成溝槽(7)，所述半導(dǎo)體疊層襯底(4)包括由第一導(dǎo)電類型的六方碳化硅晶體制成的第一導(dǎo)電類型碳化硅晶體襯底(1)、由第一導(dǎo)電類型的六方碳化硅晶體制成并且形成在所述第一導(dǎo)電類型碳化硅晶體襯底(1)上的第一導(dǎo)電類型碳化硅晶體層(2)、由第二導(dǎo)電類型的六方碳化硅晶體制成并且形成在所述第一導(dǎo)電類型碳化硅晶體層(2)上的第二導(dǎo)電類型碳化硅晶體層(3)、以及形成在所述第二導(dǎo)電類型碳化硅晶體層(3)的表面中的第一導(dǎo)電類型半導(dǎo)體區(qū)(5)，所述溝槽(7)從所述半導(dǎo)體疊層襯底(4)的表面延伸穿過所述第一導(dǎo)電類型半導(dǎo)體區(qū)(5)和所述第二導(dǎo)電類型碳化硅晶體層(3)進(jìn)入被定義為底面(7b)的所述第一導(dǎo)電類型碳化硅晶體層(2)中；在所述溝槽(7)的至少一部分中形成硅膜(14)；將形成有所述硅膜(14)的所述半導(dǎo)體疊層襯底(4)加熱到不小于所述硅膜(14)的熔融溫度的溫度；移除加熱的所述硅膜(14)；在移除所述硅膜(14)之后暴露出的表面上形成柵極絕緣膜(9)；以及在所述柵極絕緣膜(9)的表面上形成柵電極層(10)。
2. 根據(jù)權(quán)利要求l所述的碳化硅半導(dǎo)體器件的制造方法，其中 將所述溝槽(7)形成為使得所述溝槽(7)的側(cè)面平行于[ll一OO]方向。
3. 根據(jù)權(quán)利要求l所述的碳化硅半導(dǎo)體器件的制造方法，其中 在所述半導(dǎo)體疊層襯底(4)的表面中將所述溝槽(7)形成為的內(nèi)角彼此相等的六角形形狀。
全文摘要
本發(fā)明提供一種制造碳化硅半導(dǎo)體器件的方法，其包括以下步驟在包括第一導(dǎo)電型碳化硅晶體襯底(1)、第一導(dǎo)電型碳化硅晶體層(2)、第二導(dǎo)電型碳化硅晶體層(3)、以及第一導(dǎo)電類型半導(dǎo)體區(qū)(5)的半導(dǎo)體疊層襯底(4)中，形成溝槽(7)，該溝槽(7)延伸穿過第一導(dǎo)電類型半導(dǎo)體區(qū)(5)和第二導(dǎo)電類型碳化硅晶體層(3)進(jìn)入定義為底面(7b)的所述第一導(dǎo)電類型碳化硅晶體層(2)中；在溝槽(7)的至少部分上形成硅膜(14)；將形成有硅膜(14)的半導(dǎo)體疊層襯底(4)加熱到不低于硅膜(14)的熔融溫度的溫度；移除被加熱的硅膜(14)；在移除硅膜(14)之后暴露的表面上形成柵極絕緣膜；以及在柵極絕緣膜的表面上形成柵電極層。
文檔編號H01L29/12GK101529598SQ200780039810
公開日2009年9月9日 申請日期2007年8月13日 優(yōu)先權(quán)日2006年11月29日
發(fā)明者藤川一洋 申請人:住友電氣工業(yè)株式會社