制造碳化硅半導體器件的方法
制造碳化硅半導體器件的方法
【專利摘要】準備由碳化硅制成的單晶襯底(11)以及比單晶襯底(11)中的每一個大的第一支撐襯底(31)。單晶襯底(11)接合在第一支撐襯底(31)上。使已經(jīng)接合至第一支撐襯底(31)的單晶襯底(11)經(jīng)歷加工。移除第一支撐襯底(31)。單晶襯底(11)被熱處理。單晶襯底(11)接合至比單晶襯底(11)大的第二支撐襯底(32)上。使接合至第二支撐襯底(32)的單晶襯底(11)經(jīng)歷加工。
【專利說明】制造碳化硅半導體器件的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種制造碳化硅半導體器件的方法，并且更具體地涉及一種具有熱處 理的制造碳化娃半導體器件的方法。
【背景技術(shù)】
[0002] 用于量產(chǎn)的大多數(shù)通常半導體制造設(shè)備基于半導體領(lǐng)域內(nèi)的標準技術(shù)規(guī)格而適 于大尺寸硅襯底，并且它們通常被設(shè)計用于加工具有不小于約150mm(6英寸）的尺寸的襯 底。同時，在工業(yè)上，高質(zhì)量單晶碳化硅襯底具有不大于約l〇〇mm(4英寸）的尺寸。則為了 使得碳化硅襯底適于通常半導體制造設(shè)備，已經(jīng)提出將碳化硅襯底支撐在比其大的支撐襯 底上。例如，根據(jù)日本專利公布No. 2000-277405中描述的技術(shù)，已經(jīng)提出在Si晶片上設(shè)置 SiC晶片。
[0003] 引證文獻列表
[0004] 專利文獻
[0005] PTL 1:日本專利公布 No. 2000-277405
【發(fā)明內(nèi)容】
[0006] 技術(shù)問題
[0007] 在制造半導體器件中，通常需要熱處理。特別地，用于激活通過離子注入引入的雜 質(zhì)的激活熱處理需要高溫。在碳化硅襯底的情況下，用于激活熱處理的溫度明顯高于硅襯 底的情況，并且其例如約為1800°C。這種溫度足夠高以熔化硅和氧化硅。因此，包括碳化硅 襯底的半導體器件的制造，即碳化硅半導體器件的制造需要處于非常高溫度下的熱處理。 同樣地，當上述公開文本中描述的技術(shù)用于制造需要處于非常高溫度下的熱處理的碳化硅 半導體器件時，支撐SiC晶片的Si晶片不能承受這種熱處理溫度。
[0008] 鑒于上述問題提出本發(fā)明，并且其目的是提供一種在制造包括由碳化硅制成的單 晶襯底的半導體器件時能適應能夠由半導體制造設(shè)備加工的襯底尺寸且允許對由碳化硅 制成的襯底進行高溫下熱處理的碳化硅半導體器件的制造方法。
[0009] 問題的解決手段
[0010] 根據(jù)本發(fā)明的制造碳化硅半導體器件的方法具有下述步驟。準備由碳化硅制成的 至少一個單晶襯底以及具有比至少一個單晶襯底中的每一個的尺寸都大的尺寸的第一支 撐襯底。至少一個單晶襯底中的每一個都接合在第一支撐襯底上。對接合至第一支撐襯底 的至少一個單晶襯底執(zhí)行加工。在對至少一個單晶襯底執(zhí)行加工的步驟之后移除第一支撐 襯底。在移除第一支撐襯底的步驟之后，至少一個單晶襯底經(jīng)歷熱處理。在至少一個單晶 襯底經(jīng)歷熱處理的步驟之后，至少一個單晶襯底中的每一個都接合至具有比至少一個單晶 襯底中的每一個的尺寸都大的尺寸的第二支撐襯底上。對接合至第二支撐襯底的至少一個 單晶襯底執(zhí)行加工。
[0011] 根據(jù)本發(fā)明中的制造碳化硅半導體器件的方法，在移除第一支撐襯底之后并且在 接合第二襯底之前，由碳化硅制成的單晶襯底經(jīng)歷熱處理。因此，這種單晶襯底可以在第一 或第二支撐襯底不能承受的高溫下經(jīng)歷熱處理。而且，通過使用第一和第二支撐襯底，在熱 處理之前和之后，使能適應能夠由半導體制造設(shè)備加工的襯底的尺寸。
[0012] 在上述制造方法中，由與碳化硅以及用于第一支撐襯底的材料中的每一個不同的 材料制成的中介部可以形成在至少一個單晶襯底中的每一個以及第一支撐襯底的至少任 何一個上。在這種情況下，可以通過將至少一個單晶襯底中的每一個在中介部介于中間的 情況下接合至第一支撐襯底上來執(zhí)行接合至少一個單晶襯底中的每一個的步驟。
[0013] 因此，可以在碳化硅和用于第一支撐襯底的材料之間不具有粘合的情況下接合單 晶襯底。
[0014] 在上述制造方法中，移除第一支撐襯底的步驟可以包括移除中介部的步驟。
[0015] 通過移除中介部，可以容易地分離第一支撐襯底。
[0016] 在上述制造方法中，移除中介部的步驟可以通過濕法蝕刻執(zhí)行。
[0017] 因此可以容易地移除中介部。
[0018] 在上述制造方法中，形成中介部的步驟可以包括在第一支撐襯底上形成作為中介 部的至少一部分的支撐側(cè)涂覆層的步驟。
[0019] 因此，可以通過第一支撐襯底的加工形成中介部的至少一部分。
[0020] 第一支撐襯底可以由多晶碳化硅制成。
[0021] 因此，第一支撐襯底的熱膨脹系數(shù)變得接近于單晶襯底的熱膨脹系數(shù)。因此，可以 抑制產(chǎn)生來源于兩者之間熱膨脹系數(shù)差異的應力。
[0022] 在上述制造方法中，形成支撐側(cè)涂覆層的步驟可以包括在第一支撐襯底上沉積支 撐側(cè)涂覆層的步驟。
[0023] 因此，取決于要被沉積的材料的選擇，可以選擇用于支撐側(cè)涂覆層的材料。
[0024] 在上述制造方法中，在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步 驟之前，支撐側(cè)涂覆層可以在比對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步 驟中的最高溫度高的溫度下經(jīng)歷熱處理。
[0025] 因此，可以在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的同時防止單 晶襯底從第一支撐襯底上剝落。
[0026] 在上述制造方法中，在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步 驟之前，支撐側(cè)涂覆層可以在不低于ll〇〇°C的溫度下經(jīng)歷熱處理。
[0027] 因此，可以防止在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的同時防 止單晶襯底從第一支撐襯底上剝落。
[0028] 在上述制造方法中，形成支撐側(cè)涂覆層的步驟可以包括拋光支撐側(cè)涂覆層的表面 的步驟。
[0029] 因此，可以增強接合至支撐側(cè)涂覆層的強度。
[0030] 在上述制造方法中，可以執(zhí)行形成支撐側(cè)涂覆層的步驟以形成由氧化物制成的支 撐側(cè)涂覆層。
[0031] 因此，中介部的至少一部分可以由氧化物層形成。
[0032] 可以通過第一支撐襯底的熱氧化形成由氧化物制成的支撐側(cè)涂覆層。
[0033] 因此，可以容易地形成作為中介部的至少一部分的氧化物層。
[0034] 在上述制造方法中，第一支撐襯底可以由單晶硅制成。
[0035] 因此，可以容易地提高第一支撐襯底的平面性。
[0036] 在上述制造方法中，形成中介部的步驟可以包括在至少一個單晶襯底上形成作為 中介部的至少一部分的單晶側(cè)涂覆層的步驟。
[0037] 因此，可以通過至少一個單晶襯底中的每一個的加工形成中介部的至少一部分。
[0038] 形成單晶側(cè)涂覆層的步驟可以包括在至少一個單晶襯底中的每一個上沉積單晶 側(cè)涂覆層的步驟。
[0039] 因此，取決于要被沉積的材料的選擇，可以選擇用于單晶側(cè)涂覆層的材料。
[0040] 形成單晶側(cè)涂覆層的步驟可以包括拋光單晶側(cè)涂覆層的表面的步驟。
[0041] 因此，可以增強接合至單晶側(cè)涂覆層的強度。
[0042] 在上述制造方法中，可以通過至少一個單晶襯底中的每一個的熱氧化形成單晶側(cè) 涂覆層。
[0043] 因此，可以容易地形成作為中介部的至少一部分的氧化物層。
[0044] 在上述制造方法中，形成中介部的步驟可以包括圖案化中介部的步驟。
[0045] 因此，可以移除中介部的不需要的部分。
[0046] 在上述制造方法中，可以執(zhí)行接合至少一個單晶襯底中的每一個的步驟以通過圖 案化中介部而在至少一個單晶襯底中的每一個和第一支撐襯底之間形成間隙。
[0047] 由于提供了間隙，因此可以抑制內(nèi)應力。
[0048] 可以執(zhí)行接合至少一個單晶襯底中的每一個的步驟以密封該間隙。
[0049] 由于該間隙被密封，因此可以防止異物進入間隙。而且，如果采用濕法蝕刻，則一 旦蝕刻劑到達間隙，蝕刻劑會快速地通過該間隙擴散。因此，可以有效執(zhí)行濕法蝕刻。
[0050] 在上述制造方法中，可以執(zhí)行接合至少一個單晶襯底中的每一個的步驟以使該間 隙與外部連通。
[0051] 在這種情況下，通過將蝕刻劑從外部供應進該間隙，可以有效執(zhí)行中介部的濕法 蝕刻。
[0052] 在上述制造方法中，可以通過將至少一個單晶襯底直接接合至第一支撐襯底上來 執(zhí)行接合至少一個單晶襯底中的每一個的步驟。
[0053] 因此，可以在不使用中介部的情況下實現(xiàn)接合。
[0054] 在上述制造方法中，第一支撐襯底可以由氧化物制成。
[0055] 因此可以在移除氧化物時執(zhí)行第一支撐襯底的移除。
[0056] 在上述制造方法中，對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步驟 可以包括將雜質(zhì)注入至少一個單晶襯底的步驟。在這種情況下，可以執(zhí)行使至少一個單晶 襯底經(jīng)歷熱處理的步驟以激活雜質(zhì)。
[0057] 在這種情況下，可以執(zhí)行用于激活注入進由碳化硅制成的至少一個單晶襯底的雜 質(zhì)的熱處理，并且可以避免由于此熱處理中的高溫而導致對第一和第二支撐襯底的損傷。
[0058] 在上述制造方法中，至少一個單晶襯底可以包括多個單晶襯底。
[0059] 因此，可以提高在第一或第二支撐襯底上的從由碳化硅制成的單晶襯底形成的部 分的比例。因此，可以提高碳化硅半導體器件的制造效率。
[0060] 在上述制造方法中，可以移除第二支撐襯底。
[0061] 由于移除了第二支撐襯底，因此可以降低碳化硅半導體器件的尺寸。
[0062] 注意到在上述說明中，在"至少一個單晶襯底"的數(shù)量是一個的情況下，表述"至少 一個單晶襯底中的每一個"是指這個單晶襯底。
[0063] 發(fā)明的有益效果
[0064] 如上所述，根據(jù)本發(fā)明，在制造包括由碳化硅制成的單晶襯底的半導體器件時，可 以實現(xiàn)對能夠由半導體制造設(shè)備加工的襯底尺寸的適應性，并且可以在由碳化硅制成的襯 底的高溫下執(zhí)行熱處理。
【專利附圖】
【附圖說明】
[0065] 圖1是示意性示出本發(fā)明的實施例1中的碳化硅半導體器件的構(gòu)造的截面圖。
[0066] 圖2是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法的流程 圖。
[0067] 圖3是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第一 步驟中的單晶襯底的（A)平面圖以及（B)截面圖。
[0068] 圖4是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第一 步驟中的第一支撐襯底的（A)平面圖以及（B)截面圖。
[0069] 圖5是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第二 步驟的截面圖。
[0070] 圖6是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第三 步驟的截面圖。
[0071] 圖7是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第四 步驟的㈧平面圖以及⑶截面圖。
[0072] 圖8是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第五 步驟的截面圖。
[0073] 圖9是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第六 步驟的截面圖。
[0074] 圖10是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 七步驟的截面圖。
[0075] 圖11是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 八步驟的截面圖。
[0076] 圖12是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 九步驟的截面圖。
[0077] 圖13是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十步驟的截面圖。
[0078] 圖14是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十一步驟的截面圖。
[0079] 圖15是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十二步驟的截面圖。
[0080] 圖16是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十三步驟的截面圖。
[0081] 圖17是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十四步驟的截面圖。
[0082] 圖18是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十五步驟的截面圖。
[0083] 圖19是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十六步驟的截面圖。
[0084] 圖20是示意性示出本發(fā)明的實施例2中的制造碳化硅半導體器件的方法中的第 一步驟的（A)平面圖以及（B)截面圖。
[0085] 圖21是示意性示出本發(fā)明的實施例2中的制造碳化硅半導體器件的方法中的第 二步驟的（A)平面圖以及（B)截面圖。
[0086] 圖22是示意性示出本發(fā)明的實施例3中的制造碳化硅半導體器件的方法中的一 個步驟的平面圖。
[0087] 圖23是示意性示出本發(fā)明的實施例4中的制造碳化硅半導體器件的方法中的第 一步驟的（A)平面圖以及（B)截面圖。
[0088] 圖24是示意性示出本發(fā)明的實施例4中的制造碳化硅半導體器件的方法中的第 二步驟的（A)平面圖以及（B)截面圖。
[0089] 圖25是示意性示出本發(fā)明的實施例5中的制造碳化硅半導體器件的方法中的第 一步驟的截面圖。
[0090] 圖26是示意性示出本發(fā)明的實施例5中的制造碳化硅半導體器件的方法中的第 二步驟的截面圖。
[0091] 圖27是示意性示出本發(fā)明的實施例5中的制造碳化硅半導體器件的方法中的第 三步驟的截面圖。
[0092] 圖28是示意性示出本發(fā)明的實施例6中的制造碳化硅半導體器件的方法中的一 個步驟的平面圖。
【具體實施方式】
[0093] 以下將參考【專利附圖】
【附圖說明】本發(fā)明的一個實施例。注意到在本文中的晶體學描述中，單 獨的晶面和集合晶面分別示出為0和{}。而且，負指數(shù)應由數(shù)字上方的橫杠表示，但 是本文采用數(shù)字前的負號來表示。
[0094] (實施例1)
[0095] 如圖1中所示，本實施例中的半導體器件100(碳化硅半導體器件）是垂直 DiMOSFET (雙注入金屬氧化物半導體場效應晶體管），并且其具有SiC襯底11 (單晶襯底）， 緩沖層121，反向擊穿電壓保持層122, p區(qū)123, n+區(qū)124, p+區(qū)125,柵極氧化物膜126,源 電極111，上部源電極127,柵電極110以及漏電極112。
[0096] SiC襯底11是由碳化硅制成的單晶襯底。優(yōu)選地，SiC襯底11具有六方晶體結(jié) 構(gòu)，并且更優(yōu)選地，SiC襯底11的一個表面（附圖中的上表面）是（0001)面（即Si面）， (000-1)面（即C面），或者相對于{0001}面傾斜50°或更大的面。對于相對于（0001)面 傾斜50°或更大的面來說，優(yōu)選{0-33-8}面，并且更優(yōu)選（0-33-8)面。在本實施例中，SiC 襯底11具有η導電類型。SiC襯底11例如具有不大于約400 μ m的厚度，并且其例如約為 100 至 150 μ m。
[0097] 漏電極112是設(shè)置在SiC襯底11的另一表面（附圖中的下表面）上的歐姆電極。
[0098] 緩沖層121和反向擊穿電壓保持層122是依次外延形成在SiC襯底11的上表面 上的、具有η型的碳化硅層。緩沖層121例如具有0.5μπι的厚度。而且，緩沖層121中的 雜質(zhì)濃度例如是5X10 17cnT3。反向擊穿電壓保持層122形成在SiC襯底11上，且以緩沖層 121介于中間。反向擊穿電壓保持層例如具有ΙΟμπι的厚度。反向擊穿電壓保持層122中 的雜質(zhì)濃度例如是5Χ 1015cnT3。
[0099] 在反向擊穿電壓保持層122中，多個p區(qū)123形成為距彼此一定距離。在各個p 區(qū)123中，n+區(qū)124形成為通過p區(qū)123與反向擊穿電壓保持層122分離。而且，p+區(qū)125 也形成在各個P區(qū)123中。
[0100] 柵極氧化物膜126覆蓋反向擊穿電壓保持層122以及分離n+區(qū)124的p區(qū)123。 而且，圖案化柵極氧化物膜126以便暴露n+區(qū)124和p+區(qū)125中的每一個。
[0101] 柵電極110設(shè)置在柵極氧化物膜126上。柵電極110例如由已經(jīng)添加雜質(zhì)的多晶 硅制成。源電極111布置為與n+區(qū)124和P+區(qū)125中的每一個接觸。上部源電極127設(shè) 置在源電極111上。
[0102] 下文將說明制造半導體器件100的方法。
[0103] 如圖3(A)、⑶以及4(A)、(B)中所示，作為步驟S10 (圖2)，準備SiC襯底11 (單 晶襯底）以及Si襯底31(第一支撐襯底）。SiC襯底11的平面圖中的尺寸（圖3㈧中的 視野）例如在最大大小的情況下不大于約l〇〇mm(4英寸）。Si襯底31由單晶娃制成。Si 襯底31的尺寸大于SiC襯底11的尺寸，并且Si襯底31優(yōu)選具有不小于約150mm(6英寸） 的最大大小。例如，可以采用半導體領(lǐng)域中通常采用的6英寸Si晶片或8英寸Si晶片作 為Si襯底31。
[0104] 如圖5中所示，緩沖層121以及反向擊穿電壓保持層122依次形成在SiC襯底11 上。緩沖層121以及反向擊穿電壓保持層122可以通過使用CVD(化學氣相沉積）的外延 生長形成在SiC襯底11上。CVD中采用的溫度被設(shè)定為低于Si襯底31的熔點的溫度。
[0105] 如圖6中所示，作為步驟S20(圖2)，形成由與碳化硅以及用于Si襯底31的材料 (一般地說，用于第一支撐襯底的材料）中的每一個不同的材料制成的中介部91。用于中 介部91的材料優(yōu)選是比碳化硅更容易被濕法蝕刻的材料。而且，用于中介部91的材料優(yōu) 選是比用于Si襯底31的材料更容易被濕法蝕刻的材料。
[0106] 在本實施例中，形成由氧化物制成的中介部91。具體來說，對于中介部91來說，氧 化物膜31i (支撐側(cè)涂覆層）形成在Si襯底31的上表面上，并且氧化物膜lli (單晶側(cè)涂 覆層）形成在SiC襯底11的下表面上。氧化物膜3Π 可以通過Si襯底31的熱氧化形成， 并且在這種情況下，氧化物膜31k可以由于對Si襯底31的下表面的氧化而形成。形成在 Si襯底31上的熱氧化物膜例如具有不小于50nm且不大于1 μ的厚度。氧化物膜lli可以 通過SiC襯底11的熱氧化而形成，并且在這種情況下，氧化物膜Ilk可以由于對反向擊穿 電壓保持層122的表面的氧化而形成。形成在SiC襯底11上的熱氧化物膜例如具有不大 于200nm的厚度。
[0107] 隨后，作為步驟S30(圖2)，SiC襯底11 (單晶襯底）在中介部91介于中間的情 況下接合至Si襯底31 (第一支撐襯底）上。在本實施例中，執(zhí)行氧化物膜lli和氧化物膜 31i之間的接合，即Si02接合。
[0108] 具體而言，首先，由于借助等離子體的輻照而激活氧化物膜lli和3Π 中的每一 個。隨后，氧化物膜lli和3Π 中的每一個經(jīng)歷超聲波清洗。隨后，如圖6中的箭頭所示， 使氧化物膜lli和31i彼此接近，因此它們兩者如圖7中所示由于范德華（van der Waals) 力而彼此接合。隨后，隨著將氧化物膜lli和31i加熱至約300°C，增強了它們之間的接合 力。由此實現(xiàn)SiC襯底11在Si襯底31上的接合。
[0109] 隨后，作為步驟S40(圖2)，為了制造半導體器件100 (圖1)，對接合到Si襯底31 的SiC襯底11 (單晶襯底）執(zhí)行加工。具體而言，如下對SiC襯底11執(zhí)行半導體制造工藝 的前半部分中的步驟。
[0110] 如圖8中所示，移除在設(shè)置在SiC襯底11上的反向擊穿電壓保持層122上的氧化 物膜Ilk(圖7)。
[0111] 如圖9中所示，通過將雜質(zhì)注入設(shè)置在SiC襯底11上的反向擊穿電壓保持層122， 形成p區(qū)123、n+區(qū)124以及p+區(qū)125。
[0112] 如上所述，執(zhí)行如步驟S40 (圖2)的對SiC襯底11 (單晶襯底）的加工。
[0113] 如圖10和11中所示，作為步驟S50(圖2)，移除Si襯底31 (第一支撐襯底）。通 過移除中介部91來移除Si襯底31 (圖9)。由于移除了中介部91，因此Si襯底31與SiC 襯底11分離。可以通過使用氫氟酸（氟化氫的水溶液）作為蝕刻劑的濕法蝕刻來移除中 介部91。通過采用氫氟酸作為蝕刻劑，由氧化物制成的氧化物膜31i和lli可以被快速地 蝕刻，同時抑制對SiC襯底11和Si襯底31的蝕刻。
[0114] 隨后，作為步驟S60 (圖2)，SiC襯底11 (單晶襯底）經(jīng)歷熱處理，以便激活p區(qū) 123、n+區(qū)124以及p+區(qū)125中的雜質(zhì)。優(yōu)選地，用于熱處理的溫度不低于1500°C，更優(yōu)選 不低于1700°C并且例如約為1800°C。
[0115] 如圖12中所示，通過熱氧化，柵極氧化物膜126形成在設(shè)置有p區(qū)123、n+區(qū)124 以及P+區(qū)125的反向擊穿電壓保持層122上。而且，在這種熱氧化期間，氧化物膜11 j形 成在SiC襯底11的下表面上。用于熱氧化的溫度例如約為1300°C。
[0116] 如圖13中所示，柵電極110形成在柵極氧化物膜126上。例如，形成多晶硅膜作 為柵電極110。當多晶硅膜也沉積在氧化物膜llj上時，可以移除這種沉積物。
[0117] 參考圖14,準備Si襯底32 (第二支撐襯底）。Si襯底32由單晶硅制成。Si襯底 32的尺寸大于SiC襯底11的尺寸，并且其最大大小例如不小于約150mm(6英寸）?？梢栽?利用上述Si襯底31作為Si襯底32。
[0118] 隨后，準備由與碳化硅以及用于Si襯底32的材料（更一般來說，用于第二支撐襯 底的材料）中的每一個不同的材料制成的中介部92。在本實施例中，形成由氧化物制成的 中介部92。具體而言，氧化物膜32i形成在Si襯底32的上表面上。而且，SiC襯底11的 下表面上的氧化物膜llj用作中介部92的一部分。
[0119] 注意到，在氧化物膜32i通過熱氧化形成的情況下，氧化物膜32k可以也形成在Si 襯底32的下表面上。形成在Si襯底32上的熱氧化物膜例如具有不小于50nm且不大于 1 μ m的厚度。
[0120] 隨后，作為步驟S70(圖2)，SiC襯底11 (單晶襯底）在中介部92介于中間的情 況下接合至Si襯底32(第二支撐襯底）上。在本實施例中，執(zhí)行氧化物膜llj和氧化物膜 32i之間的接合，即Si02接合。
[0121] 具體而言，首先，由于借助等離子體輻照而激活氧化物膜llj和32i中的每一個。 隨后，氧化物膜llj和32i中的每一個經(jīng)歷超聲波清洗。隨后，如圖14中的箭頭所示，使氧 化物膜llj和32i彼此接近，因此它們?nèi)鐖D15中所示由于范德華力而彼此接合。隨后，隨 著將氧化物膜llj和32i加熱至約300°C，增強了它們之間的接合力。由此實現(xiàn)SiC襯底 11到Si襯底32上的接合。
[0122] 隨后，作為步驟S80(圖2)，為了制造半導體器件100 (圖1)，對接合至Si襯底32 的SiC襯底11 (單晶襯底）執(zhí)行加工。具體而言，對SiC襯底11執(zhí)行半導體制造工藝的后 半部分中的步驟。具體而言，如圖16中所示，圖案化柵電極110。隨后，如圖17中所示，圖 案化柵極氧化物膜126。隨后通過膜形成、圖案化以及熱處理形成源電極111。執(zhí)行這種 熱處理以便建立歐姆接觸，并且其例如是合金化熱處理。合金化熱處理中的溫度例如約為 1000°C。隨后，在源電極111上形成上部源電極127。
[0123] 如圖18中所示，如果需要，形成作為保護SiC襯底11的表面上的結(jié)構(gòu)的保護層 的抗蝕劑層70。隨后，如圖19中所示，作為步驟S90(圖2)，移除Si襯底32 (第二支撐襯 底）。通過移除中介部92來移除Si襯底32 (圖17)。由于移除了中介部92,因此Si襯底 32與SiC襯底11分離?？梢酝ㄟ^使用氫氟酸作為蝕刻劑的濕法蝕刻移除中介部92。隨后 移除抗蝕劑層70。
[0124] 再次參考圖1，形成作為歐姆電極的漏電極112 (圖1)。隨后，由于劃片，獲得半導 體器件100。
[0125] 根據(jù)本實施例，在移除Si襯底31之后并且在接合Si襯底32之前（圖10)，在步 驟S60(圖2)中，由碳化硅制成的SiC襯底11經(jīng)歷熱處理。因此，這種SiC襯底可以在Si 襯底31和32不能承受的高溫下經(jīng)歷熱處理。而且，還可以執(zhí)行中介部91和92不能承受 的高溫下的熱處理。
[0126] 而且，通過使用Si襯底31和32,在這種熱處理之前和之后，可以實現(xiàn)對能夠由標 準半導體制造設(shè)備加工的襯底尺寸的適應性。具體而言，通過使用具有不小于約150_尺 寸的Si襯底31和32,可以使用適于具有不小于約150mm尺寸的襯底的半導體制造設(shè)備。
[0127] 而且，在步驟S30(圖2)中，SiC襯底11在中介部91介于中間的情況下接合至Si 襯底31上（圖6和7)。因此，可以在碳化硅和用于Si襯底31的材料的硅之間沒有粘合的 情況下接合SiC襯底11。
[0128] 而且，在步驟S50(圖2)中，如圖10中所示，通過移除中介部91 (圖9)，Si襯底31 可以被容易地分離。中介部91可以容易地通過濕法蝕刻而移除。
[0129] 而且，在步驟S20(圖2)中，作為中介部91的一部分的氧化物膜31i形成在Si襯 底31上。因此，中介部91的至少一部分可以通過Si襯底31的加工來形成。而且，因為形 成了由氧化物制成的氧化物膜3Π ，因此中介部91的至少一部分可以由氧化物層形成。由 氧化物制成的氧化物膜31i可以通過Si襯底31的熱氧化形成。因此，可以容易地形成作 為中介部91的至少一部分的氧化物層。
[0130] 而且，在步驟S20(圖2)中，作為中介部91的氧化物膜lli形成在SiC襯底11上。 因此，中介部91的至少一部分可以通過SiC襯底11的加工形成。氧化物膜lli可以通過 SiC襯底11的熱氧化形成。因此，可以容易地形成作為中介部91的至少一部分的氧化物膜 lli。
[0131] 而且，在步驟S10(圖2)中，因為Si襯底31 (圖4(A)和（B))由單晶硅制成，可以 容易地增強Si襯底31的平面性。因為均勻的熱氧化物膜可以容易地形成在具有單晶結(jié)構(gòu) 的Si襯底31上，因此步驟S20 (圖2)中形成的氧化物膜3Π (圖6)的平面性也變高。因 為平面性由此變高，因此步驟S30(圖2)中的接合強度（圖6)也會增強。
[0132] 而且，在步驟S40(圖2)中，雜質(zhì)注入SiC襯底11，并且在步驟S50(圖2)中，執(zhí)行 用于激活這些雜質(zhì)的熱處理。在步驟S50中的熱處理中，因為SiC襯底11還未接合至Si 襯底31和32中的任何一個（圖11)，因此可以避免由高溫下的熱處理造成的對Si襯底31 或32的損傷。
[0133] 而且，因為在步驟S90 (圖2)中移除了 Si襯底32,因此最終獲得的半導體器件100 可以具有小的厚度。相反，在制造工藝期間，由于SiC襯底11由Si襯底31或32支撐，因 此可以確保足夠的剛性。因此，步驟S10 (圖2)中準備的SiC襯底11可以具有例如不大于 150μπι的較小厚度。因此，可以降低SiC襯底11的成本。注意到，因為部分地還存在SiC 襯底11不由Si襯底31和32中的任何一個支撐的步驟，因此SiC襯底11優(yōu)選具有不小于 100 μ m的厚度。
[0134] 而且，在步驟S20(圖2)中，氧化物膜lli形成在SiC襯底11上，因此在步驟 S30(圖2)中，可以不直接將SiC襯底11接合至Si襯底31，而是將氧化物膜lli介于中間。 而且，以這種接合方式可以避免增加不希望的雜質(zhì)。
[0135] 優(yōu)選地，將步驟S10 (圖2)中準備的SiC襯底11的下表面（與Si襯底31相反的 表面）的表面平面性程度設(shè)定為lnm或更小。因此，可以增強SiC襯底11和Si襯底31之 間的接合強度。
[0136] 而且，優(yōu)選地，將步驟S10 (圖2)中準備的Si襯底31的上表面（與SiC襯底11 相反的表面）的表面平面性程度設(shè)定為lnm或更小。因此，可以增強SiC襯底11和Si襯 底31之間的接合強度。
[0137] 進一步優(yōu)選地，步驟S10 (圖2)中準備的SiC襯底11和Si襯底31中的每一個的 雜質(zhì)濃度不高于IX 1011原子/cm2。因此，通過降低雜質(zhì)對步驟S30中的接合的影響，可以 提高接合良率。
[0138] 進一步優(yōu)選地，在SiC襯底11約為75mm(3英寸）的情況下，SiC襯底11的翹曲 不大于30 μ m，并且在SiC襯底11約為100mm(4英寸）的情況下，其不大于45 μ m。因此， 有助于步驟S30中的接合。而且，通過使SiC襯底11的初始翹曲小，也可以容易地抑制接 合至Si襯底31之后的SiC襯底11的翹曲。因此，可以提高步驟S40(圖2)中的加工的精 度。
[0139] 進一步優(yōu)選地，在Si襯底31約為150mm(6英寸）的情況下，Si襯底31的翹曲不 大于100 μ m。因此，有助于步驟S30中的接合。而且，通過使Si襯底31的初始翹曲小，也 可以容易地抑制接合至SiC襯底11之后的Si襯底31的翹曲。因此，可以提高步驟S40 (圖 2)中的加工的精度。
[0140] 進一步優(yōu)選地，Si襯底32在形狀上類似于Si襯底31，并且更優(yōu)選地，SiC襯底11 在Si襯底31上的位置以及SiC襯底11在Si襯底32上的位置盡可能對齊。對于這種對 齊誤差來說，優(yōu)選地，在xy坐標系中在χ方向和y方向中的每一個上的誤差都處于100 μ m 以內(nèi)，并且旋轉(zhuǎn)誤差處于1.5°以內(nèi)。因此，可以提高在接合至Si襯底32上的SiC襯底11 的加工中的精度，尤其是光刻精度。
[0141] 雖然在本實施例中，在柵電極110的膜形成（圖13)之后，SiC襯底11接合至Si 襯底32上，但是可以在柵電極110的膜形成（圖13)之前執(zhí)行這種接合。注意到這種接合 在步驟S60(圖2)中的熱處理之后執(zhí)行。
[0142] 而且，雖然在步驟S20(圖2)中，氧化物膜lli和31i兩者都形成為中介部91，但 是可以僅形成其中一個。
[0143] 而且，步驟S50(圖2)中的Si襯底31的移除可以通過Si襯底31的蝕刻或研磨 (被稱為背面研磨）實現(xiàn)，而替代通過移除中介部91而造成的Si襯底31的分離。
[0144] 而且，在步驟S80(圖2)中或后續(xù)步驟中，鈍化膜可以形成在半導體器件100的上 表面上。
[0145] 而且，步驟S20(圖2)中，可以借助沉積方法而不是熱氧化方法來形成氧化物膜 3Π (支撐側(cè)涂覆層）或氧化物膜1Π (單晶側(cè)涂覆層）。因此，可以對用于中介部91的材 料進行廣泛選擇，并且例如也可以采用氧化物或氮化物。例如，氧化硅可以用作氧化物。例 如，氮化鈦可以用作氮化物。在這種情況下，可以通過使用醋酸過氧化氫溶液作為蝕刻劑的 濕法蝕刻實現(xiàn)中介部91的移除。這也適用于形成氧化物膜32i (圖14)的情況。
[0146] 優(yōu)選地，在步驟S40之前，在高于步驟S40中的單晶襯底11的加工中的最高溫度 的溫度下使氧化物膜31i經(jīng)歷熱處理。因此，可防止SiC襯底11在步驟S40期間從Si襯 底31剝離。其原因估計是由于這種熱處理而從通過沉積形成的氧化物膜3Π 中脫氣。例 如，在加熱至與離子注入關(guān)聯(lián)的約500°C時達到步驟S40中的最高溫度。更優(yōu)選地，在單晶 襯底11和Si襯底31彼此接合之前執(zhí)行這種熱處理。
[0147] 優(yōu)選地，在步驟S40之前，氧化物膜31i在1KKTC或更高的溫度下經(jīng)歷熱處理。在 氮氣氣氛下，在不低于1100°C且不高于1400°C的溫度下執(zhí)行這種熱處理2小時。因此，可 以防止SiC襯底11在步驟S40期間從Si襯底31剝離。其原因估計是由于這種熱處理而 從通過沉積形成的氧化物膜3Π 中脫氣。更優(yōu)選地，在單晶襯底11和Si襯底31彼此接合 之前執(zhí)行這種熱處理。
[0148] 優(yōu)選地，在步驟S80之前，在高于步驟S80中的單晶襯底11的加工中的最高溫度 的溫度下使氧化物膜32i經(jīng)歷熱處理。因此，可以防止SiC襯底11在步驟S80期間從Si襯 底32剝離。其原因估計是由于這種熱處理而從通過沉積形成的氧化物膜32i中脫氣。例 如，在加熱至與層間絕緣膜關(guān)聯(lián)的約l〇〇〇°C或加熱至與電極的合金化關(guān)聯(lián)的約800°C時達 到步驟S80中的最高溫度。更優(yōu)選地，在單晶襯底11和Si襯底32彼此接合之前執(zhí)行這種 熱處理。
[0149] 優(yōu)選地，在步驟S80之前，氧化物膜32i在1KKTC或更高的溫度下經(jīng)歷熱處理。例 如在氮氣氣氛下，在不低于1100°C且不高于1400°C的溫度下執(zhí)行這種熱處理2小時。因此， 可以防止SiC襯底11在步驟S80期間從Si襯底32剝離。其原因估計是由于這種熱處理 而從通過沉積形成的氧化物膜32i中脫氣。更優(yōu)選地，在單晶襯底11和Si襯底32彼此接 合之前執(zhí)行這種熱處理。
[0150] 而且，在步驟S10(圖2)中，可以準備由除單晶Si之外的材料制成的襯底以替代 Si襯底31作為單晶襯底。例如，這種材料是多晶SiC、Si02*藍寶石。這也適用于Si襯底 32的情況。
[0151] 而且，在步驟S20(圖2)中，可以拋光氧化膜31i的表面或替代其的支撐側(cè)涂覆 層。因此，可以提高接合至支撐側(cè)涂覆層的強度。在支撐側(cè)涂覆層的平面性可能低的情況 下特別需要這種拋光。支撐側(cè)涂覆層的平面性可能低的情況例如是指借助沉積方法形成 支撐側(cè)涂覆層的情況或支撐側(cè)涂覆層形成在具有多晶結(jié)構(gòu)的襯底上的情況。優(yōu)選地，借助 CMP (化學機械拋光）執(zhí)行拋光。
[0152] 而且，在步驟S20(圖2)中，可以拋光氧化物膜lli的表面或替代其的單晶側(cè)涂覆 層。因此，可以提高接合至單晶側(cè)涂覆層的強度。在單晶側(cè)涂覆層的平面性可能低的情況 下特別需要這種拋光。單晶側(cè)涂覆層的平面性可能低的情況例如是指借助沉積方法形成單 晶側(cè)涂覆層的情況。優(yōu)選地，借助CMP執(zhí)行拋光。
[0153] 而且，在上述拋光之后可以執(zhí)行所謂的RCA清洗。因此可以進一步提高接合強度。
[0154] 而且，可以在用于建立源電極111的歐姆連接的熱處理之前移除Si襯底32。在這 種情況下，可以在溫度高于Si襯底32能承受的溫度下執(zhí)行源電極111的熱處理。
[0155] (實施例2)
[0156] 在本實施例中，在步驟S20(圖2)中形成中介部的步驟中，圖案化中介部。具體而 言，實施例1中的Si襯底31的氧化物膜31i被圖案化以形成凹槽部。因此，如圖20(A)和 (B)中所示，形成具有凹槽部TR的氧化物膜31p(支撐側(cè)涂覆層）作為中介部的至少一部 分。
[0157] 隨后，如圖21(A)和⑶中所示，作為步驟S30(圖2)，基本上與實施例1相同，SiC 襯底11 (單晶襯底）在作為中介部的氧化物膜3lp和lli介于中間的情況下接合至Si襯 底31(第一支撐襯底）上。在這種接合中，通過圖案化中介部，即圖案化凹槽部TR而形成 的間隙GP被形成在SiC襯底11和Si襯底31之間。而且，如圖21㈧中所示，這種接合可 以實現(xiàn)為使得間隙GP與外部連通。這里的"外部"是指平面圖中位于SiC襯底11外部的 空間。
[0158] 因為其他特征都基本上與上述實施例1相同，因此相同或相應的元件具有所指定 的相同的參考符號并將不再贅述其說明。
[0159] 根據(jù)本實施例，如圖21(A)中所示，因為提供了與外部連通的間隙GP，因此通過在 步驟S50(圖2)中的濕法蝕刻期間將蝕刻劑從外部供應至間隙GP內(nèi)，蝕刻劑可以在短時間 段內(nèi)擴散進位于Si襯底31和SiC襯底11之間的區(qū)域中。因此，可以有效執(zhí)行濕法蝕刻。
[0160] (實施例3)
[0161] 在本實施例中，在步驟S20(圖2)中的中介部的圖案化不同于實施例2。具體而 言，如圖22中所示，形成氧化物膜31q(支撐側(cè)涂覆層）作為中介部的至少一部分。
[0162] 隨后，作為步驟S30(圖2)，基本上與實施例1相同，SiC襯底11 (單晶襯底）在作 為中介部的氧化物膜31q和lli介于中間的情況下接合至Si襯底31 (第一支撐襯底）上。 實現(xiàn)這種接合以使得類似于間隙GP (圖21)的間隙GP與外部隔絕，如平面圖中的SiC襯底 11的布置所示（圖22中的雙點劃線）。在平面圖中，以橫跨為尺寸SP的方式來密封間隙 GP (圖22)，并且優(yōu)選地，尺寸SP不小于10 μ m且不大于20 μ m。
[0163] 因為其他特征都基本上與上述實施例1或2相同，因此相同或相應的元件具有所 指定的相同的參考符號并將不再贅述其說明。
[0164] 根據(jù)本實施例，由于間隙GP被密封，因此可以防止異物進入間隙GP。而且，在后續(xù) 的濕法蝕刻中，一旦蝕刻劑到達間隙GP，蝕刻劑迅速地通過間隙GP擴散。因此，可以有效執(zhí) 行濕法蝕刻。
[0165] 而且，因為間隙GP被密封，可以防止由于蝕刻劑非故意引入到間隙GP造成的Si 襯底31的非故意剝離。
[0166] (實施例4)
[0167] 在本實施例中，在步驟S20(圖2)中的中介部的圖案化不同于實施例2。具體而 言，如圖23(A)和（B)中所示，形成氧化物膜311(支撐側(cè)涂覆層）作為中介部的至少一部 分。
[0168] 隨后，如圖24(A)和⑶中所示，作為步驟S30(圖2)，基本上與實施例1相同，SiC 襯底11 (單晶襯底）在作為中介部的氧化物膜3lr和lli介于中間的情況下接合至Si襯 底31 (第一支撐襯底）上。即使在接合之后，由于對中介部的圖案化，即對氧化物膜311的 圖案化，SiC襯底11的外周部也不受Si襯底31的限制。
[0169] 因為其他特征都基本上與上述實施例1或2相同，因此相同或相應的元件具有所 指定的相同的參考符號并將不再贅述其說明。
[0170] 根據(jù)本實施例，可以通過圖案化移除中介部91(圖5)的不需要的部分。而且，因 為由于這種圖案化而使間隙設(shè)置在SiC襯底11的外周部和Si襯底31之間，因此可以抑制 內(nèi)應力。因此可以抑制圖24⑶中的結(jié)構(gòu)中的SiC襯底11或Si襯底31的翹曲程度。
[0171] (實施例5)
[0172] 在本實施例中，與實施例1至4不同，沒有執(zhí)行步驟S20(圖2)。即，如圖25和26 中所示，SiC襯底11直接接合至Si襯底31上。因此，可以在不使用中介部91(圖6)的情 況下實現(xiàn)接合。
[0173] 隨后，如圖27中所示，執(zhí)行基本上與實施例1中的步驟S40(圖2)相同的步驟。隨 后，移除Si襯底31。例如可以通過背面研磨實現(xiàn)這種移除。注意到可以采用由氧化物制成 的襯底以代替Si襯底31，并且在這種情況下，可以通過濕法蝕刻而不是背面研磨來移除氧 化物。例如，Si0 2或藍寶石可以用作氧化物。
[0174] 因為其他特征都基本上與上述實施例1相同，因此相同或相應的元件具有所指定 的相同的參考符號并將不再贅述其說明。
[0175] (實施例6)
[0176] 在本實施例中，作為步驟S10 (圖2)，準備兩個或更多的SiC襯底11 (單晶襯底）。 因此,在步驟S30中，如圖28中所示，多個SiC襯底11中的每一個都接合至Si襯底31上。 注意到可以執(zhí)行或可以不執(zhí)行步驟S20(圖2)。在執(zhí)行該步驟的情況下，例如，形成中介部 的步驟可以與實施例1至3中的任何一個相同。
[0177] 因為其他特征都基本上與上述實施例1至4中的任何一個相同，因此相同或相應 的元件具有所指定的相同的參考符號并將不再贅述其說明。
[0178] 根據(jù)本實施例（圖28)，與僅采用單個SiC襯底11(圖7(A))的情況相比，可以增 加 Si襯底31 (或Si襯底32)上由碳化硅制成的SiC襯底11形成的部分的比例。因此，可 以提高制造半導體器件100 (圖1)的效率。
[0179] (附加聲明）
[0180] 注意到還可以采用在上述描述中示例的碳化硅半導體器件中互換導電類型的構(gòu) 造，即還可以采用P型和η型互換的構(gòu)造。
[0181] 碳化硅半導體器件不限于上述示例的垂直DiMOSFET，并且例如其可以是溝槽 M0SFET。而且，其可以是除M0SFET之外的MISFET (金屬絕緣體半導體場效應晶體管）。而 且，半導體器件可以是除MISFET之外的晶體管，并且例如其可以是JFET (結(jié)型場效應晶體 管）或IGBT(絕緣柵雙極晶體管）。而且，半導體器件不必須是晶體管，并且例如其可以是 二極管。二極管例如是肖特基勢壘二極管。
[0182] 應當理解本文公開的實施例在各個方面都是說明性而非限制性的。本發(fā)明的范圍 由權(quán)利要求項限定，而不是由上述說明書限定，并且旨在包括等效于權(quán)利要求項的范圍和 含義內(nèi)的任何變型。
[0183] 參考標記列表
[0184] 1131(：襯底（單晶襯底）；111氧化物膜（單晶側(cè)涂覆層）；11」，111^，311^氧化物膜 ； 31Si襯底（第一支撐襯底）；31i，31p，31q，31r，32i，32k氧化物膜（支撐側(cè)涂覆層）；32Si 襯底（第二支撐襯底）；70抗蝕劑層；91，92中介部；100半導體器件（碳化硅半導體器件）； 110柵電極；111源電極；112漏電極；121緩沖層；122反向擊穿電壓保持層；123p區(qū)；124n+ 區(qū)；125p+區(qū)；126柵極氧化物膜；127上部源電極；GP間隙；以及TR凹槽部。
【權(quán)利要求】
1. 一種制造碳化硅半導體器件的方法，包括以下各步驟： 準備由碳化硅制成的至少一個單晶襯底以及具有比所述至少一個單晶襯底中的每一 個單晶襯底的尺寸大的尺寸的第一支撐襯底； 將所述至少一個單晶襯底中的每一個單晶襯底接合至所述第一支撐襯底上； 對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工； 在對所述至少一個單晶襯底執(zhí)行加工的步驟之后，移除所述第一支撐襯底； 在移除所述第一支撐襯底的步驟之后，使所述至少一個單晶襯底經(jīng)歷熱處理； 在使所述至少一個單晶襯底經(jīng)歷熱處理的步驟之后，將所述至少一個單晶襯底中的每 一個單晶襯底接合至第二支撐襯底上，所述第二支撐襯底具有比所述至少一個單晶襯底中 的每一個單晶襯底的尺寸大的尺寸；以及 對被接合至所述第二支撐襯底的所述至少一個單晶襯底執(zhí)行加工。
2. 根據(jù)權(quán)利要求1所述的制造碳化硅半導體器件的方法，進一步包括以下步驟： 在所述至少一個單晶襯底中的每一個單晶襯底和所述第一支撐襯底中的至少任何一 個上形成中介部，所述中介部由與碳化硅和用于所述第一支撐襯底的材料中的各個材料不 同的材料制成， 其中， 通過在使所述中介部介于中間的情況下將所述至少一個單晶襯底中的每一個單晶襯 底接合至所述第一支撐襯底上，來執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的 所述步驟。
3. 根據(jù)權(quán)利要求2所述的制造碳化硅半導體器件的方法，其中， 移除所述第一支撐襯底的所述步驟包括移除所述中介部的步驟。
4. 根據(jù)權(quán)利要求3所述的制造碳化硅半導體器件的方法，其中，通過濕法蝕刻來執(zhí)行 移除所述中介部的所述步驟。
5. 根據(jù)權(quán)利要求2至4中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成中介部的所述步驟包括在所述第一支撐襯底上形成作為至少一部分所述中介部 的支撐側(cè)涂覆層的步驟。
6. 根據(jù)權(quán)利要求5所述的制造碳化硅半導體器件的方法，其中， 所述第一支撐襯底由多晶碳化硅制成。
7. 根據(jù)權(quán)利要求5或6所述的制造碳化硅半導體器件的方法，其中， 形成支撐側(cè)涂覆層的所述步驟包括在所述第一支撐襯底上沉積所述支撐側(cè)涂覆層的 步驟。
8. 根據(jù)權(quán)利要求7所述的制造碳化硅半導體器件的方法，進一步包括以下步驟： 在對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的步驟之前，在高 于對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的步驟中的最高溫度 的溫度下，使所述支撐側(cè)涂覆層經(jīng)歷熱處理。
9. 根據(jù)權(quán)利要求7所述的制造碳化硅半導體器件的方法，進一步包括以下步驟： 在對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的步驟之前，在不 低于1KKTC的溫度下使所述支撐側(cè)涂覆層經(jīng)歷熱處理。
10. 根據(jù)權(quán)利要求7至9中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成支撐側(cè)涂覆層的所述步驟包括對所述支撐側(cè)涂覆層的表面進行拋光的步驟。
11. 根據(jù)權(quán)利要求5所述的制造碳化硅半導體器件的方法，其中， 形成支撐側(cè)涂覆層的所述步驟被執(zhí)行為形成由氧化物制成的所述支撐側(cè)涂覆層。
12. 根據(jù)權(quán)利要求11所述的制造碳化硅半導體器件的方法，其中， 通過所述第一支撐襯底的熱氧化，來形成由氧化物制成的所述支撐側(cè)涂覆層。
13. 根據(jù)權(quán)利要求12所述的制造碳化硅半導體器件的方法，其中， 所述第一支撐襯底由單晶硅制成。
14. 根據(jù)權(quán)利要求2至13中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成中介部的所述步驟包括在所述至少一個單晶襯底中的每一個單晶襯底上形成作 為至少一部分所述中介部的單晶側(cè)涂覆層的步驟。
15. 根據(jù)權(quán)利要求14所述的制造碳化硅半導體器件的方法，其中， 形成單晶側(cè)涂覆層的所述步驟包括在所述至少一個單晶襯底中的每一個單晶襯底上 沉積所述單晶側(cè)涂覆層的步驟。
16. 根據(jù)權(quán)利要求15所述的制造碳化硅半導體器件的方法，其中， 形成單晶側(cè)涂覆層的所述步驟包括對所述單晶側(cè)涂覆層的表面進行拋光的步驟。
17. 根據(jù)權(quán)利要求14所述的制造碳化硅半導體器件的方法，其中， 通過所述至少一個單晶襯底中的每一個單晶襯底的熱氧化，來形成所述單晶側(cè)涂覆 層。
18. 根據(jù)權(quán)利要求2至17中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成中介部的所述步驟包括圖案化所述中介部的步驟。
19. 根據(jù)權(quán)利要求18所述的制造碳化硅半導體器件的方法，其中， 執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟，以在所述至少一個 單晶襯底中的每一個單晶襯底和所述第一支撐襯底之間通過所述中介部的所述圖案化而 形成間隙。
20. 根據(jù)權(quán)利要求19所述的制造碳化硅半導體器件的方法，其中， 執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟，以密封所述間隙。
21. 根據(jù)權(quán)利要求19所述的制造碳化硅半導體器件的方法，其中， 執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟，以使得所述間隙與 外部連通。
22. 根據(jù)權(quán)利要求1所述的制造碳化硅半導體器件的方法，其中， 通過將所述至少一個單晶襯底中的每一個單晶襯底直接接合至所述第一支撐襯底上， 來執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟。
23. 根據(jù)權(quán)利要求22所述的制造碳化硅半導體器件的方法，其中， 所述第一支撐襯底由氧化物制成。
24. 根據(jù)權(quán)利要求1至23中的任何一項所述的制造碳化硅半導體器件的方法，其中， 對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的所述步驟包括將 雜質(zhì)注入所述至少一個單晶襯底中的步驟，以及 執(zhí)行使所述至少一個單晶襯底經(jīng)歷熱處理的所述步驟，以激活所述雜質(zhì)。
25. 根據(jù)權(quán)利要求1至24中的任何一項所述的制造碳化硅半導體器件的方法，其中， 所述至少一個單晶襯底包括多個單晶襯底。
26.根據(jù)權(quán)利要求1至25中的任何一項所述的制造碳化硅半導體器件的方法，進一步 包括移除所述第二支撐襯底的步驟。
【文檔編號】H01L21/306GK104126218SQ201380010425
【公開日】2014年10月29日 申請日期:2013年2月5日 優(yōu)先權(quán)日:2012年3月21日
【發(fā)明者】堀井拓 申請人:住友電氣工業(yè)株式會社
【專利摘要】準備由碳化硅制成的單晶襯底(11)以及比單晶襯底(11)中的每一個大的第一支撐襯底(31)。單晶襯底(11)接合在第一支撐襯底(31)上。使已經(jīng)接合至第一支撐襯底(31)的單晶襯底(11)經(jīng)歷加工。移除第一支撐襯底(31)。單晶襯底(11)被熱處理。單晶襯底(11)接合至比單晶襯底(11)大的第二支撐襯底(32)上。使接合至第二支撐襯底(32)的單晶襯底(11)經(jīng)歷加工。
【專利說明】制造碳化硅半導體器件的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種制造碳化硅半導體器件的方法，并且更具體地涉及一種具有熱處 理的制造碳化娃半導體器件的方法。
【背景技術(shù)】
[0002] 用于量產(chǎn)的大多數(shù)通常半導體制造設(shè)備基于半導體領(lǐng)域內(nèi)的標準技術(shù)規(guī)格而適 于大尺寸硅襯底，并且它們通常被設(shè)計用于加工具有不小于約150mm(6英寸）的尺寸的襯 底。同時，在工業(yè)上，高質(zhì)量單晶碳化硅襯底具有不大于約l〇〇mm(4英寸）的尺寸。則為了 使得碳化硅襯底適于通常半導體制造設(shè)備，已經(jīng)提出將碳化硅襯底支撐在比其大的支撐襯 底上。例如，根據(jù)日本專利公布No. 2000-277405中描述的技術(shù)，已經(jīng)提出在Si晶片上設(shè)置 SiC晶片。
[0003] 引證文獻列表
[0004] 專利文獻
[0005] PTL 1:日本專利公布 No. 2000-277405
【發(fā)明內(nèi)容】
[0006] 技術(shù)問題
[0007] 在制造半導體器件中，通常需要熱處理。特別地，用于激活通過離子注入引入的雜 質(zhì)的激活熱處理需要高溫。在碳化硅襯底的情況下，用于激活熱處理的溫度明顯高于硅襯 底的情況，并且其例如約為1800°C。這種溫度足夠高以熔化硅和氧化硅。因此，包括碳化硅 襯底的半導體器件的制造，即碳化硅半導體器件的制造需要處于非常高溫度下的熱處理。 同樣地，當上述公開文本中描述的技術(shù)用于制造需要處于非常高溫度下的熱處理的碳化硅 半導體器件時，支撐SiC晶片的Si晶片不能承受這種熱處理溫度。
[0008] 鑒于上述問題提出本發(fā)明，并且其目的是提供一種在制造包括由碳化硅制成的單 晶襯底的半導體器件時能適應能夠由半導體制造設(shè)備加工的襯底尺寸且允許對由碳化硅 制成的襯底進行高溫下熱處理的碳化硅半導體器件的制造方法。
[0009] 問題的解決手段
[0010] 根據(jù)本發(fā)明的制造碳化硅半導體器件的方法具有下述步驟。準備由碳化硅制成的 至少一個單晶襯底以及具有比至少一個單晶襯底中的每一個的尺寸都大的尺寸的第一支 撐襯底。至少一個單晶襯底中的每一個都接合在第一支撐襯底上。對接合至第一支撐襯底 的至少一個單晶襯底執(zhí)行加工。在對至少一個單晶襯底執(zhí)行加工的步驟之后移除第一支撐 襯底。在移除第一支撐襯底的步驟之后，至少一個單晶襯底經(jīng)歷熱處理。在至少一個單晶 襯底經(jīng)歷熱處理的步驟之后，至少一個單晶襯底中的每一個都接合至具有比至少一個單晶 襯底中的每一個的尺寸都大的尺寸的第二支撐襯底上。對接合至第二支撐襯底的至少一個 單晶襯底執(zhí)行加工。
[0011] 根據(jù)本發(fā)明中的制造碳化硅半導體器件的方法，在移除第一支撐襯底之后并且在 接合第二襯底之前，由碳化硅制成的單晶襯底經(jīng)歷熱處理。因此，這種單晶襯底可以在第一 或第二支撐襯底不能承受的高溫下經(jīng)歷熱處理。而且，通過使用第一和第二支撐襯底，在熱 處理之前和之后，使能適應能夠由半導體制造設(shè)備加工的襯底的尺寸。
[0012] 在上述制造方法中，由與碳化硅以及用于第一支撐襯底的材料中的每一個不同的 材料制成的中介部可以形成在至少一個單晶襯底中的每一個以及第一支撐襯底的至少任 何一個上。在這種情況下，可以通過將至少一個單晶襯底中的每一個在中介部介于中間的 情況下接合至第一支撐襯底上來執(zhí)行接合至少一個單晶襯底中的每一個的步驟。
[0013] 因此，可以在碳化硅和用于第一支撐襯底的材料之間不具有粘合的情況下接合單 晶襯底。
[0014] 在上述制造方法中，移除第一支撐襯底的步驟可以包括移除中介部的步驟。
[0015] 通過移除中介部，可以容易地分離第一支撐襯底。
[0016] 在上述制造方法中，移除中介部的步驟可以通過濕法蝕刻執(zhí)行。
[0017] 因此可以容易地移除中介部。
[0018] 在上述制造方法中，形成中介部的步驟可以包括在第一支撐襯底上形成作為中介 部的至少一部分的支撐側(cè)涂覆層的步驟。
[0019] 因此，可以通過第一支撐襯底的加工形成中介部的至少一部分。
[0020] 第一支撐襯底可以由多晶碳化硅制成。
[0021] 因此，第一支撐襯底的熱膨脹系數(shù)變得接近于單晶襯底的熱膨脹系數(shù)。因此，可以 抑制產(chǎn)生來源于兩者之間熱膨脹系數(shù)差異的應力。
[0022] 在上述制造方法中，形成支撐側(cè)涂覆層的步驟可以包括在第一支撐襯底上沉積支 撐側(cè)涂覆層的步驟。
[0023] 因此，取決于要被沉積的材料的選擇，可以選擇用于支撐側(cè)涂覆層的材料。
[0024] 在上述制造方法中，在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步 驟之前，支撐側(cè)涂覆層可以在比對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步 驟中的最高溫度高的溫度下經(jīng)歷熱處理。
[0025] 因此，可以在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的同時防止單 晶襯底從第一支撐襯底上剝落。
[0026] 在上述制造方法中，在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步 驟之前，支撐側(cè)涂覆層可以在不低于ll〇〇°C的溫度下經(jīng)歷熱處理。
[0027] 因此，可以防止在對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的同時防 止單晶襯底從第一支撐襯底上剝落。
[0028] 在上述制造方法中，形成支撐側(cè)涂覆層的步驟可以包括拋光支撐側(cè)涂覆層的表面 的步驟。
[0029] 因此，可以增強接合至支撐側(cè)涂覆層的強度。
[0030] 在上述制造方法中，可以執(zhí)行形成支撐側(cè)涂覆層的步驟以形成由氧化物制成的支 撐側(cè)涂覆層。
[0031] 因此，中介部的至少一部分可以由氧化物層形成。
[0032] 可以通過第一支撐襯底的熱氧化形成由氧化物制成的支撐側(cè)涂覆層。
[0033] 因此，可以容易地形成作為中介部的至少一部分的氧化物層。
[0034] 在上述制造方法中，第一支撐襯底可以由單晶硅制成。
[0035] 因此，可以容易地提高第一支撐襯底的平面性。
[0036] 在上述制造方法中，形成中介部的步驟可以包括在至少一個單晶襯底上形成作為 中介部的至少一部分的單晶側(cè)涂覆層的步驟。
[0037] 因此，可以通過至少一個單晶襯底中的每一個的加工形成中介部的至少一部分。
[0038] 形成單晶側(cè)涂覆層的步驟可以包括在至少一個單晶襯底中的每一個上沉積單晶 側(cè)涂覆層的步驟。
[0039] 因此，取決于要被沉積的材料的選擇，可以選擇用于單晶側(cè)涂覆層的材料。
[0040] 形成單晶側(cè)涂覆層的步驟可以包括拋光單晶側(cè)涂覆層的表面的步驟。
[0041] 因此，可以增強接合至單晶側(cè)涂覆層的強度。
[0042] 在上述制造方法中，可以通過至少一個單晶襯底中的每一個的熱氧化形成單晶側(cè) 涂覆層。
[0043] 因此，可以容易地形成作為中介部的至少一部分的氧化物層。
[0044] 在上述制造方法中，形成中介部的步驟可以包括圖案化中介部的步驟。
[0045] 因此，可以移除中介部的不需要的部分。
[0046] 在上述制造方法中，可以執(zhí)行接合至少一個單晶襯底中的每一個的步驟以通過圖 案化中介部而在至少一個單晶襯底中的每一個和第一支撐襯底之間形成間隙。
[0047] 由于提供了間隙，因此可以抑制內(nèi)應力。
[0048] 可以執(zhí)行接合至少一個單晶襯底中的每一個的步驟以密封該間隙。
[0049] 由于該間隙被密封，因此可以防止異物進入間隙。而且，如果采用濕法蝕刻，則一 旦蝕刻劑到達間隙，蝕刻劑會快速地通過該間隙擴散。因此，可以有效執(zhí)行濕法蝕刻。
[0050] 在上述制造方法中，可以執(zhí)行接合至少一個單晶襯底中的每一個的步驟以使該間 隙與外部連通。
[0051] 在這種情況下，通過將蝕刻劑從外部供應進該間隙，可以有效執(zhí)行中介部的濕法 蝕刻。
[0052] 在上述制造方法中，可以通過將至少一個單晶襯底直接接合至第一支撐襯底上來 執(zhí)行接合至少一個單晶襯底中的每一個的步驟。
[0053] 因此，可以在不使用中介部的情況下實現(xiàn)接合。
[0054] 在上述制造方法中，第一支撐襯底可以由氧化物制成。
[0055] 因此可以在移除氧化物時執(zhí)行第一支撐襯底的移除。
[0056] 在上述制造方法中，對接合至第一支撐襯底的至少一個單晶襯底執(zhí)行加工的步驟 可以包括將雜質(zhì)注入至少一個單晶襯底的步驟。在這種情況下，可以執(zhí)行使至少一個單晶 襯底經(jīng)歷熱處理的步驟以激活雜質(zhì)。
[0057] 在這種情況下，可以執(zhí)行用于激活注入進由碳化硅制成的至少一個單晶襯底的雜 質(zhì)的熱處理，并且可以避免由于此熱處理中的高溫而導致對第一和第二支撐襯底的損傷。
[0058] 在上述制造方法中，至少一個單晶襯底可以包括多個單晶襯底。
[0059] 因此，可以提高在第一或第二支撐襯底上的從由碳化硅制成的單晶襯底形成的部 分的比例。因此，可以提高碳化硅半導體器件的制造效率。
[0060] 在上述制造方法中，可以移除第二支撐襯底。
[0061] 由于移除了第二支撐襯底，因此可以降低碳化硅半導體器件的尺寸。
[0062] 注意到在上述說明中，在"至少一個單晶襯底"的數(shù)量是一個的情況下，表述"至少 一個單晶襯底中的每一個"是指這個單晶襯底。
[0063] 發(fā)明的有益效果
[0064] 如上所述，根據(jù)本發(fā)明，在制造包括由碳化硅制成的單晶襯底的半導體器件時，可 以實現(xiàn)對能夠由半導體制造設(shè)備加工的襯底尺寸的適應性，并且可以在由碳化硅制成的襯 底的高溫下執(zhí)行熱處理。
【專利附圖】
【附圖說明】
[0065] 圖1是示意性示出本發(fā)明的實施例1中的碳化硅半導體器件的構(gòu)造的截面圖。
[0066] 圖2是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法的流程 圖。
[0067] 圖3是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第一 步驟中的單晶襯底的（A)平面圖以及（B)截面圖。
[0068] 圖4是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第一 步驟中的第一支撐襯底的（A)平面圖以及（B)截面圖。
[0069] 圖5是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第二 步驟的截面圖。
[0070] 圖6是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第三 步驟的截面圖。
[0071] 圖7是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第四 步驟的㈧平面圖以及⑶截面圖。
[0072] 圖8是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第五 步驟的截面圖。
[0073] 圖9是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第六 步驟的截面圖。
[0074] 圖10是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 七步驟的截面圖。
[0075] 圖11是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 八步驟的截面圖。
[0076] 圖12是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 九步驟的截面圖。
[0077] 圖13是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十步驟的截面圖。
[0078] 圖14是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十一步驟的截面圖。
[0079] 圖15是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十二步驟的截面圖。
[0080] 圖16是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十三步驟的截面圖。
[0081] 圖17是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十四步驟的截面圖。
[0082] 圖18是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十五步驟的截面圖。
[0083] 圖19是示意性示出本發(fā)明的實施例1中的制造碳化硅半導體器件的方法中的第 十六步驟的截面圖。
[0084] 圖20是示意性示出本發(fā)明的實施例2中的制造碳化硅半導體器件的方法中的第 一步驟的（A)平面圖以及（B)截面圖。
[0085] 圖21是示意性示出本發(fā)明的實施例2中的制造碳化硅半導體器件的方法中的第 二步驟的（A)平面圖以及（B)截面圖。
[0086] 圖22是示意性示出本發(fā)明的實施例3中的制造碳化硅半導體器件的方法中的一 個步驟的平面圖。
[0087] 圖23是示意性示出本發(fā)明的實施例4中的制造碳化硅半導體器件的方法中的第 一步驟的（A)平面圖以及（B)截面圖。
[0088] 圖24是示意性示出本發(fā)明的實施例4中的制造碳化硅半導體器件的方法中的第 二步驟的（A)平面圖以及（B)截面圖。
[0089] 圖25是示意性示出本發(fā)明的實施例5中的制造碳化硅半導體器件的方法中的第 一步驟的截面圖。
[0090] 圖26是示意性示出本發(fā)明的實施例5中的制造碳化硅半導體器件的方法中的第 二步驟的截面圖。
[0091] 圖27是示意性示出本發(fā)明的實施例5中的制造碳化硅半導體器件的方法中的第 三步驟的截面圖。
[0092] 圖28是示意性示出本發(fā)明的實施例6中的制造碳化硅半導體器件的方法中的一 個步驟的平面圖。
【具體實施方式】
[0093] 以下將參考【專利附圖】
【附圖說明】本發(fā)明的一個實施例。注意到在本文中的晶體學描述中，單 獨的晶面和集合晶面分別示出為0和{}。而且，負指數(shù)應由數(shù)字上方的橫杠表示，但 是本文采用數(shù)字前的負號來表示。
[0094] (實施例1)
[0095] 如圖1中所示，本實施例中的半導體器件100(碳化硅半導體器件）是垂直 DiMOSFET (雙注入金屬氧化物半導體場效應晶體管），并且其具有SiC襯底11 (單晶襯底）， 緩沖層121，反向擊穿電壓保持層122, p區(qū)123, n+區(qū)124, p+區(qū)125,柵極氧化物膜126,源 電極111，上部源電極127,柵電極110以及漏電極112。
[0096] SiC襯底11是由碳化硅制成的單晶襯底。優(yōu)選地，SiC襯底11具有六方晶體結(jié) 構(gòu)，并且更優(yōu)選地，SiC襯底11的一個表面（附圖中的上表面）是（0001)面（即Si面）， (000-1)面（即C面），或者相對于{0001}面傾斜50°或更大的面。對于相對于（0001)面 傾斜50°或更大的面來說，優(yōu)選{0-33-8}面，并且更優(yōu)選（0-33-8)面。在本實施例中，SiC 襯底11具有η導電類型。SiC襯底11例如具有不大于約400 μ m的厚度，并且其例如約為 100 至 150 μ m。
[0097] 漏電極112是設(shè)置在SiC襯底11的另一表面（附圖中的下表面）上的歐姆電極。
[0098] 緩沖層121和反向擊穿電壓保持層122是依次外延形成在SiC襯底11的上表面 上的、具有η型的碳化硅層。緩沖層121例如具有0.5μπι的厚度。而且，緩沖層121中的 雜質(zhì)濃度例如是5X10 17cnT3。反向擊穿電壓保持層122形成在SiC襯底11上，且以緩沖層 121介于中間。反向擊穿電壓保持層例如具有ΙΟμπι的厚度。反向擊穿電壓保持層122中 的雜質(zhì)濃度例如是5Χ 1015cnT3。
[0099] 在反向擊穿電壓保持層122中，多個p區(qū)123形成為距彼此一定距離。在各個p 區(qū)123中，n+區(qū)124形成為通過p區(qū)123與反向擊穿電壓保持層122分離。而且，p+區(qū)125 也形成在各個P區(qū)123中。
[0100] 柵極氧化物膜126覆蓋反向擊穿電壓保持層122以及分離n+區(qū)124的p區(qū)123。 而且，圖案化柵極氧化物膜126以便暴露n+區(qū)124和p+區(qū)125中的每一個。
[0101] 柵電極110設(shè)置在柵極氧化物膜126上。柵電極110例如由已經(jīng)添加雜質(zhì)的多晶 硅制成。源電極111布置為與n+區(qū)124和P+區(qū)125中的每一個接觸。上部源電極127設(shè) 置在源電極111上。
[0102] 下文將說明制造半導體器件100的方法。
[0103] 如圖3(A)、⑶以及4(A)、(B)中所示，作為步驟S10 (圖2)，準備SiC襯底11 (單 晶襯底）以及Si襯底31(第一支撐襯底）。SiC襯底11的平面圖中的尺寸（圖3㈧中的 視野）例如在最大大小的情況下不大于約l〇〇mm(4英寸）。Si襯底31由單晶娃制成。Si 襯底31的尺寸大于SiC襯底11的尺寸，并且Si襯底31優(yōu)選具有不小于約150mm(6英寸） 的最大大小。例如，可以采用半導體領(lǐng)域中通常采用的6英寸Si晶片或8英寸Si晶片作 為Si襯底31。
[0104] 如圖5中所示，緩沖層121以及反向擊穿電壓保持層122依次形成在SiC襯底11 上。緩沖層121以及反向擊穿電壓保持層122可以通過使用CVD(化學氣相沉積）的外延 生長形成在SiC襯底11上。CVD中采用的溫度被設(shè)定為低于Si襯底31的熔點的溫度。
[0105] 如圖6中所示，作為步驟S20(圖2)，形成由與碳化硅以及用于Si襯底31的材料 (一般地說，用于第一支撐襯底的材料）中的每一個不同的材料制成的中介部91。用于中 介部91的材料優(yōu)選是比碳化硅更容易被濕法蝕刻的材料。而且，用于中介部91的材料優(yōu) 選是比用于Si襯底31的材料更容易被濕法蝕刻的材料。
[0106] 在本實施例中，形成由氧化物制成的中介部91。具體來說，對于中介部91來說，氧 化物膜31i (支撐側(cè)涂覆層）形成在Si襯底31的上表面上，并且氧化物膜lli (單晶側(cè)涂 覆層）形成在SiC襯底11的下表面上。氧化物膜3Π 可以通過Si襯底31的熱氧化形成， 并且在這種情況下，氧化物膜31k可以由于對Si襯底31的下表面的氧化而形成。形成在 Si襯底31上的熱氧化物膜例如具有不小于50nm且不大于1 μ的厚度。氧化物膜lli可以 通過SiC襯底11的熱氧化而形成，并且在這種情況下，氧化物膜Ilk可以由于對反向擊穿 電壓保持層122的表面的氧化而形成。形成在SiC襯底11上的熱氧化物膜例如具有不大 于200nm的厚度。
[0107] 隨后，作為步驟S30(圖2)，SiC襯底11 (單晶襯底）在中介部91介于中間的情 況下接合至Si襯底31 (第一支撐襯底）上。在本實施例中，執(zhí)行氧化物膜lli和氧化物膜 31i之間的接合，即Si02接合。
[0108] 具體而言，首先，由于借助等離子體的輻照而激活氧化物膜lli和3Π 中的每一 個。隨后，氧化物膜lli和3Π 中的每一個經(jīng)歷超聲波清洗。隨后，如圖6中的箭頭所示， 使氧化物膜lli和31i彼此接近，因此它們兩者如圖7中所示由于范德華（van der Waals) 力而彼此接合。隨后，隨著將氧化物膜lli和31i加熱至約300°C，增強了它們之間的接合 力。由此實現(xiàn)SiC襯底11在Si襯底31上的接合。
[0109] 隨后，作為步驟S40(圖2)，為了制造半導體器件100 (圖1)，對接合到Si襯底31 的SiC襯底11 (單晶襯底）執(zhí)行加工。具體而言，如下對SiC襯底11執(zhí)行半導體制造工藝 的前半部分中的步驟。
[0110] 如圖8中所示，移除在設(shè)置在SiC襯底11上的反向擊穿電壓保持層122上的氧化 物膜Ilk(圖7)。
[0111] 如圖9中所示，通過將雜質(zhì)注入設(shè)置在SiC襯底11上的反向擊穿電壓保持層122， 形成p區(qū)123、n+區(qū)124以及p+區(qū)125。
[0112] 如上所述，執(zhí)行如步驟S40 (圖2)的對SiC襯底11 (單晶襯底）的加工。
[0113] 如圖10和11中所示，作為步驟S50(圖2)，移除Si襯底31 (第一支撐襯底）。通 過移除中介部91來移除Si襯底31 (圖9)。由于移除了中介部91，因此Si襯底31與SiC 襯底11分離。可以通過使用氫氟酸（氟化氫的水溶液）作為蝕刻劑的濕法蝕刻來移除中 介部91。通過采用氫氟酸作為蝕刻劑，由氧化物制成的氧化物膜31i和lli可以被快速地 蝕刻，同時抑制對SiC襯底11和Si襯底31的蝕刻。
[0114] 隨后，作為步驟S60 (圖2)，SiC襯底11 (單晶襯底）經(jīng)歷熱處理，以便激活p區(qū) 123、n+區(qū)124以及p+區(qū)125中的雜質(zhì)。優(yōu)選地，用于熱處理的溫度不低于1500°C，更優(yōu)選 不低于1700°C并且例如約為1800°C。
[0115] 如圖12中所示，通過熱氧化，柵極氧化物膜126形成在設(shè)置有p區(qū)123、n+區(qū)124 以及P+區(qū)125的反向擊穿電壓保持層122上。而且，在這種熱氧化期間，氧化物膜11 j形 成在SiC襯底11的下表面上。用于熱氧化的溫度例如約為1300°C。
[0116] 如圖13中所示，柵電極110形成在柵極氧化物膜126上。例如，形成多晶硅膜作 為柵電極110。當多晶硅膜也沉積在氧化物膜llj上時，可以移除這種沉積物。
[0117] 參考圖14,準備Si襯底32 (第二支撐襯底）。Si襯底32由單晶硅制成。Si襯底 32的尺寸大于SiC襯底11的尺寸，并且其最大大小例如不小于約150mm(6英寸）?？梢栽?利用上述Si襯底31作為Si襯底32。
[0118] 隨后，準備由與碳化硅以及用于Si襯底32的材料（更一般來說，用于第二支撐襯 底的材料）中的每一個不同的材料制成的中介部92。在本實施例中，形成由氧化物制成的 中介部92。具體而言，氧化物膜32i形成在Si襯底32的上表面上。而且，SiC襯底11的 下表面上的氧化物膜llj用作中介部92的一部分。
[0119] 注意到，在氧化物膜32i通過熱氧化形成的情況下，氧化物膜32k可以也形成在Si 襯底32的下表面上。形成在Si襯底32上的熱氧化物膜例如具有不小于50nm且不大于 1 μ m的厚度。
[0120] 隨后，作為步驟S70(圖2)，SiC襯底11 (單晶襯底）在中介部92介于中間的情 況下接合至Si襯底32(第二支撐襯底）上。在本實施例中，執(zhí)行氧化物膜llj和氧化物膜 32i之間的接合，即Si02接合。
[0121] 具體而言，首先，由于借助等離子體輻照而激活氧化物膜llj和32i中的每一個。 隨后，氧化物膜llj和32i中的每一個經(jīng)歷超聲波清洗。隨后，如圖14中的箭頭所示，使氧 化物膜llj和32i彼此接近，因此它們?nèi)鐖D15中所示由于范德華力而彼此接合。隨后，隨 著將氧化物膜llj和32i加熱至約300°C，增強了它們之間的接合力。由此實現(xiàn)SiC襯底 11到Si襯底32上的接合。
[0122] 隨后，作為步驟S80(圖2)，為了制造半導體器件100 (圖1)，對接合至Si襯底32 的SiC襯底11 (單晶襯底）執(zhí)行加工。具體而言，對SiC襯底11執(zhí)行半導體制造工藝的后 半部分中的步驟。具體而言，如圖16中所示，圖案化柵電極110。隨后，如圖17中所示，圖 案化柵極氧化物膜126。隨后通過膜形成、圖案化以及熱處理形成源電極111。執(zhí)行這種 熱處理以便建立歐姆接觸，并且其例如是合金化熱處理。合金化熱處理中的溫度例如約為 1000°C。隨后，在源電極111上形成上部源電極127。
[0123] 如圖18中所示，如果需要，形成作為保護SiC襯底11的表面上的結(jié)構(gòu)的保護層 的抗蝕劑層70。隨后，如圖19中所示，作為步驟S90(圖2)，移除Si襯底32 (第二支撐襯 底）。通過移除中介部92來移除Si襯底32 (圖17)。由于移除了中介部92,因此Si襯底 32與SiC襯底11分離?？梢酝ㄟ^使用氫氟酸作為蝕刻劑的濕法蝕刻移除中介部92。隨后 移除抗蝕劑層70。
[0124] 再次參考圖1，形成作為歐姆電極的漏電極112 (圖1)。隨后，由于劃片，獲得半導 體器件100。
[0125] 根據(jù)本實施例，在移除Si襯底31之后并且在接合Si襯底32之前（圖10)，在步 驟S60(圖2)中，由碳化硅制成的SiC襯底11經(jīng)歷熱處理。因此，這種SiC襯底可以在Si 襯底31和32不能承受的高溫下經(jīng)歷熱處理。而且，還可以執(zhí)行中介部91和92不能承受 的高溫下的熱處理。
[0126] 而且，通過使用Si襯底31和32,在這種熱處理之前和之后，可以實現(xiàn)對能夠由標 準半導體制造設(shè)備加工的襯底尺寸的適應性。具體而言，通過使用具有不小于約150_尺 寸的Si襯底31和32,可以使用適于具有不小于約150mm尺寸的襯底的半導體制造設(shè)備。
[0127] 而且，在步驟S30(圖2)中，SiC襯底11在中介部91介于中間的情況下接合至Si 襯底31上（圖6和7)。因此，可以在碳化硅和用于Si襯底31的材料的硅之間沒有粘合的 情況下接合SiC襯底11。
[0128] 而且，在步驟S50(圖2)中，如圖10中所示，通過移除中介部91 (圖9)，Si襯底31 可以被容易地分離。中介部91可以容易地通過濕法蝕刻而移除。
[0129] 而且，在步驟S20(圖2)中，作為中介部91的一部分的氧化物膜31i形成在Si襯 底31上。因此，中介部91的至少一部分可以通過Si襯底31的加工來形成。而且，因為形 成了由氧化物制成的氧化物膜3Π ，因此中介部91的至少一部分可以由氧化物層形成。由 氧化物制成的氧化物膜31i可以通過Si襯底31的熱氧化形成。因此，可以容易地形成作 為中介部91的至少一部分的氧化物層。
[0130] 而且，在步驟S20(圖2)中，作為中介部91的氧化物膜lli形成在SiC襯底11上。 因此，中介部91的至少一部分可以通過SiC襯底11的加工形成。氧化物膜lli可以通過 SiC襯底11的熱氧化形成。因此，可以容易地形成作為中介部91的至少一部分的氧化物膜 lli。
[0131] 而且，在步驟S10(圖2)中，因為Si襯底31 (圖4(A)和（B))由單晶硅制成，可以 容易地增強Si襯底31的平面性。因為均勻的熱氧化物膜可以容易地形成在具有單晶結(jié)構(gòu) 的Si襯底31上，因此步驟S20 (圖2)中形成的氧化物膜3Π (圖6)的平面性也變高。因 為平面性由此變高，因此步驟S30(圖2)中的接合強度（圖6)也會增強。
[0132] 而且，在步驟S40(圖2)中，雜質(zhì)注入SiC襯底11，并且在步驟S50(圖2)中，執(zhí)行 用于激活這些雜質(zhì)的熱處理。在步驟S50中的熱處理中，因為SiC襯底11還未接合至Si 襯底31和32中的任何一個（圖11)，因此可以避免由高溫下的熱處理造成的對Si襯底31 或32的損傷。
[0133] 而且，因為在步驟S90 (圖2)中移除了 Si襯底32,因此最終獲得的半導體器件100 可以具有小的厚度。相反，在制造工藝期間，由于SiC襯底11由Si襯底31或32支撐，因 此可以確保足夠的剛性。因此，步驟S10 (圖2)中準備的SiC襯底11可以具有例如不大于 150μπι的較小厚度。因此，可以降低SiC襯底11的成本。注意到，因為部分地還存在SiC 襯底11不由Si襯底31和32中的任何一個支撐的步驟，因此SiC襯底11優(yōu)選具有不小于 100 μ m的厚度。
[0134] 而且，在步驟S20(圖2)中，氧化物膜lli形成在SiC襯底11上，因此在步驟 S30(圖2)中，可以不直接將SiC襯底11接合至Si襯底31，而是將氧化物膜lli介于中間。 而且，以這種接合方式可以避免增加不希望的雜質(zhì)。
[0135] 優(yōu)選地，將步驟S10 (圖2)中準備的SiC襯底11的下表面（與Si襯底31相反的 表面）的表面平面性程度設(shè)定為lnm或更小。因此，可以增強SiC襯底11和Si襯底31之 間的接合強度。
[0136] 而且，優(yōu)選地，將步驟S10 (圖2)中準備的Si襯底31的上表面（與SiC襯底11 相反的表面）的表面平面性程度設(shè)定為lnm或更小。因此，可以增強SiC襯底11和Si襯 底31之間的接合強度。
[0137] 進一步優(yōu)選地，步驟S10 (圖2)中準備的SiC襯底11和Si襯底31中的每一個的 雜質(zhì)濃度不高于IX 1011原子/cm2。因此，通過降低雜質(zhì)對步驟S30中的接合的影響，可以 提高接合良率。
[0138] 進一步優(yōu)選地，在SiC襯底11約為75mm(3英寸）的情況下，SiC襯底11的翹曲 不大于30 μ m，并且在SiC襯底11約為100mm(4英寸）的情況下，其不大于45 μ m。因此， 有助于步驟S30中的接合。而且，通過使SiC襯底11的初始翹曲小，也可以容易地抑制接 合至Si襯底31之后的SiC襯底11的翹曲。因此，可以提高步驟S40(圖2)中的加工的精 度。
[0139] 進一步優(yōu)選地，在Si襯底31約為150mm(6英寸）的情況下，Si襯底31的翹曲不 大于100 μ m。因此，有助于步驟S30中的接合。而且，通過使Si襯底31的初始翹曲小，也 可以容易地抑制接合至SiC襯底11之后的Si襯底31的翹曲。因此，可以提高步驟S40 (圖 2)中的加工的精度。
[0140] 進一步優(yōu)選地，Si襯底32在形狀上類似于Si襯底31，并且更優(yōu)選地，SiC襯底11 在Si襯底31上的位置以及SiC襯底11在Si襯底32上的位置盡可能對齊。對于這種對 齊誤差來說，優(yōu)選地，在xy坐標系中在χ方向和y方向中的每一個上的誤差都處于100 μ m 以內(nèi)，并且旋轉(zhuǎn)誤差處于1.5°以內(nèi)。因此，可以提高在接合至Si襯底32上的SiC襯底11 的加工中的精度，尤其是光刻精度。
[0141] 雖然在本實施例中，在柵電極110的膜形成（圖13)之后，SiC襯底11接合至Si 襯底32上，但是可以在柵電極110的膜形成（圖13)之前執(zhí)行這種接合。注意到這種接合 在步驟S60(圖2)中的熱處理之后執(zhí)行。
[0142] 而且，雖然在步驟S20(圖2)中，氧化物膜lli和31i兩者都形成為中介部91，但 是可以僅形成其中一個。
[0143] 而且，步驟S50(圖2)中的Si襯底31的移除可以通過Si襯底31的蝕刻或研磨 (被稱為背面研磨）實現(xiàn)，而替代通過移除中介部91而造成的Si襯底31的分離。
[0144] 而且，在步驟S80(圖2)中或后續(xù)步驟中，鈍化膜可以形成在半導體器件100的上 表面上。
[0145] 而且，步驟S20(圖2)中，可以借助沉積方法而不是熱氧化方法來形成氧化物膜 3Π (支撐側(cè)涂覆層）或氧化物膜1Π (單晶側(cè)涂覆層）。因此，可以對用于中介部91的材 料進行廣泛選擇，并且例如也可以采用氧化物或氮化物。例如，氧化硅可以用作氧化物。例 如，氮化鈦可以用作氮化物。在這種情況下，可以通過使用醋酸過氧化氫溶液作為蝕刻劑的 濕法蝕刻實現(xiàn)中介部91的移除。這也適用于形成氧化物膜32i (圖14)的情況。
[0146] 優(yōu)選地，在步驟S40之前，在高于步驟S40中的單晶襯底11的加工中的最高溫度 的溫度下使氧化物膜31i經(jīng)歷熱處理。因此，可防止SiC襯底11在步驟S40期間從Si襯 底31剝離。其原因估計是由于這種熱處理而從通過沉積形成的氧化物膜3Π 中脫氣。例 如，在加熱至與離子注入關(guān)聯(lián)的約500°C時達到步驟S40中的最高溫度。更優(yōu)選地，在單晶 襯底11和Si襯底31彼此接合之前執(zhí)行這種熱處理。
[0147] 優(yōu)選地，在步驟S40之前，氧化物膜31i在1KKTC或更高的溫度下經(jīng)歷熱處理。在 氮氣氣氛下，在不低于1100°C且不高于1400°C的溫度下執(zhí)行這種熱處理2小時。因此，可 以防止SiC襯底11在步驟S40期間從Si襯底31剝離。其原因估計是由于這種熱處理而 從通過沉積形成的氧化物膜3Π 中脫氣。更優(yōu)選地，在單晶襯底11和Si襯底31彼此接合 之前執(zhí)行這種熱處理。
[0148] 優(yōu)選地，在步驟S80之前，在高于步驟S80中的單晶襯底11的加工中的最高溫度 的溫度下使氧化物膜32i經(jīng)歷熱處理。因此，可以防止SiC襯底11在步驟S80期間從Si襯 底32剝離。其原因估計是由于這種熱處理而從通過沉積形成的氧化物膜32i中脫氣。例 如，在加熱至與層間絕緣膜關(guān)聯(lián)的約l〇〇〇°C或加熱至與電極的合金化關(guān)聯(lián)的約800°C時達 到步驟S80中的最高溫度。更優(yōu)選地，在單晶襯底11和Si襯底32彼此接合之前執(zhí)行這種 熱處理。
[0149] 優(yōu)選地，在步驟S80之前，氧化物膜32i在1KKTC或更高的溫度下經(jīng)歷熱處理。例 如在氮氣氣氛下，在不低于1100°C且不高于1400°C的溫度下執(zhí)行這種熱處理2小時。因此， 可以防止SiC襯底11在步驟S80期間從Si襯底32剝離。其原因估計是由于這種熱處理 而從通過沉積形成的氧化物膜32i中脫氣。更優(yōu)選地，在單晶襯底11和Si襯底32彼此接 合之前執(zhí)行這種熱處理。
[0150] 而且，在步驟S10(圖2)中，可以準備由除單晶Si之外的材料制成的襯底以替代 Si襯底31作為單晶襯底。例如，這種材料是多晶SiC、Si02*藍寶石。這也適用于Si襯底 32的情況。
[0151] 而且，在步驟S20(圖2)中，可以拋光氧化膜31i的表面或替代其的支撐側(cè)涂覆 層。因此，可以提高接合至支撐側(cè)涂覆層的強度。在支撐側(cè)涂覆層的平面性可能低的情況 下特別需要這種拋光。支撐側(cè)涂覆層的平面性可能低的情況例如是指借助沉積方法形成 支撐側(cè)涂覆層的情況或支撐側(cè)涂覆層形成在具有多晶結(jié)構(gòu)的襯底上的情況。優(yōu)選地，借助 CMP (化學機械拋光）執(zhí)行拋光。
[0152] 而且，在步驟S20(圖2)中，可以拋光氧化物膜lli的表面或替代其的單晶側(cè)涂覆 層。因此，可以提高接合至單晶側(cè)涂覆層的強度。在單晶側(cè)涂覆層的平面性可能低的情況 下特別需要這種拋光。單晶側(cè)涂覆層的平面性可能低的情況例如是指借助沉積方法形成單 晶側(cè)涂覆層的情況。優(yōu)選地，借助CMP執(zhí)行拋光。
[0153] 而且，在上述拋光之后可以執(zhí)行所謂的RCA清洗。因此可以進一步提高接合強度。
[0154] 而且，可以在用于建立源電極111的歐姆連接的熱處理之前移除Si襯底32。在這 種情況下，可以在溫度高于Si襯底32能承受的溫度下執(zhí)行源電極111的熱處理。
[0155] (實施例2)
[0156] 在本實施例中，在步驟S20(圖2)中形成中介部的步驟中，圖案化中介部。具體而 言，實施例1中的Si襯底31的氧化物膜31i被圖案化以形成凹槽部。因此，如圖20(A)和 (B)中所示，形成具有凹槽部TR的氧化物膜31p(支撐側(cè)涂覆層）作為中介部的至少一部 分。
[0157] 隨后，如圖21(A)和⑶中所示，作為步驟S30(圖2)，基本上與實施例1相同，SiC 襯底11 (單晶襯底）在作為中介部的氧化物膜3lp和lli介于中間的情況下接合至Si襯 底31(第一支撐襯底）上。在這種接合中，通過圖案化中介部，即圖案化凹槽部TR而形成 的間隙GP被形成在SiC襯底11和Si襯底31之間。而且，如圖21㈧中所示，這種接合可 以實現(xiàn)為使得間隙GP與外部連通。這里的"外部"是指平面圖中位于SiC襯底11外部的 空間。
[0158] 因為其他特征都基本上與上述實施例1相同，因此相同或相應的元件具有所指定 的相同的參考符號并將不再贅述其說明。
[0159] 根據(jù)本實施例，如圖21(A)中所示，因為提供了與外部連通的間隙GP，因此通過在 步驟S50(圖2)中的濕法蝕刻期間將蝕刻劑從外部供應至間隙GP內(nèi)，蝕刻劑可以在短時間 段內(nèi)擴散進位于Si襯底31和SiC襯底11之間的區(qū)域中。因此，可以有效執(zhí)行濕法蝕刻。
[0160] (實施例3)
[0161] 在本實施例中，在步驟S20(圖2)中的中介部的圖案化不同于實施例2。具體而 言，如圖22中所示，形成氧化物膜31q(支撐側(cè)涂覆層）作為中介部的至少一部分。
[0162] 隨后，作為步驟S30(圖2)，基本上與實施例1相同，SiC襯底11 (單晶襯底）在作 為中介部的氧化物膜31q和lli介于中間的情況下接合至Si襯底31 (第一支撐襯底）上。 實現(xiàn)這種接合以使得類似于間隙GP (圖21)的間隙GP與外部隔絕，如平面圖中的SiC襯底 11的布置所示（圖22中的雙點劃線）。在平面圖中，以橫跨為尺寸SP的方式來密封間隙 GP (圖22)，并且優(yōu)選地，尺寸SP不小于10 μ m且不大于20 μ m。
[0163] 因為其他特征都基本上與上述實施例1或2相同，因此相同或相應的元件具有所 指定的相同的參考符號并將不再贅述其說明。
[0164] 根據(jù)本實施例，由于間隙GP被密封，因此可以防止異物進入間隙GP。而且，在后續(xù) 的濕法蝕刻中，一旦蝕刻劑到達間隙GP，蝕刻劑迅速地通過間隙GP擴散。因此，可以有效執(zhí) 行濕法蝕刻。
[0165] 而且，因為間隙GP被密封，可以防止由于蝕刻劑非故意引入到間隙GP造成的Si 襯底31的非故意剝離。
[0166] (實施例4)
[0167] 在本實施例中，在步驟S20(圖2)中的中介部的圖案化不同于實施例2。具體而 言，如圖23(A)和（B)中所示，形成氧化物膜311(支撐側(cè)涂覆層）作為中介部的至少一部 分。
[0168] 隨后，如圖24(A)和⑶中所示，作為步驟S30(圖2)，基本上與實施例1相同，SiC 襯底11 (單晶襯底）在作為中介部的氧化物膜3lr和lli介于中間的情況下接合至Si襯 底31 (第一支撐襯底）上。即使在接合之后，由于對中介部的圖案化，即對氧化物膜311的 圖案化，SiC襯底11的外周部也不受Si襯底31的限制。
[0169] 因為其他特征都基本上與上述實施例1或2相同，因此相同或相應的元件具有所 指定的相同的參考符號并將不再贅述其說明。
[0170] 根據(jù)本實施例，可以通過圖案化移除中介部91(圖5)的不需要的部分。而且，因 為由于這種圖案化而使間隙設(shè)置在SiC襯底11的外周部和Si襯底31之間，因此可以抑制 內(nèi)應力。因此可以抑制圖24⑶中的結(jié)構(gòu)中的SiC襯底11或Si襯底31的翹曲程度。
[0171] (實施例5)
[0172] 在本實施例中，與實施例1至4不同，沒有執(zhí)行步驟S20(圖2)。即，如圖25和26 中所示，SiC襯底11直接接合至Si襯底31上。因此，可以在不使用中介部91(圖6)的情 況下實現(xiàn)接合。
[0173] 隨后，如圖27中所示，執(zhí)行基本上與實施例1中的步驟S40(圖2)相同的步驟。隨 后，移除Si襯底31。例如可以通過背面研磨實現(xiàn)這種移除。注意到可以采用由氧化物制成 的襯底以代替Si襯底31，并且在這種情況下，可以通過濕法蝕刻而不是背面研磨來移除氧 化物。例如，Si0 2或藍寶石可以用作氧化物。
[0174] 因為其他特征都基本上與上述實施例1相同，因此相同或相應的元件具有所指定 的相同的參考符號并將不再贅述其說明。
[0175] (實施例6)
[0176] 在本實施例中，作為步驟S10 (圖2)，準備兩個或更多的SiC襯底11 (單晶襯底）。 因此,在步驟S30中，如圖28中所示，多個SiC襯底11中的每一個都接合至Si襯底31上。 注意到可以執(zhí)行或可以不執(zhí)行步驟S20(圖2)。在執(zhí)行該步驟的情況下，例如，形成中介部 的步驟可以與實施例1至3中的任何一個相同。
[0177] 因為其他特征都基本上與上述實施例1至4中的任何一個相同，因此相同或相應 的元件具有所指定的相同的參考符號并將不再贅述其說明。
[0178] 根據(jù)本實施例（圖28)，與僅采用單個SiC襯底11(圖7(A))的情況相比，可以增 加 Si襯底31 (或Si襯底32)上由碳化硅制成的SiC襯底11形成的部分的比例。因此，可 以提高制造半導體器件100 (圖1)的效率。
[0179] (附加聲明）
[0180] 注意到還可以采用在上述描述中示例的碳化硅半導體器件中互換導電類型的構(gòu) 造，即還可以采用P型和η型互換的構(gòu)造。
[0181] 碳化硅半導體器件不限于上述示例的垂直DiMOSFET，并且例如其可以是溝槽 M0SFET。而且，其可以是除M0SFET之外的MISFET (金屬絕緣體半導體場效應晶體管）。而 且，半導體器件可以是除MISFET之外的晶體管，并且例如其可以是JFET (結(jié)型場效應晶體 管）或IGBT(絕緣柵雙極晶體管）。而且，半導體器件不必須是晶體管，并且例如其可以是 二極管。二極管例如是肖特基勢壘二極管。
[0182] 應當理解本文公開的實施例在各個方面都是說明性而非限制性的。本發(fā)明的范圍 由權(quán)利要求項限定，而不是由上述說明書限定，并且旨在包括等效于權(quán)利要求項的范圍和 含義內(nèi)的任何變型。
[0183] 參考標記列表
[0184] 1131(：襯底（單晶襯底）；111氧化物膜（單晶側(cè)涂覆層）；11」，111^，311^氧化物膜 ； 31Si襯底（第一支撐襯底）；31i，31p，31q，31r，32i，32k氧化物膜（支撐側(cè)涂覆層）；32Si 襯底（第二支撐襯底）；70抗蝕劑層；91，92中介部；100半導體器件（碳化硅半導體器件）； 110柵電極；111源電極；112漏電極；121緩沖層；122反向擊穿電壓保持層；123p區(qū)；124n+ 區(qū)；125p+區(qū)；126柵極氧化物膜；127上部源電極；GP間隙；以及TR凹槽部。
【權(quán)利要求】
1. 一種制造碳化硅半導體器件的方法，包括以下各步驟： 準備由碳化硅制成的至少一個單晶襯底以及具有比所述至少一個單晶襯底中的每一 個單晶襯底的尺寸大的尺寸的第一支撐襯底； 將所述至少一個單晶襯底中的每一個單晶襯底接合至所述第一支撐襯底上； 對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工； 在對所述至少一個單晶襯底執(zhí)行加工的步驟之后，移除所述第一支撐襯底； 在移除所述第一支撐襯底的步驟之后，使所述至少一個單晶襯底經(jīng)歷熱處理； 在使所述至少一個單晶襯底經(jīng)歷熱處理的步驟之后，將所述至少一個單晶襯底中的每 一個單晶襯底接合至第二支撐襯底上，所述第二支撐襯底具有比所述至少一個單晶襯底中 的每一個單晶襯底的尺寸大的尺寸；以及 對被接合至所述第二支撐襯底的所述至少一個單晶襯底執(zhí)行加工。
2. 根據(jù)權(quán)利要求1所述的制造碳化硅半導體器件的方法，進一步包括以下步驟： 在所述至少一個單晶襯底中的每一個單晶襯底和所述第一支撐襯底中的至少任何一 個上形成中介部，所述中介部由與碳化硅和用于所述第一支撐襯底的材料中的各個材料不 同的材料制成， 其中， 通過在使所述中介部介于中間的情況下將所述至少一個單晶襯底中的每一個單晶襯 底接合至所述第一支撐襯底上，來執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的 所述步驟。
3. 根據(jù)權(quán)利要求2所述的制造碳化硅半導體器件的方法，其中， 移除所述第一支撐襯底的所述步驟包括移除所述中介部的步驟。
4. 根據(jù)權(quán)利要求3所述的制造碳化硅半導體器件的方法，其中，通過濕法蝕刻來執(zhí)行 移除所述中介部的所述步驟。
5. 根據(jù)權(quán)利要求2至4中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成中介部的所述步驟包括在所述第一支撐襯底上形成作為至少一部分所述中介部 的支撐側(cè)涂覆層的步驟。
6. 根據(jù)權(quán)利要求5所述的制造碳化硅半導體器件的方法，其中， 所述第一支撐襯底由多晶碳化硅制成。
7. 根據(jù)權(quán)利要求5或6所述的制造碳化硅半導體器件的方法，其中， 形成支撐側(cè)涂覆層的所述步驟包括在所述第一支撐襯底上沉積所述支撐側(cè)涂覆層的 步驟。
8. 根據(jù)權(quán)利要求7所述的制造碳化硅半導體器件的方法，進一步包括以下步驟： 在對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的步驟之前，在高 于對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的步驟中的最高溫度 的溫度下，使所述支撐側(cè)涂覆層經(jīng)歷熱處理。
9. 根據(jù)權(quán)利要求7所述的制造碳化硅半導體器件的方法，進一步包括以下步驟： 在對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的步驟之前，在不 低于1KKTC的溫度下使所述支撐側(cè)涂覆層經(jīng)歷熱處理。
10. 根據(jù)權(quán)利要求7至9中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成支撐側(cè)涂覆層的所述步驟包括對所述支撐側(cè)涂覆層的表面進行拋光的步驟。
11. 根據(jù)權(quán)利要求5所述的制造碳化硅半導體器件的方法，其中， 形成支撐側(cè)涂覆層的所述步驟被執(zhí)行為形成由氧化物制成的所述支撐側(cè)涂覆層。
12. 根據(jù)權(quán)利要求11所述的制造碳化硅半導體器件的方法，其中， 通過所述第一支撐襯底的熱氧化，來形成由氧化物制成的所述支撐側(cè)涂覆層。
13. 根據(jù)權(quán)利要求12所述的制造碳化硅半導體器件的方法，其中， 所述第一支撐襯底由單晶硅制成。
14. 根據(jù)權(quán)利要求2至13中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成中介部的所述步驟包括在所述至少一個單晶襯底中的每一個單晶襯底上形成作 為至少一部分所述中介部的單晶側(cè)涂覆層的步驟。
15. 根據(jù)權(quán)利要求14所述的制造碳化硅半導體器件的方法，其中， 形成單晶側(cè)涂覆層的所述步驟包括在所述至少一個單晶襯底中的每一個單晶襯底上 沉積所述單晶側(cè)涂覆層的步驟。
16. 根據(jù)權(quán)利要求15所述的制造碳化硅半導體器件的方法，其中， 形成單晶側(cè)涂覆層的所述步驟包括對所述單晶側(cè)涂覆層的表面進行拋光的步驟。
17. 根據(jù)權(quán)利要求14所述的制造碳化硅半導體器件的方法，其中， 通過所述至少一個單晶襯底中的每一個單晶襯底的熱氧化，來形成所述單晶側(cè)涂覆 層。
18. 根據(jù)權(quán)利要求2至17中的任何一項所述的制造碳化硅半導體器件的方法，其中， 形成中介部的所述步驟包括圖案化所述中介部的步驟。
19. 根據(jù)權(quán)利要求18所述的制造碳化硅半導體器件的方法，其中， 執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟，以在所述至少一個 單晶襯底中的每一個單晶襯底和所述第一支撐襯底之間通過所述中介部的所述圖案化而 形成間隙。
20. 根據(jù)權(quán)利要求19所述的制造碳化硅半導體器件的方法，其中， 執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟，以密封所述間隙。
21. 根據(jù)權(quán)利要求19所述的制造碳化硅半導體器件的方法，其中， 執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟，以使得所述間隙與 外部連通。
22. 根據(jù)權(quán)利要求1所述的制造碳化硅半導體器件的方法，其中， 通過將所述至少一個單晶襯底中的每一個單晶襯底直接接合至所述第一支撐襯底上， 來執(zhí)行接合所述至少一個單晶襯底中的每一個單晶襯底的所述步驟。
23. 根據(jù)權(quán)利要求22所述的制造碳化硅半導體器件的方法，其中， 所述第一支撐襯底由氧化物制成。
24. 根據(jù)權(quán)利要求1至23中的任何一項所述的制造碳化硅半導體器件的方法，其中， 對被接合至所述第一支撐襯底的所述至少一個單晶襯底執(zhí)行加工的所述步驟包括將 雜質(zhì)注入所述至少一個單晶襯底中的步驟，以及 執(zhí)行使所述至少一個單晶襯底經(jīng)歷熱處理的所述步驟，以激活所述雜質(zhì)。
25. 根據(jù)權(quán)利要求1至24中的任何一項所述的制造碳化硅半導體器件的方法，其中， 所述至少一個單晶襯底包括多個單晶襯底。
26.根據(jù)權(quán)利要求1至25中的任何一項所述的制造碳化硅半導體器件的方法，進一步 包括移除所述第二支撐襯底的步驟。
【文檔編號】H01L21/306GK104126218SQ201380010425
【公開日】2014年10月29日 申請日期:2013年2月5日 優(yōu)先權(quán)日:2012年3月21日
【發(fā)明者】堀井拓 申請人:住友電氣工業(yè)株式會社
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1