專利名稱：Ldmos的制造方法
技術領域：
本發(fā)明涉及半導體制造領域，特別涉及橫向擴散金屬氧化物半導體(LDM0S， Lateral Diffused Medal-Oxide-Semiconductor)白勺造方法。
背景技術：
橫向擴散金屬氧化物半導體主要應用于功率集成電路，例如面向移動電話基站的 射頻功率放大器，也可以應用于高頻(HF)、特高頻(VHF)與超高頻(UHF)廣播傳輸器以及微 波雷達與導航系統(tǒng)等。LDMOS技術為新一代基站放大器帶來較高的功率峰均比、更高增益與 線性度，同時為多媒體服務帶來更高的數(shù)據(jù)傳輸率。對于用作功率集成電路的半導體器件，其導通電阻(Rdson)和擊穿電壓(BV， Breakdown Voltage)是衡量其器件性能的兩個重要指標。對于LDMOS來說，其導通內(nèi)阻、 擊穿電壓與源極和漏極間的距離有較大關聯(lián)。參照圖1所示，現(xiàn)有技術的一種LDM0S，其包 括襯底10 ；襯底10中的深阱30 ；襯底中用于隔離器件的隔離層20 ；深阱30中及隔離層 20間，由輕摻雜區(qū)40和重摻雜區(qū)62構(gòu)成的源極；深阱30中及隔離層20間，由重摻雜區(qū)61 構(gòu)成的漏極；深阱30中，源極區(qū)和漏極區(qū)之間的絕緣層50 ；絕緣層50上的絕緣構(gòu)件70 ；絕 緣構(gòu)件70上的柵電極層80。在例如公開號為CN1725508A的中國專利申請中還能發(fā)現(xiàn)更多 相關的LDMOS結(jié)構(gòu)。形如圖1所示的LDM0S，其源極和漏極間的距離為橫向距離，如箭頭所示。隨著橫 向距離的減小，所述LDMOS的導通內(nèi)阻也減??；而隨著橫向距離的增大，所述LDMOS的擊穿 電壓也增大。因此，為滿足對LDMOS的導通內(nèi)阻、擊穿電壓的要求，需要通過調(diào)整源極和漏 極間的橫向距離來實現(xiàn)。然而，隨著器件尺寸越來越小，對于上述結(jié)構(gòu)的LDMOS的調(diào)整所受的限制也越來 越大。也就是說，上述結(jié)構(gòu)的LDMOS已漸漸不適合現(xiàn)今器件尺寸縮小的趨勢。

發(fā)明內(nèi)容
本發(fā)明解決的問題是在器件尺寸不斷縮小的情況下，提供具有低導通電阻和高擊 穿電壓的LDMOS。為解決上述問題，本發(fā)明提供一種LDMOS的制造方法，包括在已形成有隔離結(jié)構(gòu)的半導體襯底中形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成源極/漏極區(qū)；在所述柵極結(jié)構(gòu)另一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成孔洞；采用選擇性外延的方法在所述孔洞中填充導電材料形成漏極/源極區(qū)。與現(xiàn)有技術相比，上述LDMOS的制造方法具有以下優(yōu)點通過上述LDMOS的制造方 法獲得的LDM0S，其導通電阻及擊穿電壓可通過所形成的漏極/源極區(qū)的深度進行控制。從 而在源極和漏極間的橫向距離縮小時，仍可通過調(diào)整漏極/源極區(qū)的深度來獲得具有低導 通電阻和/或高擊穿電壓的器件。
并且，所述LDMOS的制造方法具有較少的工藝步驟，也提高了制造LDMOS的效率。


圖1是現(xiàn)有技術的一種LDMOS的結(jié)構(gòu)示意圖；圖2是本發(fā)明LDMOS的制造方法的一種實施方式流程圖；圖3至圖12是圖2所示LDMOS的制造方法的實例示意圖。
具體實施例方式參照圖2所示，本發(fā)明LDMOS的制造方法的一種實施方式包括步驟sl，在半導體襯底上形成深阱；步驟s2，在所述半導體襯底中形成隔離結(jié)構(gòu)；步驟S3，在已形成有隔離結(jié)構(gòu)的半導體襯底中形成柵極結(jié)構(gòu)；步驟s4，在柵極結(jié)構(gòu)一側(cè)與所述隔離結(jié)構(gòu)間的半導體襯底中形成源極區(qū)；步驟s5，在柵極結(jié)構(gòu)另一側(cè)與所述隔離結(jié)構(gòu)間的半導體襯底中形成孔洞；步驟s6，采用選擇性外延的方法在所述孔洞中填充漏極導電材料形成漏極區(qū)。上述實施方式中，在形成漏極區(qū)時，采用了深接觸孔的方法，即使得漏極區(qū)深埋于 半導體襯底中，通過接觸孔與外部連接。通過該方法，最終形成的LDM0S，其源極和漏極的距 離并非如現(xiàn)有技術般為源、漏極間的橫向距離，而是源極和具有一定深度的漏極間的斜線 距離。從而，漏極區(qū)的深度決定了源極和漏極間的距離。當需要較小導通電阻時，則源極和漏極間的距離需要較短，相應地，漏極區(qū)的深度 就可以較淺；而當需要較大擊穿電壓時，則源極和漏極間的距離需要較大，相應地，漏極區(qū) 的深度就可以較深。由此可知，在根據(jù)導通電阻、擊穿電壓等需求進行器件參數(shù)調(diào)整時，只需調(diào)整漏極 區(qū)的深度，而無需調(diào)整源極和漏極間的橫向距離。據(jù)此可以推得，對于不同導通電阻、擊穿 電壓要求的LDM0S，其源極和漏極間的橫向距離可以完全相同，區(qū)別僅在于漏極區(qū)的深度不 同。由于所述LDMOS的導通電阻、擊穿電壓并非由源極和漏極間的橫向距離決定，當源極和 漏極間的橫向距離需要縮小時，仍可提供具有低導通電阻和/或高擊穿電壓的器件。以下通過具體的LDMOS的制造過程舉例進行進一步說明。結(jié)合圖2和圖3所示，如步驟sl所述，在半導體襯底100中形成深阱200。所述形 成深阱200的方法通常采用離子注入的方法。例如，在P型半導體襯底100中形成N型深 阱，就可以通過對P型半導體襯底進行N型離子注入的方法來實現(xiàn)。繼續(xù)參照圖2所示，接著如步驟s2所述，在所述半導體襯底中形成隔離結(jié)構(gòu)。形 成隔離結(jié)構(gòu)的方法可以采用淺溝槽隔離(STI)的方法。參照圖3至圖6所示，形成淺溝槽 隔離的過程具體可以包括如下步驟首先，在所述半導體襯底100中形成溝槽300。所述形成溝槽300的方法可以采用 蝕刻的方法。接下來，在所述半導體襯底100表面及溝槽300中形成氧化硅層301，并在氧化硅 層301上形成氮化硅層302，所述氮化硅層302填滿溝槽300。形成氧化硅層301的方法可 以采用熱氧化的方法。而形成氮化硅層302的方法可以采用化學氣相沉積的方法。
然后，去除溝槽300外的氮化硅層302形成隔離結(jié)構(gòu)303，并去除N型深阱表面的 氧化硅層301。所述形成隔離結(jié)構(gòu)303的方法可以采用化學機械研磨(CMP)的方法。結(jié)合圖2和圖7、圖8所示，如步驟s3所述，在已形成有隔離結(jié)構(gòu)303的半導體襯 底100中形成柵極結(jié)構(gòu)。其過程具體可以包括如下步驟繼續(xù)參照圖7所示，在深阱200中形成溝槽400。所述形成溝槽400的方法可以采 用蝕刻的方法。繼續(xù)參照圖8所示，在所述溝槽400中依次形成柵絕緣層401以及柵電極層402。 例如，所述柵絕緣層401可以為氧化硅，所述柵電極層402可以為多晶硅。具體地說，首先通過熱氧化或化學氣相沉積的方法在半導體襯底100表面及溝槽 400中形成氧化硅。然后，通過化學氣相沉積的方法在所述氧化硅上形成多晶硅，所述多晶 硅填滿溝槽400。接下來，通過化學機械研磨的方法去除溝槽400外的氧化硅及多晶硅，以 形成柵極結(jié)構(gòu)。繼續(xù)參照圖2所示，如步驟s4所述，在柵極結(jié)構(gòu)一側(cè)與所述隔離結(jié)構(gòu)間的半導體 襯底中形成源極區(qū)。其過程具體可以包括如下步驟參照圖9所示，在柵極結(jié)構(gòu)一側(cè)與隔離結(jié)構(gòu)303間的半導體襯底100中形成第一 摻雜區(qū)501。例如，通過P型離子注入的方法，在隔離結(jié)構(gòu)303與柵極結(jié)構(gòu)一側(cè)間的半導體 襯底100中形成P型輕摻雜區(qū)。例如，以硼離子(B+)進行離子注入，硼離子的注入劑量可 以為1014/cm2，注入的能量為50KeV。繼續(xù)參照圖9所示，在所述第一摻雜區(qū)501中形成第二摻雜區(qū)502。例如，通過N+ 離子注入的方法，在P型輕摻雜區(qū)中形成N+摻雜區(qū)，以形成源極區(qū)。例如，以砷離子(As) 進行離子注入，砷離子的注入劑量可以為1014/cm2，注入的能量為lOKeV。結(jié)合圖2和圖10所示，如步驟s5所述，在柵極結(jié)構(gòu)另一側(cè)與所述隔離結(jié)構(gòu)303間 的半導體襯底100中形成孔洞600。所述形成孔洞600的方法可以采用等離子蝕刻的方法。繼續(xù)參照圖2所示，如步驟s6所述，采用選擇性外延的方法在所述孔洞中填充漏 極導電材料形成漏極區(qū)。其具體過程包括參照圖11所示，在所形成的孔洞600中形成絕緣層601。例如，所述絕緣層601 可以為氧化硅或氮化硅。例如，所述絕緣層601為氧化硅，可以采用熱氧化的方法在半導體 襯底100的表面及孔洞600中形成，所述氧化硅的厚度可以為lOOnm。又例如，所述絕緣層 601為氮化硅，可以采用化學氣相沉積的方法在半導體襯底100的表面及孔洞600中形成。參照圖12所示，采用選擇性外延的方法在所述孔洞600中填充導電材料，并去除 多余的絕緣層601，形成漏極區(qū)。例如，所述導電材料為N+硅。則所述過程具體可以包括如 下步驟首先，采用選擇性外延的方法在所述孔洞600中的絕緣層601上生長N+硅至填滿 所述孔洞600。例如，使用SiH2Cl2和HCl作為外延的硅化學源，使用PH3作為摻雜氣體，將 PH3添加到SiH2Cl2和HCl中，進行N+硅的外延生長，PH3的濃度為IO19 IO2Vcm30外延生 長的溫度為 1000°c 1100°C，壓力為 80Torr(lTorr = 0. 13332237kPa)。接著，去除孔洞600外的絕緣層601。所述去除孔洞600外的絕緣層601的方法可 以采用化學機械研磨的方法。如上述舉例說明的LDMOS的制造過程中，其源極區(qū)和漏極區(qū)的形成方法也可以互換，例如，依次形成P型輕摻雜區(qū)，在P型輕摻雜區(qū)中形成N+摻雜區(qū)，以形成漏極區(qū)；通過選 擇性外延的方法在孔洞600中生長N+硅，以形成源極區(qū)。其他過程可參考上述舉例說明， 就不在此重復了。綜上所述，通過上述LDMOS的制造方法獲得的LDM0S，其導通電阻及擊穿電壓可通 過所形成的漏極/源極區(qū)的深度進行控制。從而在源極和漏極間的橫向距離縮小時，仍可 通過調(diào)整漏極/源極區(qū)的深度來獲得具有低導通電阻和/或高擊穿電壓的器件。并且，所述LDMOS的制造方法具有較少的工藝步驟，也提高了制造LDMOS的效率。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權利要求所限定的范圍為準。
權利要求
一種LDMOS的制造方法，其特征在于，包括在已形成有隔離結(jié)構(gòu)的半導體襯底中形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成源極/漏極區(qū)；在所述柵極結(jié)構(gòu)另一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成孔洞；采用選擇性外延的方法在所述孔洞中填充導電材料形成漏極/源極區(qū)。
2.如權利要求1所述的LDMOS的制造方法，其特征在于，所述導電材料為N+硅，所述選 擇性外延的方法包括在所形成的孔洞中形成絕緣層；采用選擇性外延的方法在所述孔洞中填充導電材料至填滿所述孔洞； 去除孔洞外的絕緣層。
3.如權利要求2所述的LDMOS的制造方法，其特征在于，所述選擇性外延采用SiH2Cl2 和HCl作為外延的硅化學源，PH3作為摻雜氣體，選擇性外延生長的溫度為1000 °C 1100°C，壓力為 80Torro
4.如權利要求3所述的LDMOS的制造方法，其特征在于，所述PH3的濃度為IO19 102°/3cm ο
5.如權利要求1所述的LDMOS的制造方法，其特征在于，所述隔離結(jié)構(gòu)采用淺溝槽隔離 的方法形成。
6.如權利要求1所述的LDMOS的制造方法，其特征在于，在已形成有隔離結(jié)構(gòu)的半導體 襯底中形成柵極結(jié)構(gòu)，包括在所述半導體襯底中形成溝槽；在所述溝槽中依次形成柵絕緣層以及柵電極層；通過化學機械研磨的方法去除溝槽外的柵絕緣層以及柵電極層。
7.如權利要求6所述的LDMOS的制造方法，其特征在于，所述柵絕緣層為氧化硅，所述 柵電極層為多晶硅。
8.如權利要求1所述的LDMOS的制造方法，其特征在于，在所述柵極結(jié)構(gòu)一側(cè)與隔離結(jié) 構(gòu)間的半導體襯底中形成源極/漏極區(qū)，包括在柵極結(jié)構(gòu)一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成第一摻雜區(qū)； 在所述第一摻雜區(qū)中形成第二摻雜區(qū)。
9.如權利要求8所述的LDMOS的制造方法，其特征在于，所述第一摻雜區(qū)為輕摻雜區(qū)， 所述第二摻雜區(qū)為重摻雜區(qū)，均通過離子注入形成。
10.如權利要求1所述的LDMOS的制造方法，其特征在于，在所述柵極結(jié)構(gòu)另一側(cè)與隔 離結(jié)構(gòu)間的半導體中形成孔洞，采用蝕刻的方法。
全文摘要
一種LDMOS的制造方法，包括在已形成有隔離結(jié)構(gòu)的半導體襯底中形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成源極/漏極區(qū)；在所述柵極結(jié)構(gòu)另一側(cè)與隔離結(jié)構(gòu)間的半導體襯底中形成孔洞；采用選擇性外延的方法在所述孔洞中填充導電材料形成漏極/源極區(qū)。通過上述LDMOS的制造方法獲得的LDMOS，其導通電阻及擊穿電壓可通過所形成的漏極/源極區(qū)的深度進行控制。從而在源極和漏極間的橫向距離縮小時，仍可通過調(diào)整漏極/源極區(qū)的深度來獲得具有低導通電阻和/或高擊穿電壓的器件。并且，所述LDMOS的制造方法具有較少的工藝步驟，也提高了制造LDMOS的效率。
文檔編號H01L21/82GK101958282SQ20091005497
公開日2011年1月26日 申請日期2009年7月16日 優(yōu)先權日2009年7月16日
發(fā)明者三重野文健 申請人:中芯國際集成電路制造(上海)有限公司