本發(fā)明涉及一種半導(dǎo)體設(shè)計(jì)與制造的方法，特別涉及一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法。

背景技術(shù)：
MOS（金屬氧化物半導(dǎo)體）器件制造過程中，如果按照設(shè)計(jì)需要提供不同閾值電壓的器件，常規(guī)方法需要增加光罩（提高成本）才能夠?qū)崿F(xiàn)。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的目的是提供一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法，能夠提供一種新的方法，無需額外成本，可以采用同一進(jìn)程形成相同結(jié)構(gòu)但閾值電壓不同的器件。為了實(shí)現(xiàn)以上目的，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的：一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法，在利用掩膜對(duì)MOS器件的源極漏極執(zhí)行離子注入的步驟如下：步驟1：所述的掩膜包含附加掩膜部分，所述的附加掩膜部分設(shè)置在多晶硅柵極上方；步驟2：利用包含附加掩膜部分的掩膜執(zhí)行源極和漏極的離子注入。在所述的步驟1中，所述的掩膜還包含：源極側(cè)的第一掩膜部分和漏極側(cè)的第二掩膜部分。所述的附加掩膜部分的一端靠近源極側(cè)，該附加掩膜部分覆蓋將要形成的源極與多晶硅柵極的重疊區(qū)，但不影響源極的離子注入；另一端為MOS器件在正常工作時(shí)導(dǎo)通狀態(tài)的源端溝道夾斷點(diǎn)。在步驟1中，在對(duì)稱結(jié)構(gòu)中，附加掩膜部分設(shè)置在多晶硅柵極上的中間位置。所述的采用同一進(jìn)程形成多種閾值電壓MOS器件的方法用于制造N或者P型溝道的MOS器件。所述的采用同一進(jìn)程形成多種閾值電壓MOS器件的方法用于長溝道器件。所述的長溝道器件為高壓MOS器件或常壓MOS器件。本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)：1、能夠采用同一進(jìn)程形成不同閾值電壓的器件；2、無需額外增加成本。附圖說明圖1為本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法的實(shí)施例之一的源極漏極注入步驟的示意圖；圖2為本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法的實(shí)施例之一的源極漏極注入步驟之后的示意圖；圖3為本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法的實(shí)施例之一的源極漏極注入步驟中使用的附加掩膜部分的示意圖；圖4為本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法的實(shí)施例之二的源極漏極注入步驟的示意圖；圖5為本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法的實(shí)施例之二的源極漏極注入步驟之后的示意圖；圖6為本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法的實(shí)施例之二的源極漏極注入步驟中使用的附加掩膜部分的示意圖。具體實(shí)施方式以下結(jié)合附圖，通過詳細(xì)說明一個(gè)較佳的具體實(shí)施例，對(duì)本發(fā)明做進(jìn)一步闡述。如圖1~圖6所示，一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法，在利用掩膜對(duì)MOS器件的源極漏極執(zhí)行離子注入的步驟如下：實(shí)施例之一：步驟1：如圖1所示，在掩膜的圖案中包含一個(gè)附加掩膜部分PR3，還包含：源極S側(cè)的第一掩膜部分PR1和漏極D側(cè)的第二掩膜部分PR2；如圖1和圖3所示，該附加掩膜部分PR3設(shè)置在多晶硅柵極G上方，其中，附加掩膜部分PR3的一端靠近源極S側(cè)，該附加掩膜部分PR3覆蓋將要形成的源極S與多晶硅柵極G的重疊區(qū)，但不影響源極S的離子注入；另一端為MOS器件在正常工作時(shí)導(dǎo)通狀態(tài)的源端溝道夾斷點(diǎn)，因而當(dāng)離子注入的進(jìn)程中，附加掩膜部分PR3覆蓋的源極S與多晶硅柵極G的重疊區(qū)，以及多晶硅柵極G未被附加掩膜部分PR3覆蓋的部分，形成了不同的閾值電壓。步驟2：如圖2和圖3所示，利用包含了附加掩膜部分PR3后的掩膜執(zhí)行源極S和漏極D的離子注入。其中，位于源極S側(cè)的第一掩膜部分PR1（第一掩膜部分部分PR1具體地處于源極S側(cè)淺溝槽隔離STI以左）和位于漏極D側(cè)的第二掩膜部分PR2（例如，第一掩膜部分PR1具體地處于漏極D側(cè)淺溝槽隔離STI以右），附加掩膜部分PR3掩蓋了將要形成的源極S區(qū)域與多晶硅柵極G以及源極S區(qū)域與多晶硅柵極G的重疊區(qū)，因此，在本實(shí)施例中，MOS器件制造方法的源極漏極的注入步驟中，利用第一掩膜部分PR1、第二掩膜部分PR2和附加掩膜部分PR3執(zhí)行離子注入以形成阱WE中的源極區(qū)域S和漏極區(qū)域D。實(shí)施例之二：步驟1：如圖4所示，在掩膜的圖案中包含一個(gè)附加掩膜部分PR3，還包含：源極S側(cè)的第一掩膜部分PR1和漏極D側(cè)的第二掩膜部分PR2；在MOS器件為對(duì)稱結(jié)構(gòu)時(shí)，如圖4和圖6所示，附加掩膜部分PR3設(shè)置在多晶硅柵極G上的中間位置，因而當(dāng)離子注入的進(jìn)程中，在附加掩膜部分PR3所覆蓋的多晶硅柵極G部分，以及未被附加掩膜部分PR3所覆蓋的多晶硅柵極G部分，形成了不同的閾值電壓。步驟2：如圖5和圖6所示，利用包含了附加掩膜部分PR3后的掩膜執(zhí)行源極S和漏極D的離子注入。其中，位于源極S側(cè)的第一掩膜部分PR1（第一掩膜部分部分PR1具體地處于源極S側(cè)淺溝槽隔離STI以左）和位于漏極D側(cè)的第二掩膜部分PR2（例如，第一掩膜部分PR1具體地處于漏極D側(cè)淺溝槽隔離STI以右），附加掩膜部分PR3掩蓋了多晶硅柵極G，因此，在本實(shí)施例中，MOS器件制造方法的源極漏極的注入步驟中，利用第一掩膜部分PR1、第二掩膜部分PR2和附加掩膜部分PR3執(zhí)行離子注入以形成阱WE中的源極區(qū)域S和漏極區(qū)域D。在以上實(shí)施例之一和實(shí)施例之二所述的采用同一進(jìn)程形成多種閾值電壓MOS器件的方法用于長溝道器件，譬如：高壓MOS器件或常壓MOS器件。綜上所述，本發(fā)明一種采用同一進(jìn)程形成多種閾值電壓MOS器件的方法，能夠提供一種新的方法，無需額外成本，可以采用同一進(jìn)程形成相同結(jié)構(gòu)但閾值電壓不同的器件。盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。