芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法
【專利摘要】本發(fā)明揭示了一種芯片測(cè)試結(jié)構(gòu)，用于測(cè)試芯片裂開(kāi)的原因，包括：平行且相互絕緣的第一測(cè)試金屬線以及第二測(cè)試金屬線；所述第一測(cè)試金屬線與第二測(cè)試金屬線為同一層金屬制成；所述第一測(cè)試金屬線與第二測(cè)試金屬線均具有始端墊片以及終端墊片，并各自圍繞芯片的保護(hù)環(huán)構(gòu)成非封閉的環(huán)狀，且所述第一測(cè)試金屬線位于所述第二測(cè)試金屬線的外側(cè)。本發(fā)明還提供該芯片測(cè)試結(jié)構(gòu)的測(cè)試方法，本發(fā)明的芯片測(cè)試結(jié)構(gòu)，能準(zhǔn)確評(píng)估封裝后的芯片裂開(kāi)是前道制造的過(guò)程中形成的，還是后道制造的過(guò)程中形成的。
【專利說(shuō)明】芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造業(yè)中的可靠性（Reliability)領(lǐng)域，特別是涉及一種芯片 測(cè)試結(jié)構(gòu)及其測(cè)試方法。

【背景技術(shù)】
[0002] 在半導(dǎo)體制造領(lǐng)域，為了對(duì)制造工藝進(jìn)行監(jiān)控，保證半導(dǎo)體器件的可靠性，通常的 做法是在器件中形成測(cè)試結(jié)構(gòu)（testkey)，用于一些關(guān)鍵參數(shù)的測(cè)試。
[0003] 半導(dǎo)體芯片的制備過(guò)程分為前道制造過(guò)程和后道封裝過(guò)程，其中，前道制造過(guò)程 為：在一片空白的晶圓（wafer)上制備出多個(gè)具有重復(fù)結(jié)構(gòu)的芯片（chip)，每個(gè)芯片內(nèi)的 器件結(jié)構(gòu)周圍通過(guò)保護(hù)環(huán)（seal ring)進(jìn)行保護(hù)，保護(hù)環(huán)是一種保護(hù)、鈍化層結(jié)構(gòu)，保護(hù)環(huán) 外具有劃片槽（scrible line);后道封裝過(guò)程為：沿預(yù)定的劃片槽將晶圓進(jìn)行切割，形成 多個(gè)分立芯片，然后再對(duì)分立的芯片進(jìn)行封裝。然而，在封裝過(guò)程中，需要對(duì)芯片上的墊片 (pad)進(jìn)行焊接（bounding),在焊接的過(guò)程中，芯片受到應(yīng)力的作用，芯片中的介質(zhì)層會(huì)形 成裂痕，在芯片的邊緣會(huì)出現(xiàn)芯片裂開(kāi)（chip crack)，形成圖la和圖lb所示的缺陷，從而 造成芯片的性能不佳。
[0004] 然而，在實(shí)際的半導(dǎo)體芯片的制備過(guò)程中，前道制造的過(guò)程中同樣會(huì)形成芯片裂 開(kāi)。但是，現(xiàn)有技術(shù)的芯片測(cè)試結(jié)構(gòu)和芯片測(cè)試方法，只能檢測(cè)出芯片的邊緣是否出現(xiàn)芯片 裂開(kāi)，不能區(qū)分芯片裂開(kāi)是前道制造的過(guò)程中形成的，還是后道制造的過(guò)程中形成的。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于，提供一種芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法，能準(zhǔn)確評(píng)估封裝后的 芯片裂開(kāi)是前道制造的過(guò)程中形成的，還是后道制造的過(guò)程中形成的。
[0006] 為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種芯片測(cè)試結(jié)構(gòu)，用于測(cè)試芯片裂開(kāi)的原因， 包括：平行且相互絕緣的第一測(cè)試金屬線以及第二測(cè)試金屬線；所述第一測(cè)試金屬線與第 二測(cè)試金屬線為同一層金屬制成；所述第一測(cè)試金屬線與第二測(cè)試金屬線均具有始端墊片 以及終端墊片，并各自圍繞芯片的保護(hù)環(huán)構(gòu)成非封閉的環(huán)狀，且所述第一測(cè)試金屬線位于 所述第二測(cè)試金屬線的外側(cè)。
[0007] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述第一測(cè)試金屬線與第二測(cè)試金屬線之間 的間距為2微米?8微米。
[0008] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述芯片測(cè)試結(jié)構(gòu)還包括至少一與所述第一 測(cè)試金屬線電連接的第一焊墊，以及至少一與所述第二測(cè)試金屬線電連接的第二焊墊。
[0009] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述第一測(cè)試金屬線以及第二測(cè)試金屬線上 均定義有檢測(cè)點(diǎn)，所述檢測(cè)點(diǎn)將第一測(cè)試金屬線以及第二測(cè)試金屬線分成若干檢測(cè)段；所 述至少一第一焊墊分別與第一測(cè)試金屬線上的檢測(cè)點(diǎn)連接，所述至少一第二焊墊分別與第 二測(cè)試金屬線上的檢測(cè)點(diǎn)連接。
[0010] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述第一測(cè)試金屬線上的檢測(cè)點(diǎn)的數(shù)量與所 述第二測(cè)試金屬線上的檢測(cè)點(diǎn)的數(shù)量相等。
[0011] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述第一測(cè)試金屬線上的各檢測(cè)段長(zhǎng)度相等， 所述第二測(cè)試金屬線上的各檢測(cè)段長(zhǎng)度相等。
[0012] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述第一測(cè)試金屬線與所述保護(hù)環(huán)之間的間 距為2微米?8微米。
[0013] 進(jìn)一步的，在所述芯片測(cè)試結(jié)構(gòu)中，所述第一測(cè)試金屬線和第二測(cè)試金屬線為所 述芯片的互連層中的任一金屬層。
[0014] 根據(jù)本發(fā)明的另一面，本發(fā)明還提供一種采用所述芯片測(cè)試結(jié)構(gòu)的芯片測(cè)試方 法，包括：
[0015] 檢測(cè)所述第一測(cè)試金屬線的斷路情況；
[0016] 檢測(cè)所述第二測(cè)試金屬線的斷路情況；
[0017] 根據(jù)所述第一測(cè)試金屬線和第二測(cè)試金屬線的斷路情況，判斷芯片裂開(kāi)的原因， 如果僅有所述第二測(cè)試金屬線上存在斷路，則芯片裂開(kāi)是由后道封裝時(shí)造成的；如果僅有 所述第一測(cè)試金屬線上存在斷路，或所述第一測(cè)試金屬線和第二測(cè)試金屬線上均存在斷 路，則芯片裂開(kāi)是由前道制造時(shí)造成的。
[0018] 進(jìn)一步的，在所述芯片測(cè)試方法中，包括：
[0019] 在所述第一測(cè)試金屬線的始端墊片上加電壓，測(cè)量所述第一測(cè)試金屬線的終端墊 片的電流，以檢測(cè)所述第一測(cè)試金屬線的斷路情況；
[0020] 在所述第二測(cè)試金屬線的始端墊片上加電壓，測(cè)量所述第一測(cè)試金屬線的終端墊 片的電流，以檢測(cè)所述第二測(cè)試金屬線的斷路情況。
[0021] 進(jìn)一步的，在所述芯片測(cè)試方法中，所述芯片測(cè)試結(jié)構(gòu)還包括至少一與所述第一 測(cè)試金屬線電連接的第一焊墊，以及至少一與所述第二測(cè)試金屬線電連接的第二焊墊，所 述第一測(cè)試金屬線以及第二測(cè)試金屬線上均定義有檢測(cè)點(diǎn)，所述檢測(cè)點(diǎn)將第一測(cè)試金屬線 以及第二測(cè)試金屬線分成若干檢測(cè)段；所述各第一焊墊分別與第一測(cè)試金屬線上的檢測(cè)點(diǎn) 連接，各第二焊墊分別與第二測(cè)試金屬線上的檢測(cè)點(diǎn)連接，所述芯片測(cè)試方法還包括：
[0022] 如果僅有所述第二測(cè)試金屬線上存在斷路，檢測(cè)所述第二測(cè)試金屬線的各檢測(cè)段 的斷路情況，以確定具體的裂開(kāi)位置；
[0023] 如果僅有所述第一測(cè)試金屬線上存在斷路，檢測(cè)所述第二測(cè)試金屬線的各檢測(cè)段 的斷路情況，以確定具體的裂開(kāi)位置；
[0024] 如果所述第一測(cè)試金屬線和第二測(cè)試金屬線上均存在斷路，檢測(cè)所述第一測(cè)試金 屬線和第二測(cè)試金屬線的各檢測(cè)段的斷路情況，以確定具體的裂開(kāi)位置。
[0025] 與現(xiàn)有技術(shù)相比，本發(fā)明提供的芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法具有以下優(yōu)點(diǎn)：
[0026] 1、本發(fā)明提供的芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法，該芯片測(cè)試結(jié)構(gòu)具有平行且相互絕 緣的第一測(cè)試金屬線以及第二測(cè)試金屬線，兩者均具有始端墊片以及終端墊片，并各自圍 繞芯片的保護(hù)環(huán)構(gòu)成非封閉的環(huán)狀，且所述第一測(cè)試金屬線位于所述第二測(cè)試金屬線的外 偵牝與現(xiàn)有技術(shù)相比，本發(fā)明的芯片測(cè)試結(jié)構(gòu)根據(jù)不同原因造成的芯片裂開(kāi)的位置不同，進(jìn) 行判斷，如果僅有所述第二測(cè)試金屬線上存在斷路，則芯片裂開(kāi)是由后道封裝時(shí)造成的；如 果僅有所述第一測(cè)試金屬線上存在斷路，或所述第一測(cè)試金屬線和第二測(cè)試金屬線上均存 在斷路，則芯片裂開(kāi)是由前道制造時(shí)造成的，該方法簡(jiǎn)單、準(zhǔn)確，能準(zhǔn)確評(píng)估封裝后的芯片 裂開(kāi)的原因。
[0027] 2、本發(fā)明提供的芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法，該芯片測(cè)試結(jié)構(gòu)還包括至少一與所 述第一測(cè)試金屬線電連接的第一焊墊，以及至少一與所述第二測(cè)試金屬線電連接的第二焊 墊，當(dāng)所述第一測(cè)試金屬線或第二測(cè)試金屬線存在斷路情況時(shí)，可以通過(guò)檢測(cè)各第一焊墊 與所述第一測(cè)試金屬線的始端墊片之間是否存在斷路，或檢測(cè)各第二焊墊與所述第二測(cè)試 金屬線的始端墊片之間是否存在斷路，以確定具體的裂開(kāi)位置，從而進(jìn)一步地方便分析芯 片裂開(kāi)的原因。

【專利附圖】

【附圖說(shuō)明】
[0028] 圖la-圖lb為現(xiàn)有技術(shù)中的芯片裂開(kāi)的掃面電子顯微鏡照片；
[0029] 圖2為本發(fā)明一實(shí)施例中芯片測(cè)試結(jié)構(gòu)的示意圖；
[0030] 圖3為本發(fā)明一實(shí)施例中芯片測(cè)試方法的流程圖；
[0031] 圖4為本發(fā)明又一實(shí)施例中芯片測(cè)試結(jié)構(gòu)的示意圖。

【具體實(shí)施方式】
[0032] 現(xiàn)有技術(shù)的芯片測(cè)試結(jié)構(gòu)和芯片測(cè)試方法，只能檢測(cè)出芯片的邊緣是否出現(xiàn)芯片 裂開(kāi)，不能區(qū)分芯片裂開(kāi)是前道制造的過(guò)程中形成的，還是后道制造的過(guò)程中形成的。發(fā)明 人經(jīng)過(guò)對(duì)現(xiàn)有技術(shù)中芯片結(jié)構(gòu)的深入研究發(fā)現(xiàn)，由于芯片上的墊片位于所述芯片的中心位 置區(qū)域，所以在封裝過(guò)程中，對(duì)芯片上的墊片進(jìn)行焊接而形成的芯片裂開(kāi)是從所述芯片的 墊片向外蔓延開(kāi)裂形成的。發(fā)明人進(jìn)一步研究發(fā)現(xiàn)，在前道制造的過(guò)程中芯片裂開(kāi)的形成 往往是由于制造工藝的問(wèn)題，而制造工藝的問(wèn)題往往會(huì)反應(yīng)在整個(gè)芯片上。所以，在封裝過(guò) 程中形成的芯片裂開(kāi)的位置范圍比在前道制造的過(guò)程中芯片裂開(kāi)的位置范圍小，且一般僅 集中在更靠近所述芯片的中心位置區(qū)域。
[0033] 有鑒于上述的研究，本發(fā)明提出一種可以能準(zhǔn)確評(píng)估封裝后的芯片裂開(kāi)原因的芯 片測(cè)試結(jié)構(gòu)，所述芯片測(cè)試結(jié)構(gòu)具有更靠近所述芯片邊緣的所述第一測(cè)試金屬線以及更靠 近芯片中心區(qū)域的所述第二測(cè)試金屬線，根據(jù)所述第一測(cè)試金屬線和第二測(cè)試金屬線的斷 路情況，可以方便、準(zhǔn)確地判斷芯片裂開(kāi)的原因。
[0034] 下面將結(jié)合示意圖對(duì)本發(fā)明的芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法進(jìn)行更詳細(xì)的描述，其 中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而 仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知 道，而并不作為對(duì)本發(fā)明的限制。
[0035] 為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能 和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi) 發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi) 時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0036] 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要 求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非 精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0037] 本發(fā)明的核心思想在于，提供一種芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法，該芯片測(cè)試結(jié)構(gòu) 具有平行且相互絕緣的第一測(cè)試金屬線以及第二測(cè)試金屬線，并各自圍繞芯片的保護(hù)環(huán)構(gòu) 成非封閉的環(huán)狀，且所述第一測(cè)試金屬線位于所述第二測(cè)試金屬線的外側(cè)，本發(fā)明的芯片 測(cè)試結(jié)構(gòu)根據(jù)不同原因造成的芯片裂開(kāi)的位置不同，進(jìn)行判斷，該方法簡(jiǎn)單、準(zhǔn)確，能準(zhǔn)確 評(píng)估封裝后的芯片裂開(kāi)的原因。
[0038] 結(jié)合上述核心思想，本發(fā)明提供一種芯片測(cè)試結(jié)構(gòu)，用于測(cè)試芯片裂開(kāi)的原因，包 括：平行且相互絕緣的第一測(cè)試金屬線以及第二測(cè)試金屬線；所述第一測(cè)試金屬線與第二 測(cè)試金屬線為同一層金屬；兩者均具有始端墊片以及終端墊片，并各自圍繞芯片的保護(hù)環(huán) 構(gòu)成非封閉的環(huán)狀，且所述第一測(cè)試金屬線位于所述第二測(cè)試金屬線的外側(cè)。
[0039] 結(jié)合上述芯片測(cè)試結(jié)構(gòu)，本發(fā)明還提供了一種測(cè)試方法，包括以下步驟：
[0040] 步驟S01，檢測(cè)所述第一測(cè)試金屬線的斷路情況；
[0041] 步驟S02,檢測(cè)所述第二測(cè)試金屬線的斷路情況；
[0042] 步驟S03,根據(jù)所述第一測(cè)試金屬線和第二測(cè)試金屬線的斷路情況，判斷芯片裂開(kāi) 的原因。
[0043] 以下結(jié)合圖2和圖3來(lái)具體說(shuō)明本發(fā)明的芯片測(cè)試結(jié)構(gòu)及其測(cè)試方法，圖2為本 發(fā)明一實(shí)施例中芯片測(cè)試結(jié)構(gòu)的示意圖，圖3為本發(fā)明一實(shí)施例中芯片測(cè)試方法的流程 圖。
[0044] 如圖2所示，所述芯片測(cè)試結(jié)構(gòu)包括平行且相互絕緣的第一測(cè)試金屬線120以及 第二測(cè)試金屬線130,其中，所述第一測(cè)試金屬線120與第二測(cè)試金屬線130為同一層金屬， 從而避免不同層金屬造成的誤差。并且，所述第一測(cè)試金屬線120與第二測(cè)試金屬線130 各自均具有始端墊片以及終端墊片，所述第一測(cè)試金屬線120具有始端墊片121和終端墊 片122,所述第二測(cè)試金屬線130具有始端墊片131和終端墊片132。所述第一測(cè)試金屬線 120與第二測(cè)試金屬線130并各自圍繞芯片100的保護(hù)環(huán)110構(gòu)成非封閉的環(huán)狀，在本實(shí)施 例中，所述保護(hù)環(huán)110為方形，所以，非封閉的環(huán)狀為方形環(huán)。所述第一測(cè)試金屬線120位 于所述第二測(cè)試金屬線130的外側(cè)，所述第一測(cè)試金屬線120更靠近所述保護(hù)環(huán)110,所述 第二測(cè)試金屬線130更靠近所述芯片100中心的焊接墊片區(qū)域（焊接墊片在圖中未具體示 出，此為本領(lǐng)域的常規(guī)技術(shù)）。由于封裝過(guò)程中形成的芯片裂開(kāi)的位置范圍比在前道制造的 過(guò)程中芯片裂開(kāi)的位置范圍小，且一般僅集中在更靠近所述芯片的中心位置區(qū)域，所以，可 以根據(jù)所述第一測(cè)試金屬線120和第二測(cè)試金屬線130的斷路情況，判斷芯片裂開(kāi)的位置， 從而判斷芯片裂開(kāi)的原因。
[0045] 在本實(shí)施例中，所述第一測(cè)試金屬線120與第二測(cè)試金屬線130之間的間距L不 宜過(guò)大，間距L過(guò)大時(shí)，不容易對(duì)測(cè)試結(jié)構(gòu)進(jìn)行控制，間距L也不宜過(guò)小，間距L過(guò)小時(shí)，所 述第一測(cè)試金屬線120與第二測(cè)試金屬線130會(huì)同時(shí)短路，造成無(wú)法區(qū)分芯片裂開(kāi)的位置。 較佳的，所述第一測(cè)試金屬線120與第二測(cè)試金屬線130之間的間距L為2微米?8微米， 優(yōu)選3微米、4微米、5微米、6微米，可以很好地控制測(cè)試的準(zhǔn)確性。但所述第一測(cè)試金屬線 120與第二測(cè)試金屬線130之間的間距L并不限于2微米?8微米，間距L的具體大小由芯 片100的器件結(jié)構(gòu)以及尺寸的大小來(lái)決定。例如，當(dāng)芯片100的尺寸很大時(shí)，如芯片100的 尺寸為1分米時(shí)，間距L可以設(shè)置為10微米。
[0046] 另外，在本實(shí)施例中，所述芯片測(cè)試結(jié)構(gòu)還包括一與所述第一測(cè)試金屬線120電 連接的第一焊墊123,以及一與所述第二測(cè)試金屬線130電連接的第二焊墊133。所述第一 測(cè)試金屬線120上定義有檢測(cè)點(diǎn)a，所述第二測(cè)試金屬線130上定義有檢測(cè)點(diǎn)b，所述檢測(cè) 點(diǎn)a將第一測(cè)試金屬線120分成兩個(gè)檢測(cè)段，所述檢測(cè)點(diǎn)b將第二測(cè)試金屬線130分成兩個(gè) 檢測(cè)段。與所述第一測(cè)試金屬線120電連接的第一焊墊123與第一測(cè)試金屬線120上的檢 測(cè)點(diǎn)a連接，與所述第二測(cè)試金屬線130電連接的第二焊墊133與第二測(cè)試金屬線130上 的檢測(cè)點(diǎn)b連接。其中，第一焊墊123與檢測(cè)點(diǎn)a之間可以通過(guò)與第一測(cè)試金屬線120同 層的金屬線連接，第二焊墊133與檢測(cè)點(diǎn)b之間可以通過(guò)與第一測(cè)試金屬線120不同層的 金屬線連接，此為本領(lǐng)域的公知常識(shí)，在此不作贅述。當(dāng)所述第一測(cè)試金屬線120存在斷路 情況時(shí)，可以通過(guò)檢測(cè)第一焊墊123與所述第一測(cè)試金屬線120的始端墊片121之間是否 存在斷路，當(dāng)所述第二測(cè)試金屬線130存在斷路情況時(shí)，檢測(cè)第二焊墊133與所述第二測(cè)試 金屬線120的始端墊片131之間是否存在斷路，以確定具體的裂開(kāi)位置，從而進(jìn)一步地方便 分析芯片裂開(kāi)的原因。
[0047] 在本實(shí)施例中，所述第一測(cè)試金屬線120與所述保護(hù)環(huán)110之間的間距W較佳的 為2微米?8微米，可以達(dá)到較好的檢測(cè)結(jié)果，但所述第一測(cè)試金屬線120與所述保護(hù)環(huán) 110之間的間距W并不限于為2微米?8微米，具體根據(jù)芯片100的尺寸以及芯片100中器 件的結(jié)構(gòu)決定。
[0048] 以下結(jié)合圖3具體說(shuō)明本實(shí)施例中芯片測(cè)試結(jié)構(gòu)的測(cè)試方法。
[0049] 首先，進(jìn)行步驟S01，檢測(cè)所述第一測(cè)試金屬線120的斷路情況。在本實(shí)施例中，在 所述第一測(cè)試金屬線120的始端墊片121上加電壓，測(cè)量所述第一測(cè)試金屬線120的終端 墊片122的電流，以檢測(cè)所述第一測(cè)試金屬線120的斷路情況，檢測(cè)電流為本領(lǐng)域的常規(guī)技 術(shù)，在此不作贅述。但還可以通過(guò)檢測(cè)所述第一測(cè)試金屬線120的始端墊片121和所述第 一測(cè)試金屬線120的終端墊片122的電阻，來(lái)檢測(cè)所述第一測(cè)試金屬線120的斷路情況。
[0050] 接著，進(jìn)行步驟S02,檢測(cè)所述第二測(cè)試金屬線130的斷路情況。在本實(shí)施例中，在 所述第二測(cè)試金屬線130的始端墊片131上加電壓，測(cè)量所述第二測(cè)試金屬線130的終端 墊片132的電流，以檢測(cè)所述第二測(cè)試金屬線130的斷路情況，檢測(cè)電流為本領(lǐng)域的常規(guī)技 術(shù)，在此不作贅述。但還可以通過(guò)檢測(cè)所述第二測(cè)試金屬線130的始端墊片131和所述第 二測(cè)試金屬線130的終端墊片132的電阻，來(lái)檢測(cè)所述第二測(cè)試金屬線130的斷路情況。
[0051] 最后，進(jìn)行步驟S03,根據(jù)所述第一測(cè)試金屬線120和第二測(cè)試金屬線130的斷路 情況，判斷芯片裂開(kāi)的原因，如果僅有所述第二測(cè)試金屬線130上存在斷路，則芯片裂開(kāi)是 由后道封裝時(shí)造成的；如果僅有所述第一測(cè)試金屬線120上存在斷路，或所述第一測(cè)試金 屬線120和第二測(cè)試金屬線130上均存在斷路，則芯片裂開(kāi)是由前道制造時(shí)造成的。
[0052] 在本實(shí)施例中，如果僅有所述第二測(cè)試金屬線130上存在斷路，檢測(cè)所述第二測(cè) 試金屬線130的各檢測(cè)段的斷路情況，以確定具體的裂開(kāi)位置，其中，對(duì)各檢測(cè)段的斷路 情況的檢測(cè)方法參照所述第二測(cè)試金屬線130斷路情況的檢測(cè)方法，此為本領(lǐng)域的常規(guī)方 法，在此不作贅述；如果僅有所述第一測(cè)試金屬線120上存在斷路，檢測(cè)所述第一測(cè)試金屬 線120的各檢測(cè)段的斷路情況，以確定具體的裂開(kāi)位置；如果所述第一測(cè)試金屬線120和第 二測(cè)試金屬線130上均存在斷路，檢測(cè)所述第一測(cè)試金屬線120和第二測(cè)試金屬線130的 各檢測(cè)段的斷路情況，以確定具體的裂開(kāi)位置。
[0053] 其中，所述第一測(cè)試金屬線120和第二測(cè)試金屬線130為所述芯片100的互連層 中的任一金屬層。即，在測(cè)試的過(guò)程中，可以對(duì)每一層均設(shè)置所述第一測(cè)試金屬線120和第 二測(cè)試金屬線130,分別測(cè)試每一層的所述第一測(cè)試金屬線120和第二測(cè)試金屬線130的斷 路情況，以方便分析芯片裂開(kāi)的原因。
[0054] 表 1
[0055]

【權(quán)利要求】
1. 一種芯片測(cè)試結(jié)構(gòu)，用于測(cè)試芯片裂開(kāi)的原因，包括：平行且相互絕緣的第一測(cè)試 金屬線以及第二測(cè)試金屬線；所述第一測(cè)試金屬線與第二測(cè)試金屬線為同一層金屬制成； 所述第一測(cè)試金屬線與第二測(cè)試金屬線均具有始端墊片以及終端墊片，并各自圍繞芯片的 保護(hù)環(huán)構(gòu)成非封閉的環(huán)狀，且所述第一測(cè)試金屬線位于所述第二測(cè)試金屬線的外側(cè)。
2. 如權(quán)利要求1所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述第一測(cè)試金屬線與第二測(cè)試 金屬線之間的間距為2微米?8微米。
3. 如權(quán)利要求1-2中任意一項(xiàng)所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述芯片測(cè)試結(jié)構(gòu) 還包括至少一與所述第一測(cè)試金屬線電連接的第一焊墊，以及至少一與所述第二測(cè)試金屬 線電連接的第二焊墊。
4. 如權(quán)利要求3所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述第一測(cè)試金屬線以及第二測(cè) 試金屬線上均定義有檢測(cè)點(diǎn)，所述檢測(cè)點(diǎn)將第一測(cè)試金屬線以及第二測(cè)試金屬線分成若干 檢測(cè)段；所述至少一第一焊墊分別與第一測(cè)試金屬線上的檢測(cè)點(diǎn)連接，所述至少一第二焊 墊分別與第二測(cè)試金屬線上的檢測(cè)點(diǎn)連接。
5. 如權(quán)利要求4所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述第一測(cè)試金屬線上的檢測(cè)點(diǎn) 的數(shù)量與所述第二測(cè)試金屬線上的檢測(cè)點(diǎn)的數(shù)量相等。
6. 如權(quán)利要求5所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述第一測(cè)試金屬線上的各檢測(cè) 段長(zhǎng)度相等，所述第二測(cè)試金屬線上的各檢測(cè)段長(zhǎng)度相等。
7. 如權(quán)利要求1所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述第一測(cè)試金屬線與所述保護(hù) 環(huán)之間的間距為2微米?8微米。
8. 如權(quán)利要求1所述的芯片測(cè)試結(jié)構(gòu)，其特征在于，所述第一測(cè)試金屬線和第二測(cè)試 金屬線為所述芯片的互連層中的任一金屬層。
9. 一種采用權(quán)利要求1-2中任意一項(xiàng)所述的芯片測(cè)試結(jié)構(gòu)的芯片測(cè)試方法，包括： 檢測(cè)所述第一測(cè)試金屬線的斷路情況； 檢測(cè)所述第二測(cè)試金屬線的斷路情況； 根據(jù)所述第一測(cè)試金屬線和第二測(cè)試金屬線的斷路情況，判斷芯片裂開(kāi)的原因，如果 僅有所述第二測(cè)試金屬線上存在斷路，則芯片裂開(kāi)是由后道封裝時(shí)造成的；如果僅有所述 第一測(cè)試金屬線上存在斷路，或所述第一測(cè)試金屬線和第二測(cè)試金屬線上均存在斷路，則 芯片裂開(kāi)是由前道制造時(shí)造成的。
10. 如權(quán)利要求9所述的芯片測(cè)試方法，其特征在于，所述芯片測(cè)試方法包括： 在所述第一測(cè)試金屬線的始端墊片上加電壓，測(cè)量所述第一測(cè)試金屬線的終端墊片的 電流，以檢測(cè)所述第一測(cè)試金屬線的斷路情況； 在所述第二測(cè)試金屬線的始端墊片上加電壓，測(cè)量所述第二測(cè)試金屬線的終端墊片的 電流，以檢測(cè)所述第二測(cè)試金屬線的斷路情況。
11. 如權(quán)利要求9所述的芯片測(cè)試方法，其特征在于，所述芯片測(cè)試結(jié)構(gòu)還包括至少一 與所述第一測(cè)試金屬線電連接的第一焊墊，以及至少一與所述第二測(cè)試金屬線電連接的第 二焊墊，所述第一測(cè)試金屬線以及第二測(cè)試金屬線上均定義有檢測(cè)點(diǎn)，所述檢測(cè)點(diǎn)將第一 測(cè)試金屬線以及第二測(cè)試金屬線分成若干檢測(cè)段；所述各第一焊墊分別與第一測(cè)試金屬線 上的檢測(cè)點(diǎn)連接，各第二焊墊分別與第二測(cè)試金屬線上的檢測(cè)點(diǎn)連接，所述芯片測(cè)試方法 還包括： 如果僅有所述第二測(cè)試金屬線上存在斷路，檢測(cè)所述第二測(cè)試金屬線的各檢測(cè)段的斷 路情況，以確定具體的裂開(kāi)位置； 如果僅有所述第一測(cè)試金屬線上存在斷路，檢測(cè)所述第一測(cè)試金屬線的各檢測(cè)段的斷 路情況，以確定具體的裂開(kāi)位置； 如果所述第一測(cè)試金屬線和第二測(cè)試金屬線上均存在斷路，檢測(cè)所述第一測(cè)試金屬線 和第二測(cè)試金屬線的各檢測(cè)段的斷路情況，以確定具體的裂開(kāi)位置。
【文檔編號(hào)】H01L21/66GK104103539SQ201310130297
【公開(kāi)日】2014年10月15日 申請(qǐng)日期:2013年4月15日 優(yōu)先權(quán)日:2013年4月15日
【發(fā)明者】牛剛, 于建姝, 趙曉東, 段曉博, 劉競(jìng)文 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司