晶體管及其形成方法
【專利摘要】一種晶體管及其形成方法，其中，所述晶體管包括襯底，所述襯底包括絕緣層、以及位于絕緣層表面的半導(dǎo)體層，所述半導(dǎo)體層表面具有若干柵極結(jié)構(gòu)；位于相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層的開口，所述開口暴露出絕緣層；位于所述開口側(cè)壁表面的第一應(yīng)力層；位于側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)的介質(zhì)層，所述介質(zhì)層的表面低于半導(dǎo)體層表面；位于所述第一應(yīng)力層和介質(zhì)層表面的第二應(yīng)力層，所述第二應(yīng)力層填充滿開口。所述晶體管漏電流減少，性能提高。
【專利說明】晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶體管及其形成方法。

【背景技術(shù)】
[0002] 晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，隨著半導(dǎo)體器件的元件密度 和集成度的提高，晶體管的柵極尺寸變得比以往更短；然而，晶體管的柵極尺寸變短會(huì)使晶 體管產(chǎn)生短溝道效應(yīng)，進(jìn)而產(chǎn)生漏電流，最終影響半導(dǎo)體器件的電學(xué)性能。目前，現(xiàn)有技術(shù) 主要通過提商晶體管溝道區(qū)的應(yīng)力，以提商載流子遷移率，進(jìn)而提商晶體管的驅(qū)動(dòng)電流，減 少晶體管中的漏電流。
[0003] 現(xiàn)有技術(shù)提高晶體管溝道區(qū)的應(yīng)力的方法為，在晶體管的源/漏區(qū)形成應(yīng)力層， 其中，PM0S晶體管的應(yīng)力層的材料為硅鍺（SiGe)，硅和硅鍺之間因晶格失配形成的壓應(yīng) 力，從而提高PM0S晶體管的性能；NM0S晶體管的應(yīng)力層的材料為碳化硅（SiC)，硅和碳化硅 之間因晶格失配形成的拉應(yīng)力，從而提高NM0S晶體管的性能。
[0004] 現(xiàn)有技術(shù)具有應(yīng)力層的晶體管形成過程的剖面結(jié)構(gòu)示意圖，如圖1至圖3所示，包 括：
[0005] 請(qǐng)參考圖1，提供半導(dǎo)體襯底10,所述半導(dǎo)體襯底10表面具有柵極結(jié)構(gòu)11。
[0006] 請(qǐng)參考圖2,在所述柵極結(jié)構(gòu)11兩側(cè)的半導(dǎo)體襯底10內(nèi)形成開口 12。
[0007] 請(qǐng)參考圖3,在所述開口 12內(nèi)形成應(yīng)力層13,所述應(yīng)力層13的材料為硅鍺或碳化 硅。在形成應(yīng)力層13之后，在所述應(yīng)力層13內(nèi)注入p型離子或η型離子，在柵極結(jié)構(gòu)11 兩側(cè)的應(yīng)力層13內(nèi)形成源區(qū)和漏區(qū)。
[0008] 然而，現(xiàn)有技術(shù)形成的具有應(yīng)力層的晶體管中依舊容易產(chǎn)生漏電流。


【發(fā)明內(nèi)容】

[0009] 本發(fā)明解決的問題是提供一種晶體管及其形成方法，減少晶體管的漏電流，提高 晶體管的性能。
[0010] 為解決上述問題，本發(fā)明提供一種晶體管的形成方法，包括：提供襯底，所述襯底 包括絕緣層、以及位于絕緣層表面的半導(dǎo)體層，所述半導(dǎo)體層表面具有若干柵極結(jié)構(gòu)；刻蝕 相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層直至暴露出絕緣層為止，形成開口；在所述開口的側(cè)壁表面 形成第一應(yīng)力層；在形成第一應(yīng)力層之后，在所述開口內(nèi)填充介質(zhì)層，所述介質(zhì)層的表面低 于半導(dǎo)體層表面；在形成介質(zhì)層之后，在所述第一應(yīng)力層和介質(zhì)層表面形成填充滿開口的 第二應(yīng)力層。
[0011] 可選的，所述第一應(yīng)力層包括第一部分和第二部分，所述第二部分到開口底部的 距離大于第一部分到開口底部的距離，所述第一部分表面到開口側(cè)壁的距離小于或等于第 二部分表面到開口側(cè)壁的距離。
[0012] 可選的，所述第一應(yīng)力層的第一部分表面相對(duì)于絕緣層表面傾斜，所述第一應(yīng)力 層的第二部分表面相對(duì)于絕緣層表面垂直。
[0013] 可選的，所述第一部分表面的晶向?yàn)椤?11>。
[0014] 可選的，所述第一應(yīng)力層的表面相對(duì)于絕緣層表面傾斜，使開口底部的寬度尺寸 大于開口頂部的寬度尺寸。
[0015] 可選的，所述第一應(yīng)力層表面的晶向?yàn)椤?11>。
[0016] 可選的，所述第一應(yīng)力層暴露出開口底部的部分側(cè)壁表面。
[0017] 可選的，所述第一應(yīng)力層或第二應(yīng)力層的材料為硅鍺、硅、碳化硅、鍺或III-V族 化合物。
[0018] 可選的，所述第一應(yīng)力層或第二應(yīng)力層的形成工藝為選擇性外延沉積工藝。
[0019] 可選的，所述第一應(yīng)力層的底部表面相對(duì)于絕緣層表面傾斜，所述第一應(yīng)力層的 底部表面的晶向?yàn)椤?11>。
[0020] 可選的，所述第一應(yīng)力層和第二應(yīng)力層的形成工藝為選擇性外延沉積工藝；其中， 第一應(yīng)力層的外延方向與半導(dǎo)體層的表面平行。
[0021] 可選的，所述介質(zhì)層的材料的介電常數(shù)大于2.0,所述介質(zhì)層的形成工藝為：采用 流體化學(xué)氣相沉積工藝在開口內(nèi)、第一應(yīng)力層表面、柵極結(jié)構(gòu)表面以及半導(dǎo)體層表面形成 介質(zhì)薄膜；采用回刻蝕工藝去除第一應(yīng)力層頂部表面、柵極結(jié)構(gòu)表面以及半導(dǎo)體層表面的 介質(zhì)薄膜。
[0022] 可選的，所述介質(zhì)層的材料為氧化硅。
[0023] 可選的，所述開口的形成工藝為各向異性的干法刻蝕工藝，所述開口的側(cè)壁相對(duì) 于半導(dǎo)體層表面垂直。
[0024] 可選的，所述襯底為絕緣體上硅襯底，所述半導(dǎo)體層的材料為單晶硅，所述半導(dǎo)體 層表面的晶向?yàn)椤?〇〇>或〈11〇>。
[0025] 可選的，所述柵極結(jié)構(gòu)包括：位于半導(dǎo)體層表面的柵介質(zhì)層、位于柵介質(zhì)層表面的 柵電極層以及位于柵介質(zhì)層和柵電極層兩側(cè)的半導(dǎo)體層表面的側(cè)墻。
[0026] 可選的，還包括：在第二應(yīng)力層表面形成接觸層，在襯底、柵極結(jié)構(gòu)和接觸層表面 形成層間介質(zhì)層，在所述層間介質(zhì)層內(nèi)形成與接觸層電連接的導(dǎo)電插塞。
[0027] 相應(yīng)的，本發(fā)明還提供一種采用上述任一項(xiàng)方法所形成的晶體管，包括：襯底，所 述襯底包括絕緣層、以及位于絕緣層表面的半導(dǎo)體層，所述半導(dǎo)體層表面具有若干柵極結(jié) 構(gòu)；位于相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層的開口，所述開口暴露出絕緣層；位于所述開口側(cè) 壁表面的第一應(yīng)力層；位于側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)的介質(zhì)層，所述介質(zhì)層的表 面低于半導(dǎo)體層表面；位于所述第一應(yīng)力層和介質(zhì)層表面的第二應(yīng)力層，所述第二應(yīng)力層 填充滿開口。
[0028] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0029] 晶體管的形成方法中，在相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層內(nèi)形成暴露出絕緣層的開 口之后，在所述開口的側(cè)壁表面形成第一應(yīng)力層，在所述開口內(nèi)填充介質(zhì)層，并在所述介質(zhì) 層表面形成填充滿開口的第二應(yīng)力層。所述第一應(yīng)力層和第二應(yīng)力層能夠向柵極結(jié)構(gòu)下方 的溝道區(qū)提供應(yīng)力，并用于形成相鄰兩個(gè)柵極結(jié)構(gòu)所構(gòu)成晶體管的共用源區(qū)或漏區(qū)。所述 介質(zhì)層能夠自開口底部電隔離相鄰柵極結(jié)構(gòu)，防止第一應(yīng)力層底部產(chǎn)生的漏電流使相鄰柵 極結(jié)構(gòu)導(dǎo)通，減少了相鄰晶體管之間的干擾；而且，所述介質(zhì)層為固體，能夠避免第一應(yīng)力 層和第二應(yīng)力層的應(yīng)力被釋放。因此，所形成的晶體管漏電流減少，且性能改善。
[0030] 進(jìn)一步，所述第一應(yīng)力層包括第一部分和第二部分，所述第二部分到開口底部的 距離大于第一部分到開口底部的距離，所述第一部分表面到開口側(cè)壁的距離小于第二部分 表面到開口側(cè)壁的距離，則第一部分內(nèi)能夠摻雜的離子較少，摻雜離子發(fā)生擴(kuò)散的能力弱， 能夠抑制第一應(yīng)力層底部產(chǎn)生的漏電流；其次，第一部分在減少漏電流的同時(shí)，依舊能夠向 柵極結(jié)構(gòu)下方的溝道區(qū)提供應(yīng)力，使溝道區(qū)獲得足夠的應(yīng)力，晶體管的性能得以保證。
[0031] 進(jìn)一步，所述介質(zhì)層采用流體化學(xué)氣相沉積工藝形成的，所形成的介質(zhì)層材料為 氧化硅，采用所述流體化學(xué)氣相沉積工藝形成介質(zhì)層時(shí)，能夠使介質(zhì)層充分填充開口底部 區(qū)域而不產(chǎn)生空隙或缺陷；而且，所述氧化硅的介電常數(shù)大于2.0,其電隔離效果佳，能夠 充分電隔離相鄰柵極結(jié)構(gòu)下方、靠近絕緣層的半導(dǎo)體層。
[0032] 進(jìn)一步，所述第一應(yīng)力層的形成工藝為選擇性外延沉積工藝，且外延方向與半導(dǎo) 體層的表面平行；由于所述開口底部為絕緣層，不會(huì)生長(zhǎng)第一應(yīng)力層，所述第一應(yīng)力層僅從 開口的側(cè)壁表面開始生長(zhǎng)，且外延沉積工藝在（111)晶面的生長(zhǎng)速度最慢，因此所形成的第 一應(yīng)力層的第一部分表面相對(duì)于開口底部?jī)A斜，使所述開口底部的尺寸大于頂部的尺寸。
[0033] 晶體管中，相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層內(nèi)具有開口，所述開口暴露出絕緣層，所 述開口的側(cè)壁表面具有第一應(yīng)力層，所述側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)填充有介質(zhì) 層，且所述介質(zhì)層表面具有填充滿開口的第二應(yīng)力層。所述介質(zhì)層能夠自開口底部隔離相 鄰柵極結(jié)構(gòu)，防止第一應(yīng)力層底部的漏電流使相鄰柵極結(jié)構(gòu)導(dǎo)通，減少了相鄰柵極結(jié)構(gòu)之 間的干擾；而且，所述介質(zhì)層為固體，能夠避免第一應(yīng)力層和第二應(yīng)力層的應(yīng)力被釋放。因 此，所述晶體管漏電流減少，性能改善。

【專利附圖】

【附圖說明】
[0034] 圖1至圖3是現(xiàn)有技術(shù)的具有應(yīng)力層的晶體管的形成過程的剖面結(jié)構(gòu)示意圖；
[0035] 圖4是一種應(yīng)力層內(nèi)具有空氣空間的晶體管的剖面結(jié)構(gòu)示意圖；
[0036] 圖5至圖12是本發(fā)明實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0037] 如【背景技術(shù)】所述，現(xiàn)有技術(shù)形成的具有應(yīng)力層的晶體管中容易產(chǎn)生漏電流。
[0038] 經(jīng)過本發(fā)明的發(fā)明人研究發(fā)現(xiàn)，隨著芯片集成度提高、晶體管的尺寸縮小，晶體管 的源區(qū)、漏區(qū)和溝道區(qū)的尺寸也相應(yīng)縮小，使源區(qū)和漏區(qū)內(nèi)摻雜離子的擴(kuò)散現(xiàn)象更為明顯； 當(dāng)源區(qū)和漏區(qū)的底部發(fā)生離子擴(kuò)散，容易在源區(qū)和漏區(qū)底部之間產(chǎn)生漏電流。請(qǐng)繼續(xù)參考 圖3,所述應(yīng)力層13內(nèi)具有摻雜離子以形成源區(qū)和漏區(qū)，其中，一旦靠近應(yīng)力層13底部的 摻雜離子發(fā)生擴(kuò)散即能夠產(chǎn)生漏電流；而且，所述應(yīng)力層13的底部也能夠向柵極結(jié)構(gòu)11下 方的襯底10提供應(yīng)力，從而更有利于漏電流的產(chǎn)生；其次，由于應(yīng)力層13底部會(huì)產(chǎn)生漏電 流，容易使相鄰晶體管之間發(fā)生干擾，半導(dǎo)體器件的性能下降。
[0039] 為了解決上述問題，本發(fā)明的發(fā)明人提出一種具有應(yīng)力層的晶體管，請(qǐng)參考圖4， 包括：襯底20,所述襯底20包括：體層25、位于體層25表面的絕緣層21、以及絕緣層21表 面的娃層22 ;位于娃層22表面的柵極結(jié)構(gòu)23 ;位于柵極結(jié)構(gòu)23之間的娃層22內(nèi)的開口 (未示出），所述開口暴露出絕緣層21表面；采用選擇性外延沉積工藝自所述開口的側(cè)壁表 面生長(zhǎng)應(yīng)力層24,直至開口閉合，所形成的應(yīng)力層24底部表面的晶向?yàn)椤?11>，所述應(yīng)力層 24的底部相對(duì)于開口底部表面傾斜，且所述應(yīng)力層24的底部表面與開口底部的絕緣層21 表面構(gòu)成三角形剖面的空間A。由于開口底部的應(yīng)力層24厚度減少，且開口底部的應(yīng)力 層24內(nèi)能夠摻雜的離子也相應(yīng)減少，從而抑制了應(yīng)力層24底部所產(chǎn)生的漏電流；而且，應(yīng) 力層24底部的空間A使相鄰晶體管共用的源區(qū)或漏區(qū)底部電隔離，避免相鄰晶體管之間發(fā) 生干擾。然而，所述應(yīng)力層24底部和開口底部之間的空間A內(nèi)為空氣，所述應(yīng)力層24底部 和開口底部之間的空間A會(huì)釋放應(yīng)力層24-部分應(yīng)力，導(dǎo)致晶體管的溝道區(qū)獲得的應(yīng)力減 ??；而且，空氣的介電常數(shù)約為1. 0,當(dāng)芯片集成度提高、晶體管的尺寸縮小時(shí)，所述空氣不 足以電隔離相鄰晶體管。因此，上述晶體管提高器件性能有限。
[0040] 經(jīng)過本發(fā)明的發(fā)明人進(jìn)一步研究，提出了一種新的晶體管，所述晶體管中，相鄰柵 極結(jié)構(gòu)之間的半導(dǎo)體層內(nèi)具有開口，所述開口暴露出絕緣層，所述開口的側(cè)壁表面具有第 一應(yīng)力層，所述側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)填充有介質(zhì)層，且所述介質(zhì)層表面具有 填充滿開口的第二應(yīng)力層。所述介質(zhì)層能夠自開口底部隔離相鄰柵極結(jié)構(gòu)，防止第一應(yīng)力 層底部的漏電流使相鄰柵極結(jié)構(gòu)導(dǎo)通，減少了相鄰柵極結(jié)構(gòu)之間的干擾；而且，所述介質(zhì)層 為固體，能夠避免第一應(yīng)力層和第二應(yīng)力層的應(yīng)力被釋放。因此，所形成的晶體管漏電流減 少，性能改善。
[0041] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的具體實(shí)施例做詳細(xì)的說明。
[0042] 圖5至圖12是本發(fā)明實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。
[0043] 請(qǐng)參考圖5,提供襯底200,所述襯底包括絕緣層210、以及位于絕緣層210表面的 半導(dǎo)體層211，所述半導(dǎo)體層211表面具有若干柵極結(jié)構(gòu)201。
[0044] 所述襯底200為后續(xù)工藝提供工作平臺(tái)，所述襯底200為絕緣體上硅襯底，包括： 基底212、位于基底212表面的絕緣層210、以及位于絕緣層210表面的半導(dǎo)體層211 ;本 實(shí)施例中，所述半導(dǎo)體層211的材料為單晶硅。所述半導(dǎo)體層211表面的晶向?yàn)椤?00>或 〈11〇>，則后續(xù)形成于半導(dǎo)體層211內(nèi)的開口側(cè)壁晶向?yàn)椤?00>或〈110>，繼而使形成于開口 側(cè)壁表面的第一應(yīng)力層底部表面的晶向?yàn)椤?11>，使形成有第一應(yīng)力層的開口底部尺寸大 于頂部尺寸。
[0045] 由所述若干柵極結(jié)構(gòu)201后續(xù)形成的晶體管共用源區(qū)或漏區(qū)，有利于提高芯片的 集成度；然而，共用源區(qū)或漏區(qū)的相鄰晶體管之間容易發(fā)生干擾，降低系統(tǒng)性能；因此，本 實(shí)施例后續(xù)在相鄰柵極結(jié)構(gòu)201之間的絕緣層210表面形成介質(zhì)層，將相鄰晶體管低于溝 道區(qū)的區(qū)域電隔離，防止漏電流使相鄰晶體管溝道區(qū)下方發(fā)生導(dǎo)通而產(chǎn)生干擾。
[0046] 所述柵極結(jié)構(gòu)201包括：位于半導(dǎo)體層211表面的柵介質(zhì)層220、位于柵介質(zhì)層 220表面的柵電極層221以及位于柵介質(zhì)層220和柵電極層221兩側(cè)的半導(dǎo)體層211表面 的側(cè)墻222。本實(shí)施例中，所述柵電極層221表面還具有掩膜層223,所述掩膜層223的材 料為氧化硅、氮化硅、或氧化硅和氮化硅的組合，所述掩膜層223在形成柵極結(jié)構(gòu)201的過 程中，作為刻蝕形成柵電極層221和柵介質(zhì)層220時(shí)的掩膜，而且，所述掩膜層能夠在后續(xù) 形成開口、第一應(yīng)力層和第二應(yīng)力層時(shí)，保護(hù)柵電極層221頂部不受損傷。
[0047] 在一實(shí)施例中，所述柵介質(zhì)層220的材料為氧化硅，所述柵電極層221的材料為多 晶硅。在另一實(shí)施例中，所述柵介質(zhì)層220的材料為高K介質(zhì)材料，所述221柵電極層的材 料為金屬，所述柵極結(jié)構(gòu)201用于形成高K金屬柵（HKMG，High-k Metal Gate)晶體管，所 述柵極結(jié)構(gòu)201采用后柵工藝（Gate Last Process)形成，且在當(dāng)前步驟時(shí)，所述柵介質(zhì)層 210和柵電極層211的空間位置由偽柵極層占據(jù)，所述偽柵極層的材料為多晶硅，所述偽柵 極層和襯底200之間還能夠具有氧化硅層進(jìn)行隔離，后續(xù)在形成源區(qū)和漏區(qū)之后，去除所 述偽柵極層，并形成柵介質(zhì)層210和柵電極層211。
[0048] 請(qǐng)參考圖6,刻蝕相鄰柵極結(jié)構(gòu)201之間的半導(dǎo)體層211直至暴露出絕緣層210為 止，形成開口 202。
[0049] 所述開口 202的形成工藝為各向異性的干法刻蝕工藝，所述干法刻蝕工藝以所述 柵極結(jié)構(gòu)201為掩膜形成于相鄰柵極結(jié)構(gòu)201之間，且所形成的開口 202的側(cè)壁相對(duì)于半 導(dǎo)層211表面垂直，因此所述開口 202的側(cè)壁表面晶向?yàn)椤?10>或〈100>，能夠使后續(xù)采用 選擇性外延沉積工藝所形成的第一應(yīng)力層底部表面晶向?yàn)椤?11>，從而后續(xù)形成的第一應(yīng) 力層底部表面相對(duì)于絕緣層211表面傾斜，所形成的第一應(yīng)力層底部的厚度較頂部的厚度 薄，則第一應(yīng)力層底部向柵極結(jié)構(gòu)201下方提供的應(yīng)力小，而且第一應(yīng)力層底部區(qū)域內(nèi)的 摻雜離子較少，從而抑制了在溝道區(qū)下方產(chǎn)生漏電流，防止相鄰晶體管之間的干擾，提高系 統(tǒng)或芯片穩(wěn)定性。
[0050] 由于本實(shí)施例中所述半導(dǎo)體層211的材料為單晶硅，所述各向異性的干法刻蝕工 藝為：刻蝕氣體包括氯氣、溴化氫或氯氣和溴化氫的混合氣體，溴化氫的流量為200標(biāo)準(zhǔn)毫 升每分鐘?800標(biāo)準(zhǔn)暈升每分鐘，氯氣的流量為20標(biāo)準(zhǔn)暈升每分鐘?100標(biāo)準(zhǔn)暈升每分 鐘，惰性氣體的流量為50標(biāo)準(zhǔn)暈升每分鐘?1000標(biāo)準(zhǔn)暈升每分鐘，刻蝕腔室的壓力為2暈 托?200毫托，刻蝕時(shí)間為15秒?60秒。在其他實(shí)施例中，當(dāng)所述半導(dǎo)體層211的材料為 其他材料，例如單晶鍺時(shí)，刻蝕氣體的流量能夠根據(jù)半導(dǎo)體層211的材料進(jìn)行調(diào)整。
[0051] 請(qǐng)參考圖7,在所述開口 202的側(cè)壁表面形成第一應(yīng)力層203。
[0052] 所述第一應(yīng)力層203的材料為硅鍺、硅、碳化硅、鍺或III-V族化合物，所述第一應(yīng) 力層203的形成工藝為選擇性外延沉積工藝；所形成的第一應(yīng)力層203與半導(dǎo)體層211之 間存在晶格失配，能夠向柵極結(jié)構(gòu)201下方的溝道區(qū)提供拉應(yīng)力或壓應(yīng)力，以滿足不同導(dǎo) 電類型晶體管的溝道區(qū)對(duì)于應(yīng)力的需求。
[0053] 本實(shí)施例中，所述半導(dǎo)體層211的材料為單晶硅，當(dāng)所形成的晶體管為P型時(shí)，所 述第一應(yīng)力層203的材料為硅鍺，當(dāng)所形成的晶體管為N型時(shí)，所述第一應(yīng)力層203的材料 為碳化硅。
[0054] 本實(shí)施例中，所述第一應(yīng)力層203包括第一部分I和第二部分II，所述第二部分 II到開口 202底部的距離大于第一部分I到開口 202底部的距離，所述第一部分I表面到 開口 202側(cè)壁的距離小于第二部分II表面到開口 202側(cè)壁的距離。在其他實(shí)施例中，所述 第一部分I表面到開口 202側(cè)壁的距離還能夠等于第二部分II表面到開口 202側(cè)壁的距 離。
[0055] 由于所述開口 202的底部為絕緣層210,開口 202的側(cè)壁為半導(dǎo)體層211，因此所 述第一應(yīng)力層203僅從開口 202的側(cè)壁表面開始生長(zhǎng)，而所述開口 202底部的絕緣層210表 面不會(huì)同時(shí)生長(zhǎng)第一應(yīng)力層203,所述選擇性外延沉積工藝的外延方向與半導(dǎo)體層211表 面平行；而且，由于所述選擇性外延沉積工藝在〈111>晶向上的生長(zhǎng)速率最慢，因此所形成 的第一應(yīng)力層203的第一部分I表面不與開口 202底部的絕緣層210接觸，且相對(duì)于開口 202底部的絕緣層210表面傾斜，所形成的第一應(yīng)力層203的第一部分I表面到開口 202側(cè) 壁的距離Hi較小，而應(yīng)力層203的第二部分II表面的開口 202側(cè)壁的距離H2較大，在形成 第一應(yīng)力層203之后，開口 202底部平行于半導(dǎo)體層211表面的寬度尺寸L2小于開口 203 頂部平行于半導(dǎo)體層211表面的寬度尺寸U，后續(xù)在開口 202內(nèi)形成介質(zhì)層之后，能夠抑制 第一應(yīng)力層203底部所產(chǎn)生的漏電流，防止第一應(yīng)力層203底部產(chǎn)生的漏電流使相鄰晶體 管之間發(fā)生干擾。
[0056] 本實(shí)施例中，所述第一應(yīng)力層203的第一部分I表面相對(duì)于絕緣層210表面傾斜， 所述第一應(yīng)力層203的第二部分II表面相對(duì)于絕緣層210表面垂直，所述第一應(yīng)力層203 的第一部分I表面的晶面為（111)。所述第一部分I表面到開口 202側(cè)壁的距離氏小于第 二部分II表面到開口 202側(cè)壁的距離H2，則第一部分I內(nèi)能夠摻雜的離子較少，摻雜離子發(fā) 生擴(kuò)散的能力弱，能夠抑制第一應(yīng)力層203底部產(chǎn)生的漏電流；其次，第一部分I在減少漏 電流的同時(shí)，依舊能夠向柵極結(jié)構(gòu)201下方的溝道區(qū)提供應(yīng)力，使溝道區(qū)獲得足夠的應(yīng)力。
[0057] 形成所述第一應(yīng)力層203之后，所述開口 202并未被閉合，能夠在后續(xù)工藝中在所 述開口 202內(nèi)填充介質(zhì)層，所述介質(zhì)層為固體，能夠避免第一應(yīng)力層203以及后續(xù)形成的第 二應(yīng)力層的應(yīng)力釋放，保證向晶體管的溝道區(qū)施加足夠的應(yīng)力；而且，能夠采用介電常數(shù)更 高的絕緣材料形成介質(zhì)層，隔離相鄰晶體管的效果更佳。
[0058] 所述選擇性外延沉積工藝包括：溫度為500攝氏度?800攝氏度，氣壓為1托? 100托，沉積氣體包括硅源氣體(例如SiH 4或SiH2Cl2)、鍺源氣體(例如GeH4)、碳源氣體(例 如CH 4、CH3C1或CH2C12)、其他III族或V族源氣體，所述硅源氣體、鍺源氣體、碳源氣體、其 他III族或V族源氣體的流量為1標(biāo)準(zhǔn)毫升/分鐘?1000標(biāo)準(zhǔn)毫升/分鐘；本實(shí)施例中， 反應(yīng)氣體為SiH 4和GeH4，形成的第一應(yīng)力層203的材料為硅鍺；所述選擇性外延沉積工藝 的氣體還包括HC1和H 2，所述HC1的流量為1標(biāo)準(zhǔn)暈升/分鐘?1000標(biāo)準(zhǔn)暈升/分鐘，H2 的流量為〇. 1標(biāo)準(zhǔn)升/分鐘?50標(biāo)準(zhǔn)升/分鐘。
[0059] 其中，HC1氣體具有刻蝕性，用于進(jìn)行原位（in-situ)刻蝕，從而控制第一應(yīng)力層 203的外延方向。在本實(shí)施例中，通過控制垂直與半導(dǎo)體層211表面方向的原位刻蝕速率， 使所形成的第一應(yīng)力層203頂部表面與半導(dǎo)體層211表面齊平，并使第一應(yīng)力層203沿平 行于半導(dǎo)體層211表面的方向生長(zhǎng)。
[0060] 在一實(shí)施例中，在米用選擇性外延沉積工藝形成第一應(yīng)力層203時(shí)，還能夠米用 原位摻雜工藝在第一應(yīng)力層203內(nèi)摻雜P型離子或N型離子，使所述第一應(yīng)力層203以及 后續(xù)形成的第二應(yīng)力層能夠作為晶體管的源區(qū)或漏區(qū)。在另一實(shí)施例中，也能夠在形成第 一應(yīng)力層203和第二應(yīng)力層之后，采用離子注入工藝形成源區(qū)或漏區(qū)。
[0061] 在另一實(shí)施例中，請(qǐng)參考圖11，所述第一應(yīng)力層203的表面均相對(duì)于絕緣層表面 210傾斜，使開口 202底部的寬度尺寸大于開口 202頂部的寬度尺寸，后續(xù)形成的介質(zhì)層底 部尺寸大于頂部尺寸，能夠有效地隔離第一應(yīng)力層203底部區(qū)域，減少漏電流；同時(shí)，第一 應(yīng)力層203底部依舊能夠向溝道區(qū)提供足夠的應(yīng)力。所述第一應(yīng)力層203的形成工藝為選 擇性外延沉積工藝，所述第一應(yīng)力層203表面的晶向?yàn)椤?11>。
[0062] 在另一實(shí)施例中，請(qǐng)參考圖12,所述第一應(yīng)力層203暴露出開口 202底部的部分 側(cè)壁表面，所述第一應(yīng)力層203的形成工藝為：在開口 202底部的絕緣層210表面形成犧牲 層；在形成犧牲層之后，在開口 202的側(cè)壁表面形成第一應(yīng)力層203,所述第一應(yīng)力層203 的表面能夠相對(duì)于絕緣層表面垂直或傾斜，或者所述第一應(yīng)力層203還能夠包括第一部分 和第二部分，所述第二部分到開口 202底部的距離大于第一部分到開口 202底部的距離，所 述第一部分表面到開口 202側(cè)壁的距離小于或等于第二部分表面到開口 202側(cè)壁的距離， 如圖12所示實(shí)施例中，第一應(yīng)力層203相對(duì)于絕緣層210表面垂直；在形成第一應(yīng)力層203 之后，去除所述犧牲層。后續(xù)形成介質(zhì)層之后，開口 202底部完全被介質(zhì)層填充，其隔離相 鄰晶體管的效果更好。
[0063] 請(qǐng)參考圖8,在形成第一應(yīng)力層203之后，在所述開口 202內(nèi)填充介質(zhì)層204,所述 介質(zhì)層204的表面低于半導(dǎo)體層211表面。
[0064] 所述介質(zhì)層204的形成工藝為：采用流體化學(xué)氣相沉積（FCVD)工藝在開口 202 內(nèi)、第一應(yīng)力層203表面、柵極結(jié)構(gòu)201表面以及半導(dǎo)體層211表面形成介質(zhì)薄膜；采用回 刻蝕工藝去除第一應(yīng)力層203頂部表面、柵極結(jié)構(gòu)201表面以及半導(dǎo)體層211表面的介質(zhì) 薄膜，所述回刻蝕工藝較佳的是濕法刻蝕工藝，刻蝕液包括氫氟酸。由于形成第一應(yīng)力層 203之后，所述開口 202底部的寬度大于頂部的寬度，而所述流體化學(xué)氣相沉積工藝能夠使 介質(zhì)層204的材料充分填充于開口 202中，避免所形成的介質(zhì)層204內(nèi)產(chǎn)生空隙或缺陷；所 述介質(zhì)層204的介電常數(shù)大于2. 0,本實(shí)施例中，所述介質(zhì)層204的材料為氧化硅。
[0065] 所述流體化學(xué)氣相沉積工藝為：反應(yīng)物包括氧氣等離子體、硅源氣體(例如SiH4)、 載氣(例如氮?dú)?、氫氣或惰性氣體）；首先，在反應(yīng)溫度低于100攝氏度，壓力為〇. 1托?10 托，晶圓溫度為0攝氏度?150攝氏度的狀態(tài)下，在開口 202內(nèi)沉積形成流體氧化硅材料， 所述流體的氧化硅材料能夠優(yōu)先進(jìn)入開口 202之間，并使開口 202底部被填充滿；之后，進(jìn) 行熱退火，去除氧化硅材料中的氫氧鍵，以排出水分，形成固態(tài)的氧化硅，本實(shí)施例中，所述 熱退火的氣體包括氮?dú)?、氬氣或氦氣，退火溫度?00攝氏度?1000攝氏度。此外，在所述 流體化學(xué)氣相沉積工藝中，一部分氧化硅材料形成于半導(dǎo)體層211、柵極結(jié)構(gòu)201、以及第 一應(yīng)力層203頂部表面，因此在沉積工藝之后，需要回刻蝕以去除襯底200、柵極結(jié)構(gòu)201、 以及第一應(yīng)力層203頂部表面的氧化硅材料，使所形成的介質(zhì)層204僅形成于開口 202內(nèi)， 且介質(zhì)層204的頂部表面低于半導(dǎo)體層211表面，所形成的介質(zhì)層204的頂部尺寸小于底 部尺寸。
[0066] 形成介質(zhì)層204之后，所述介質(zhì)層204為固體，能夠防止第一應(yīng)力層203和后續(xù)形 成的第二應(yīng)力層所產(chǎn)生的應(yīng)力向開口 202內(nèi)的空間釋放，保證了柵極結(jié)構(gòu)下方的溝道區(qū)內(nèi) 獲得足夠的應(yīng)力；而且，所述介質(zhì)層204的介電常數(shù)較高，更有利于電隔離相鄰晶體管的溝 道區(qū)下方的半導(dǎo)體層211，避免溝道區(qū)下方產(chǎn)生的漏電流使相鄰晶體管之間發(fā)生干擾；因 此，所形成的晶體管性能改善。
[0067] 請(qǐng)參考圖9,在形成介質(zhì)層204之后，在所述第一應(yīng)力層203和介質(zhì)層204表面形 成填充滿開口 202 (如圖8所示）的第二應(yīng)力層205。
[0068] 所述第二應(yīng)力層205的材料為硅鍺、硅、碳化硅、鍺或III-V族化合物，所述第二應(yīng) 力層205的材料能夠與第一應(yīng)力層203相同或不同，所述第二應(yīng)力層205材料的選取以不 減小柵極結(jié)構(gòu)201下方的溝道區(qū)獲得的應(yīng)力為準(zhǔn)，例如當(dāng)?shù)谝粦?yīng)力層203的材料為硅鍺時(shí)， 所述第二應(yīng)力層205能夠?yàn)楣桄N或鍺，且當(dāng)?shù)诙?yīng)力層205的材料為鍺時(shí)，柵極結(jié)構(gòu)201下 方的溝道區(qū)獲得的壓應(yīng)力增大，所形成的PM0S晶體管性能更佳。
[0069] 所述第二應(yīng)力層205的形成工藝為選擇性外延沉積工藝，所述選擇性外延沉積工 藝的參數(shù)如形成第一應(yīng)力層203時(shí)相同，在此不做贅述。在本實(shí)施例中，所述選擇性外延沉 積工的外延方向平行于半導(dǎo)體層211表面，即通過控制垂直于半導(dǎo)體層211表面的原位刻 蝕速率，使所形成的第一應(yīng)力層203和第二應(yīng)力層205的表面與半導(dǎo)體層211表面齊平。在 另一實(shí)施例中，能夠使第二應(yīng)力層205還形成于第一應(yīng)力層203的頂部表面，所述第二應(yīng)力 層205的表面高于半導(dǎo)體層211表面，由于無需嚴(yán)格控制垂直于半導(dǎo)體層211表面的原位 刻蝕速率，使形成第二應(yīng)力層205的選擇性外延沉積工藝更為簡(jiǎn)化。
[0070] 在一實(shí)施例中，在采用選擇性外延沉積工藝形成第二應(yīng)力層205時(shí)，還能夠采用 原位摻雜工藝在第一應(yīng)力層203內(nèi)摻雜P型離子或N型離子，且所摻雜的離子與第一應(yīng)力 層203內(nèi)摻雜的離子類型相同，使所述第一應(yīng)力層203和第二應(yīng)力層205能夠作為晶體管 的源區(qū)或漏區(qū)。在另一實(shí)施例中，也能夠在形成第二應(yīng)力層205之后，采用離子注入工藝形 成源區(qū)或漏區(qū)。
[0071] 請(qǐng)參考圖10,在第二應(yīng)力層205和第一應(yīng)力層203表面形成接觸層206 ;在襯底 200、柵極結(jié)構(gòu)201和接觸層206表面形成層間介質(zhì)層207 ;在所述層間介質(zhì)層207內(nèi)形成 與接觸層206電連接的導(dǎo)電插塞208。
[0072] 需要說明的是，在一實(shí)施例中，在形成第一應(yīng)力層203和第二應(yīng)力層205時(shí)，未進(jìn) 行原位摻雜工藝，則在形成接觸層之前，采用離子注入工藝在第一應(yīng)力層203和第二應(yīng)力 層205內(nèi)摻雜P型離子或N型離子，形成源區(qū)或漏區(qū)。
[0073] 所述接觸層206用于提高源區(qū)或漏區(qū)與導(dǎo)電插塞208之間的接觸界面的導(dǎo)電性 能，所述接觸層206的材料為金屬硅化物，形成工藝為：在第一應(yīng)力層203和第二應(yīng)力層 205表面外延娃層；采用自對(duì)準(zhǔn)金屬娃化（self-aligned silicide)工藝在娃層表面形成 金屬硅化物材料。
[0074] 所述層間介質(zhì)層207的材料為氧化娃和氮化娃中的一種和兩種組合。本實(shí)施例 中，由于柵電極層221表面具有掩膜層223,在形成接觸層206之后，首先在襯底、第一柵極 結(jié)構(gòu)、第二應(yīng)力層205表面沉積第一介質(zhì)薄膜，之后拋光所述第一介質(zhì)薄膜和掩膜層223并 暴露出柵電極層221表面，再于柵電極層221和第一介質(zhì)薄膜表面形成第二介質(zhì)層薄膜，所 述第一介質(zhì)薄膜和第二介質(zhì)層薄膜構(gòu)成介質(zhì)層207。
[0075] 所述導(dǎo)電插塞208的材料為銅或鎢，形成工藝包括：在層間介質(zhì)層207內(nèi)刻蝕形成 暴露接觸層206的通孔；在所述通孔內(nèi)填充導(dǎo)電材料，并拋光去除層間介質(zhì)層207表面的導(dǎo) 電材料。
[0076] 本實(shí)施例中，在開口的側(cè)壁表面形成第一應(yīng)力層，第一應(yīng)力層的第一部分表面相 對(duì)于開口底部?jī)A斜，所述第一應(yīng)力層的第一部分表面到開口側(cè)壁的距離小于第二部分表面 到開口側(cè)壁的距離，使所述開口底部的寬度尺寸大于開口頂部的寬度尺寸；則第一應(yīng)力層 的第一部分內(nèi)能夠摻雜的離子較少，且向柵極結(jié)構(gòu)下方提供的應(yīng)力較小，從而能夠抑制第 一應(yīng)力層底部產(chǎn)生的漏電流；而且，第一應(yīng)力層能夠向溝道區(qū)提供應(yīng)力，保證了晶體管的性 能。在形成第一應(yīng)力層之后，在開口內(nèi)填充介質(zhì)層，所述介質(zhì)層能夠電隔離相鄰柵極結(jié)構(gòu)下 方的溝道區(qū)以下的半導(dǎo)體層，防止在第一應(yīng)力層底部產(chǎn)生的漏電流使相鄰晶體管導(dǎo)通，減 少了相鄰晶體管之間的干擾；其次，所述介質(zhì)層為固體，能夠避免第一應(yīng)力層和第二應(yīng)力層 的應(yīng)力向相鄰柵極結(jié)構(gòu)之間釋放。因此，所形成的晶體管性能改善。
[0077] 相應(yīng)的，本發(fā)明的實(shí)施例還提供一種晶體管，請(qǐng)繼續(xù)參考圖10,包括：襯底200,所 述襯底包括絕緣層210、以及位于絕緣層210表面的半導(dǎo)體層211，所述半導(dǎo)體層211表面 具有若干柵極結(jié)構(gòu)201 ;位于相鄰柵極結(jié)構(gòu)201之間的半導(dǎo)體層211的開口（未示出），所述 開口暴露出絕緣層210 ;位于所述開口側(cè)壁表面的第一應(yīng)力層203 ;位于側(cè)壁表面具有第一 應(yīng)力層203的開口內(nèi)的介質(zhì)層204,所述介質(zhì)層204的表面低于半導(dǎo)體層211表面；位于所 述第一應(yīng)力層203和介質(zhì)層204表面的第二應(yīng)力層205,所述第二應(yīng)力層205填充滿開口。 [0078] 所述晶體管還包括：位于第二應(yīng)力層205和第一應(yīng)力層203內(nèi)的源區(qū)或漏區(qū)(未示 出）;位于第二應(yīng)力層205和第一應(yīng)力層203表面的接觸層206 ;位于襯底200、柵極結(jié)構(gòu)201 和接觸層206表面的層間介質(zhì)層207 ;位于所述層間介質(zhì)層207內(nèi)的導(dǎo)電插塞208,所述導(dǎo) 電插塞208與接觸層206電連接
[0079] 所述襯底200為絕緣體上硅襯底，包括：基底212、位于基底212表面的絕緣層 210、以及位于絕緣層210表面的半導(dǎo)體層211 ;本實(shí)施例中，所述半導(dǎo)體層211的材料為單 晶娃。所述半導(dǎo)體層211表面的晶向?yàn)椤?00>或〈110>。所述開口的側(cè)壁相對(duì)于半導(dǎo)體層 211表面垂直，則所述開口側(cè)壁表面的晶向?yàn)椤?00>或〈110>。
[0080] 所述柵極結(jié)構(gòu)201包括：位于半導(dǎo)體層211表面的柵介質(zhì)層220、位于柵介質(zhì)層 220表面的柵電極層221以及位于柵介質(zhì)層220和柵電極層221兩側(cè)的半導(dǎo)體層211表面 的側(cè)墻222。
[0081] 所述第一應(yīng)力層203或第二應(yīng)力層205的材料為硅鍺、硅、碳化硅、鍺或III-V族 化合物；所述第一應(yīng)力層203的底部表面相對(duì)于絕緣層210表面傾斜，且所述第一應(yīng)力層 203的底部表面的晶向?yàn)椤?11> ;所述第一應(yīng)力層203靠近開口 202底部的部分厚度較薄， 而靠近開口 202頂部的部分厚度較厚，能夠減少第一應(yīng)力層203底部在溝道區(qū)下方產(chǎn)生漏 電流。
[0082] 本實(shí)施例中，所述第一應(yīng)力層203包括第一部分I和第二部分II，所述第二部分 II到開口底部的距離大于第一部分I到開口底部的距離，所述第一部分I表面到開口側(cè)壁 的距離小于第二部分II表面到開口側(cè)壁的距離。在其他實(shí)施例中，所述第一部分I表面到 開口側(cè)壁的距離還能夠等于第二部分II表面到開口側(cè)壁的距離。
[0083] 本實(shí)施例中，所述第一應(yīng)力層203的第一部分I表面相對(duì)于絕緣層210表面傾斜， 所述第一應(yīng)力層203的第二部分II表面相對(duì)于絕緣層210表面垂直，所述第一應(yīng)力層203 的第一部分I表面的晶向?yàn)椤?11>。
[0084] 在另一實(shí)施例中，所述第一應(yīng)力層203的表面均相對(duì)于絕緣層210表面傾斜，使開 口 202底部的寬度尺寸大于開口 202頂部的寬度尺寸。
[0085] 在另一實(shí)施例中，所述第一應(yīng)力層203還暴露出開口底部的部分側(cè)壁表面。
[0086] 所述介質(zhì)層204的材料其介電常數(shù)大于2. 0,本實(shí)施例中，所述介質(zhì)層204的材料 為氧化硅。所述介質(zhì)層204為固體，能夠防止第一應(yīng)力層203和第二應(yīng)力層205所產(chǎn)生的 應(yīng)力向相鄰柵極結(jié)構(gòu)201之間的半導(dǎo)體層211內(nèi)釋放，保證了柵極結(jié)構(gòu)201下方的溝道區(qū) 內(nèi)獲得足夠的應(yīng)力；而且，所述介質(zhì)層204的介電常數(shù)較高，更有利于電隔離相鄰晶體管的 溝道區(qū)下方的半導(dǎo)體層211，避免溝道區(qū)下方產(chǎn)生的漏電流使相鄰晶體管之間發(fā)生干擾； 因此，所形成的晶體管性能改善。
[0087] 本實(shí)施例中，所述側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)具有介質(zhì)層，所述介質(zhì)層能 夠隔離相鄰柵極結(jié)構(gòu)下方的溝道區(qū)以下的半導(dǎo)體層，防止第一應(yīng)力層底部的漏電流使相鄰 柵極結(jié)構(gòu)導(dǎo)通，減少了相鄰柵極結(jié)構(gòu)之間的干擾；而且，所述介質(zhì)層為固體，能夠避免第一 應(yīng)力層和第二應(yīng)力層的應(yīng)力向相鄰柵極結(jié)構(gòu)之間釋放，所述晶體管性能改善。
[0088] 綜上所述，晶體管的形成方法中，在相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層內(nèi)形成暴露出 絕緣層的開口之后，在所述開口的側(cè)壁表面形成第一應(yīng)力層，在所述開口內(nèi)填充介質(zhì)層，并 在所述介質(zhì)層表面形成填充滿開口的第二應(yīng)力層。所述第一應(yīng)力層和第二應(yīng)力層能夠向柵 極結(jié)構(gòu)下方的溝道區(qū)提供應(yīng)力，并用于形成相鄰兩個(gè)柵極結(jié)構(gòu)所構(gòu)成晶體管的共用源區(qū)或 漏區(qū)。所述介質(zhì)層能夠自開口底部電隔離相鄰柵極結(jié)構(gòu)，防止第一應(yīng)力層底部產(chǎn)生的漏電 流使相鄰柵極結(jié)構(gòu)導(dǎo)通，減少了相鄰晶體管之間的干擾；而且，所述介質(zhì)層為固體，能夠避 免第一應(yīng)力層和第二應(yīng)力層的應(yīng)力被釋放。因此，所形成的晶體管漏電流減少，且性能改 善。
[0089] 進(jìn)一步，所述第一應(yīng)力層包括第一部分和第二部分，所述第二部分到開口底部的 距離大于第一部分到開口底部的距離，所述第一部分表面到開口側(cè)壁的距離小于或等于第 二部分表面到開口側(cè)壁的距離，則第一部分內(nèi)能夠摻雜的離子較少，摻雜離子發(fā)生擴(kuò)散的 能力弱，能夠抑制第一應(yīng)力層底部產(chǎn)生的漏電流；其次，第一部分在減少漏電流的同時(shí)，依 舊能夠向柵極結(jié)構(gòu)下方的溝道區(qū)提供應(yīng)力，使溝道區(qū)獲得足夠的應(yīng)力，晶體管的性能得以 保證。
[0090] 進(jìn)一步，所述介質(zhì)層采用流體化學(xué)氣相沉積工藝形成的，所形成的介質(zhì)層材料為 氧化硅。由于在形成第一應(yīng)力層之后，開口底部的寬度大于具有第二部分應(yīng)力層的開口寬 度，為了使介質(zhì)層能夠充分填充開口底部區(qū)域而不產(chǎn)生空隙或缺陷，需要采用所述流體化 學(xué)氣相沉積工藝形成氧化硅；而且，所述氧化硅的介電常數(shù)大于2.0,其電隔離效果佳，能 夠充分電隔離相鄰柵極結(jié)構(gòu)下方、靠近絕緣層的半導(dǎo)體層。
[0091] 進(jìn)一步，所述第一應(yīng)力層的形成工藝為選擇性外延沉積工藝，且外延方向與半導(dǎo) 體層的表面平行；由于所述開口底部為絕緣層，不會(huì)生長(zhǎng)第一應(yīng)力層，所述第一應(yīng)力層僅從 開口的側(cè)壁表面開始生長(zhǎng)，且外延沉積工藝在（111)晶面的生長(zhǎng)速度最慢，因此所形成的第 一應(yīng)力層底部相對(duì)于開口底部?jī)A斜，所述開口底部的尺寸大于頂部的尺寸。
[0092] 晶體管中，相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層內(nèi)具有開口，所述開口暴露出絕緣層，所 述開口的側(cè)壁表面具有第一應(yīng)力層，，所述側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)填充有介質(zhì) 層，且所述介質(zhì)層表面具有填充滿開口的第二應(yīng)力層。所述介質(zhì)層能夠自開口底部隔離相 鄰柵極結(jié)構(gòu)，防止第一應(yīng)力層底部的漏電流使相鄰柵極結(jié)構(gòu)導(dǎo)通，減少了相鄰柵極結(jié)構(gòu)之 間的干擾；而且，所述介質(zhì)層為固體，能夠避免第一應(yīng)力層和第二應(yīng)力層的應(yīng)力被釋放。因 此，所述晶體管漏電流減少，性能改善。
[0093] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種晶體管的形成方法，其特征在于，包括： 提供襯底，所述襯底包括絕緣層、以及位于絕緣層表面的半導(dǎo)體層，所述半導(dǎo)體層表面 具有若干柵極結(jié)構(gòu)； 刻蝕相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層直至暴露出絕緣層為止，形成開口； 在所述開口的側(cè)壁表面形成第一應(yīng)力層； 在形成第一應(yīng)力層之后，在所述開口內(nèi)填充介質(zhì)層，所述介質(zhì)層的表面低于半導(dǎo)體層 表面； 在形成介質(zhì)層之后，在所述第一應(yīng)力層和介質(zhì)層表面形成填充滿開口的第二應(yīng)力層。
2. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層包括第一部分 和第二部分，所述第二部分到開口底部的距離大于第一部分到開口底部的距離，所述第一 部分表面到開口側(cè)壁的距離小于或等于第二部分表面到開口側(cè)壁的距離。
3. 如權(quán)利要求2所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層的第一部分表 面相對(duì)于絕緣層表面傾斜，所述第一應(yīng)力層的第二部分表面相對(duì)于絕緣層表面垂直。
4. 如權(quán)利要求3所述晶體管的形成方法，其特征在于，所述第一部分表面的晶向?yàn)?〈111>。
5. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層的表面相對(duì)于 絕緣層表面傾斜，使開口底部的寬度尺寸大于開口頂部的寬度尺寸。
6. 如權(quán)利要求5所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層表面的晶向?yàn)?〈111>。
7. 如權(quán)利要求1、2或5所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層暴露出開 口底部的部分側(cè)壁表面。
8. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層或第二應(yīng)力層 的材料為硅鍺、硅、碳化硅、鍺或III-V族化合物。
9. 如權(quán)利要求8所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層或第二應(yīng)力層 的形成工藝為選擇性外延沉積工藝。
10. 如權(quán)利要求9所述晶體管的形成方法，其特征在于，所述第一應(yīng)力層和第二應(yīng)力層 的形成工藝為選擇性外延沉積工藝；其中，第一應(yīng)力層的外延方向與半導(dǎo)體層的表面平行。
11. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述介質(zhì)層的材料的介電常數(shù) 大于2. 0,所述介質(zhì)層的形成工藝為：采用流體化學(xué)氣相沉積工藝在開口內(nèi)、第一應(yīng)力層表 面、柵極結(jié)構(gòu)表面以及半導(dǎo)體層表面形成介質(zhì)薄膜；采用回刻蝕工藝去除第一應(yīng)力層頂部 表面、柵極結(jié)構(gòu)表面以及半導(dǎo)體層表面的介質(zhì)薄膜。
12. 如權(quán)利要求11所述晶體管的形成方法，其特征在于，所述介質(zhì)層的材料為氧化硅。
13. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述開口的形成工藝為各向異 性的干法刻蝕工藝，所述開口的側(cè)壁相對(duì)于半導(dǎo)體層表面垂直。
14. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述襯底為絕緣體上硅襯底， 所述半導(dǎo)體層的材料為單晶硅，所述半導(dǎo)體層表面的晶向?yàn)椤?〇〇>或〈11〇>。
15. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述柵極結(jié)構(gòu)包括： 位于半導(dǎo)體層表面的柵介質(zhì)層、位于柵介質(zhì)層表面的柵電極層以及位于柵介質(zhì)層和柵 電極層兩側(cè)的半導(dǎo)體層表面的側(cè)墻。
16. 如權(quán)利要求1所述晶體管的形成方法，其特征在于，還包括：在第二應(yīng)力層表面形 成接觸層，在襯底、柵極結(jié)構(gòu)和接觸層表面形成層間介質(zhì)層，在所述層間介質(zhì)層內(nèi)形成與接 觸層電連接的導(dǎo)電插塞。
17. -種采用如權(quán)利要求1至16任一項(xiàng)方法所形成的晶體管，其特征在于，包括： 襯底，所述襯底包括絕緣層、以及位于絕緣層表面的半導(dǎo)體層，所述半導(dǎo)體層表面具有 若干柵極結(jié)構(gòu)； 位于相鄰柵極結(jié)構(gòu)之間的半導(dǎo)體層的開口，所述開口暴露出絕緣層； 位于所述開口側(cè)壁表面的第一應(yīng)力層； 位于側(cè)壁表面具有第一應(yīng)力層的開口內(nèi)的介質(zhì)層，所述介質(zhì)層的表面低于半導(dǎo)體層表 面； 位于所述第一應(yīng)力層和介質(zhì)層表面的第二應(yīng)力層，所述第二應(yīng)力層填充滿開口。
【文檔編號(hào)】H01L21/336GK104217957SQ201310224085
【公開日】2014年12月17日 申請(qǐng)日期:2013年6月5日 優(yōu)先權(quán)日:2013年6月5日
【發(fā)明者】洪中山 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司