半導(dǎo)體集成電路的制作方法
【專利摘要】一種化合物半導(dǎo)體集成電路，其具有表面以及/或背面金屬層，可用于連接至外部電路。該化合物半導(dǎo)體集成電路晶片(第一晶片)包含一基板、一電子元件層、以及一介電層。一第一金屬層形成于該介電層的表面，一第三金屬層則形成于基板背面。該第一金屬層與第三金屬層主要由銅所構(gòu)成，且用于連接至其他外部的電子電路。第一晶片上的第一或第三金屬層以三維的方式分布于第一晶片的電子元件上方或下方，一第二晶片可以設(shè)置堆疊于第一晶片的表面或背面，并通過第一或第三金屬層電連接兩個晶片上分隔的連接節(jié)點。
【專利說明】半導(dǎo)體集成電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種半導(dǎo)體集成電路晶片，其具有一表面金屬層及/或一背面金屬層，用以連接至外部電路；尤指一種具有數(shù)個電子電路晶片相互堆疊的半導(dǎo)體集成電路，且其中至少有一個為一化合物半導(dǎo)體單晶微波集成電路晶片。
【背景技術(shù)】
[0002]化合物半導(dǎo)體單晶微波集成電路(monolithic microwave integratedcircuits, MMIC)已被廣泛應(yīng)用于射頻(RF)信號發(fā)射器、接收器以及收發(fā)器等微波通訊元件，如行動電話及無線區(qū)域網(wǎng)路(LAN)模組等。這類射頻模組通常由許多電子電路零件所構(gòu)成，如功率放大器(PA)、開關(guān)元件、濾波器以及控制元件等。其中有些電子電路零件已經(jīng)被整合于單一晶片上。以化合物半導(dǎo)體的放大器電路而言(如包含異質(zhì)接面雙極性電晶體(HBT)或高電子遷移率電晶體(HEMT)的放大器)，通常會使用HEMT元件來控制電晶體放大器偏壓條件，而這些元件與電路都可以集成整合于單一化合物半導(dǎo)體晶片上。例如，HBT功率放大器與HEMT控制電路就可以利用BiFET (或BiHEMT)工藝將其集成整合于單一化合物半導(dǎo)體晶片上。另一個集成整合的例子則是將增強(qiáng)型HEMT元件與空乏型HEMT元件制作于單一晶片上，其中增強(qiáng)型HEMT元件作為功率放大器的用途，而空乏型HEMT元件則是作為控制元件?；衔锇雽?dǎo)體放大器與一開關(guān)電路結(jié)合，其中該開關(guān)可依照功率位準(zhǔn)、頻率帶、以及通訊模式用來改變射頻信號路徑，也通常被整合于單一晶片中。化合物半導(dǎo)體放大器與一天線開關(guān)電路結(jié)合，其中該天線開關(guān)可用于切換天線與不同的Tx與Rx電路連接，也常被整合于單一晶片中?；衔锇雽?dǎo)體HBT放大器通常操作于不同的偏壓條件，以確保元件在不同輸出功率與頻率范圍的保持最佳特性。由于輸入與輸出阻抗為偏壓條件的函數(shù)，通常會引入一阻抗調(diào)節(jié)器，使偏壓條件改變時，仍可保持很好的阻抗匹配。阻抗調(diào)節(jié)器通常由電容器、電感器以及HEMT開關(guān)元件所構(gòu)成，其中HEMT開關(guān)元件是被用來切換電容器與電感器的連接，進(jìn)而改變整體的阻抗大小。然而隨著功能性的增加，高度集成整合的電路與元件也將造成制作成本增加及良率降低，將HBT與HEMT元件集成整合于單一晶片上時尤其如此。
[0003]為了降低工藝成本，上述射頻模組中的電路元件可以分別制作于不同晶片上，甚至可以進(jìn)一步結(jié)合其他如硅互補(bǔ)式金屬氧化物半導(dǎo)體(Si CMOS)集成電路晶片等。傳統(tǒng)的整合作法通常是將數(shù)個不同的晶片置于同一平面上并相互連接；然而此方式會隨晶片數(shù)目增加而使模組尺寸變大，同時長距離的相互連接也容易造成信號損耗及相互干擾。例如，一般射頻模組即包含一 HBT功率放大器MMIC晶片、一阻抗匹配及偏壓控制晶片、一天線開關(guān)晶片、以及一濾波電路晶片，而這些晶片均置于同一平面的模組基板上。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種化合物半導(dǎo)體集成電路晶片，具有一表面金屬層及/或背面金屬層，用以連接外部電路。本發(fā)明的主要目在于提供一種化合物半導(dǎo)體集成電路晶片，其包含數(shù)個相互堆疊的晶片，且其中至少有一個為化合物半導(dǎo)體集成電路晶片；借此，由堆疊晶片構(gòu)成的半導(dǎo)體集成電路模組其面積將可大幅降低。相較于將模組中所有電路與零件制作于單一晶片上，晶片模組化的設(shè)計也可簡化晶片的工藝步驟。同時，也可縮短不同晶片之間或電路元件之間相互連接的距離，因而降低信號損耗及相互干擾。借助元件上方的金屬層，可以重新分布或配置晶片之間的連接節(jié)點，因此晶片之間的連接節(jié)點不一定要位于同一垂直線上，大幅提高連接節(jié)點布局設(shè)計的自由度。
[0005]為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體集成電路，其包含一第一晶片，且該第一晶片包含一化合物半導(dǎo)體集成電路。該第一晶片進(jìn)一步包含:一基板、一介電層、一電子元件層、以及一第一金屬層。前述的介電層形成于前述基板的上，且至少包含一介電層通孔貫穿該介電層的第一表面與第二表面。前述的第一金屬層主要由銅所構(gòu)成，且包含至少一第一金屬墊形成于該介電層第一表面的上并延伸進(jìn)入至少一介電層通孔。前述的電子元件層形成于前述基板與介電層的第二表面之間，包含至少一電子元件以及至少一第二金屬層，其中前述的電子元件包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，至少一該第二金屬層包含至少一第二金屬墊形成于一介電層通孔位于該介電層的第二表面的一端，并與延伸進(jìn)入該介電層通孔的第一金屬層形成電接觸，。所有與化合物半導(dǎo)體電子元件所接觸的第二金屬層主要由金所構(gòu)成。其中該第一金屬層以三維方式分布于電子元件層中至少一個電子元件上方，而至少一個第一金屬墊通過該第一金屬層延伸進(jìn)入至少其中一個介電層通孔而電連接于該介電層通孔另一側(cè)的第二金屬墊中的至少一個。
[0006]本發(fā)明進(jìn)一步提供一種半導(dǎo)體集成電路，其包含一上述的第一晶片以及一第二晶片，且該第二晶片包含一電子電路。在此定義第一晶片中的介電層的第一表面為該第一晶片的表面，而該基板相對于該介電層的表面則定義為第一晶片的背面。前述的第二晶片堆疊于第一晶片的表面上，并且電連接至第一晶片上的至少一第一金屬墊。第一金屬層以三維方式分布于電子元件層中至少一個電子元件上方，為使兩個晶片上的接點對齊，至少一個第一金屬墊通過該第一金屬層延伸進(jìn)入至少其中一個介電層通孔而電連接于該介電層通孔另一側(cè)的第二金屬墊中的至少一個。
[0007]本發(fā)明也提供另一種半導(dǎo)體集成電路，其包含一第一晶片以及一第二晶片，其中該第一晶片包含一化合物半導(dǎo)體集成電路，而第二晶片包含一電子電路。該第一晶片進(jìn)一步包含:一基板、一介電層、一電子兀件層、一第一金屬層以及一第三金屬層。前述的基板包含至少一基板通孔，且貫穿該基板的第一表面與第二表面。前述的介電層形成于該基板的第一表面上，且包含至少一介電層通孔，貫穿該介電層的第一表面與第二表面。前述的第一金屬層主要由銅所構(gòu)成，且包含至少一第一金屬墊形成于該介電層的第一表面上并且延伸進(jìn)入至少一介電層通孔；前述的電子元件層形成于該基板第一表面與該介電層第二表面之間，包含至少一電子元件以及至少一第二金屬層；其中該電子元件包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，至少一該第二金屬層包含至少一第二金屬墊形成于一介電層通孔位于該介電層的第二表面的一端，并與前述的延伸進(jìn)入該介電層通孔的第一金屬層形成電接觸。至少一前述該第二金屬層包含至少一第三金屬墊形成基板通孔位于該基板的第一表面的一端。所有與該化合物半導(dǎo)體電子元件所接觸的第二金屬層主要由金所構(gòu)成。前述的第三金屬層包含至少一第四金屬墊形成于該基板的第二表面且延伸進(jìn)入至少一基板通孔，借此與位于基板通孔另一側(cè)的第三金屬墊形成電接觸。在此定義前述介電層的第一表面為第一晶片的表面，而前述基板的第二表面則定義為第一晶片的背面。前述的第二晶片堆疊于第一晶片的背面，并且電連接至第一晶片的至少一第四金屬墊。第三金屬層以三維方式分布于電子元件層中至少一個電子元件下方，為使兩個晶片上的接點對齊，至少一個第四金屬墊通過該第三金屬層延伸進(jìn)入至少其中一個介電層通孔而電連接于該介電層通孔另一側(cè)的第三金屬墊中的至少一個。
[0008]本發(fā)明也提供另一種半導(dǎo)體集成電路，其包含一第一晶片以及一第二晶片，其中該第一晶片包含一化合物半導(dǎo)體集成電路，而該第二晶片包含一電子電路。該第一晶片進(jìn)一步包含:一基板、一電子元件層以及一第三金屬層。前述的基板包含至少一基板通孔，且貫穿該基板的第一表面與第二表面。前述的電子兀件層形成于該基板第一表面，包含至少一電子元件以及至少一第二金屬層，其中前述至少一電子元件中包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，至少一該第二金屬層包含至少一第三金屬墊形成于一基板通孔位于該基板的第一表面的一端。前述的第三金屬層包含至少一第四金屬墊形成于該基板的第二表面且延伸進(jìn)入至少一基板通孔，借此與在基板通孔另一側(cè)的第三金屬墊形成電接觸。該第三金屬墊通過第二金屬層，直接或間接地與至少一電子元件相連接。該第三金屬墊也可以連接到一第五金屬墊；其中第五金屬墊由該至少一第二金屬層所構(gòu)成，且位于該電子元件層與基板相對的表面或其鄰近區(qū)域。前述的第五金屬墊可連接到其他電路晶片或電子零件模組。在此定義該第一晶片上電子元件層與基板相對的表面為該第一晶片的表面，而該基板的第二表面則定義為第一晶片的背面。前述的第二晶片堆疊于第一晶片的背面，并且電連接至第一晶片的至少一第四金屬墊。為使兩個晶片上的接點對齊，前述的至少一第四金屬墊通過一第三金屬層延伸進(jìn)入一基板通孔而電連接于該基板通孔另一側(cè)的三金屬墊，并且進(jìn)一步電連接至電子元件層中的至少一電子元件。
[0009]本發(fā)明的另一目的在于提供一種半導(dǎo)體集成電路，其中一晶片的背面金屬層可以用以形成一電感器。前述的位于晶片背面的電感器可以縮小整體電路所占據(jù)的面積，進(jìn)而所小晶片整體尺寸。且當(dāng)背面金屬層主要由銅所構(gòu)成時，晶片背面將可以制作出具有高品質(zhì)因子(quality factor)的電感器。
[0010]為達(dá)上述目的，本發(fā)明提供另一種半導(dǎo)體集成電路，其進(jìn)一步包含一電感器于前述的半導(dǎo)體集成電路中。前述的電感器由第三金屬層所構(gòu)成，形成于第一晶片基板的第二表面上，且位于至少一電子元件的上。該電感器電連接于第一晶片、第二晶片或同時電連接
于第一及第二晶片。
[0011]于實施時，前述的第二金屬層主要由金(Au)所構(gòu)成。
[0012]于實施時，前述第一晶片的基板由砷化鎵(GaAs)所構(gòu)成。
[0013]于實施時，前述的介電層由介電物質(zhì)聚苯惡唑(Polybenzoxazole, ΡΒ0)所構(gòu)成。
[0014]于實施時，前述的介電層厚度等于或大于10 μ m。
[0015]于實施時，前述的第三金屬層主要由銅(Cu)所構(gòu)成。
[0016]于實施時，前述的第一晶片包含一異質(zhì)接面雙極性電晶體(HBT)單晶微波集成電路(MMIC)或一高電子遷移率電晶體(HEMT)麗1C。
[0017]前述的第一晶片包含一氮化鎵(GaN)場效電晶體(FET)。
[0018]于實施時,前述的第一晶片包含一功率放大器MMIC。[0019]于實施時，前述的第二晶片包含:一偏壓控制電路，用以控制第一晶片中至少一電子元件的偏壓條件；一開關(guān)電路，用以控制第一晶片信號路徑；一天線開關(guān)電路，用以連接第一晶片中功率放大器輸出端至天線；一阻抗調(diào)節(jié)電路，用以調(diào)節(jié)阻抗大小，并使其隨第一晶片中功率放大器的偏壓條件及工作頻率而改變；以及一由被動元件所構(gòu)成的阻抗匹配電路，用以匹配第一晶片中功率放大器的輸入與/或輸出端的阻抗。
[0020]于實施時，前述的第二晶片包含一化合物半導(dǎo)體MMIC。
[0021]于實施時，前述的第二晶片包含一硅互補(bǔ)式金屬氧化物半導(dǎo)體(Si CMOS)集成電路。
[0022]于實施時，前述的第二晶片包含至少一被動元件集成整合于同一基板，且該基板由硅、砷化鎵、或玻璃所構(gòu)成。
[0023]于實施時，前述的第二晶片包含一濾波器。
[0024]為對于本發(fā)明的特點與作用能有更深入的了解，茲借實施例配合附圖詳述于后?！緦＠綀D】

【附圖說明】
[0025]圖1為本發(fā)明所提供的半導(dǎo)體集成電路的一種實施例的剖面結(jié)構(gòu)示意圖，其中第
二晶片堆疊于第一晶片的表面。
[0026]圖2為本發(fā)明所提供的半導(dǎo)體集成電路的一種實施例的剖面結(jié)構(gòu)示意圖，其中第二晶片堆疊于第一晶片的背面。
[0027]圖3為本發(fā)明所提供的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖，其中第二晶片堆疊于第一晶片的背面。
[0028]圖4為本發(fā)明所提供的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖，其中一電感器形成于第一晶片的背面。
[0029]圖5至圖23為分別對應(yīng)于本發(fā)明所提供的第I實施例至第19實施例的剖面結(jié)構(gòu)示意圖。
[0030]圖24為本發(fā)明所提供的種實施例中，晶片包含一化合物半導(dǎo)體集成電路晶片的剖面結(jié)構(gòu)示意圖。
[0031]圖24A、圖24B為本發(fā)明所提供的實施例中，金屬層的剖面結(jié)構(gòu)示意圖。
[0032]【符號說明】
模組基板90模組金屬墊91
第一晶片100第一晶片背面101
第一晶片表面102MMIC 103, 203
金屬連結(jié)線104，204, 404基板110，210
基板第一表面111基板第二表面112 基板通孔113電子元件層120
電子元件121，221電容器122，222
電阻器123，223介電層130
介電層第一表面131介電層第二表面132
介電層通孔133，233第一金屬層140，240
第一金屬墊141第二金屬層150 第二金屬墊151第三金屬墊161
第三金屬層170第四金屬墊171
電感器172金屬凸塊180，280
第五金屬墊181第四金屬墊191
第二晶片200背面金屬層270
接觸金屬墊271第三晶片300
第四晶片400。
【具體實施方式】
[0033]圖24為根據(jù)本發(fā)明的半導(dǎo)體集成電路的一種實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100,且該第一晶片包含一化合物半導(dǎo)體集成電路。該第一晶片進(jìn)一步包含:一基板110、一介電層130、一電子兀件層120、以及一第一金屬層140。前述的介電層130形成于基板110的上，且至少包含一介電層通孔133貫穿該介電層130的第一表面131與第二表面132。前述的電子兀件層120形成于基板110與介電層130的第二表面之間。電子元件層120包含至少一化合物半導(dǎo)體電子元件121以及至少一第二金屬層150。第一金屬層140形成至少一第一金屬墊于介電層第一表面131的上，且延伸進(jìn)入至少一介電層通孔133。在該至少一第二金屬層150當(dāng)中，其中至少一第二金屬層電連接于至少一電子元件121。在該至少一第二金屬層150當(dāng)中，其中至少一第二金屬層包含至少一第二金屬墊151形成于一介電層通孔133位于該介電層的第二表面132的一端，并與延伸進(jìn)入該介電層通孔133的第一金屬層140形成電接觸。如圖24A與24B所示，第一金屬層140或第二金屬層150下方可以包含一層或數(shù)層底層結(jié)構(gòu)作為附著層(adhesion layer)、擴(kuò)散位障層(diffusion barrier layer)以及/或電鍍的種子層(seed layer)。該第一金屬層140或第二金屬層150上方也可以進(jìn)一步包含一層或數(shù)層的上層結(jié)構(gòu)作為金屬的保護(hù)層，可用來防止金屬潮濕或氧化，或提供形成于其上的材料較佳的附著力。以銅金屬層為例，其底層結(jié)構(gòu)可以由T1、Tiff或Pt等金屬層所構(gòu)成，而上層結(jié)構(gòu)則可以由金所構(gòu)成。若以金的金屬層為例，其底層結(jié)構(gòu)可以由Ti或Pd等金屬所構(gòu)成，而上層結(jié)構(gòu)則可以由Ti等金屬所構(gòu)成。借助形成金屬凸塊280于第一金屬墊141的上，該第一晶片100即可通過凸塊接合(bump bonding)方式電連接至其他電子電路。除了通過金屬凸塊280，也可利用線接合(wire bonding)方式使第一金屬墊141通過金屬連接線與其他電子電路達(dá)到電連接。例如，該第一晶片100可以直接堆疊于一個模組基板上，并通過凸塊接合或線接合方式，使第一金屬墊141與基板模組上的金屬墊形成電連接。第一金屬層140以三維方式分布于電子元件層120中至少一個電子元件121上方，而至少一個第一金屬墊141通過第一金屬層140延伸進(jìn)入至少其中一個介電層通孔133而電連接于該介電層通孔另一側(cè)的第二金屬墊151，因此第一金屬墊141可設(shè)置于一較佳的位置已連接于其他電路。
[0034]圖1為根據(jù)本發(fā)明的半導(dǎo)體集成電路的一種實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含前述的第一晶片100以及一第二晶片200，且該第二晶片包含一電子電路。在此定義該第一晶片100上的介電層的第一表面131為該第一晶片表面102,而該基板相對于該介電層的表面則定義為第一晶片背面101。第二晶片200堆疊于第一晶片表面102上,并且通過金屬凸塊280電連接于至少一第一金屬墊141。借此，兩垂直堆疊的第一晶片與第二晶片通過電連接而整合成為單一電路。第一金屬層140以三維方式分布于電子元件層120中至少一個電子元件121上方，為使第一晶片100與第二晶片200上的接點通過金屬凸塊280對齊，至少一個第一金屬墊141通過第一金屬層140延伸進(jìn)入至少其中一個介電層通孔133而電連接于該介電層通孔另一側(cè)的第二金屬墊151。
[0035]圖2為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200,且該第一晶片100包含一化合物半導(dǎo)體集成電路，而第二晶片200包含一電子電路。該第一晶片100進(jìn)一步包含:一基板110、一電子兀件層120、一介電層130、一第一金屬層140以及一第三金屬層170。基板110包含至少一基板通孔113,且貫穿該基板的第一表面111與第二表面112。介電層130形成于基板的第一表面111，且至少包含一介電層通孔133,并貫穿該介電層的第一表面131與第二表面132。電子元件層120形成于基板110與介電層130之間，包含至少一電子元件以及至少一第二金屬層150，其中至少一電子元件中包含至少一化合物半導(dǎo)體電子元件121。第一金屬層140主要由銅所構(gòu)成，且形成至少一第一金屬墊141于介電層的第一表面131上并且延伸進(jìn)入至少一介電層通孔133。至少一第二金屬層150電連接于至少一化合物半導(dǎo)體電子元件121，且所有與化合物半導(dǎo)體電子元件121接觸的第二金屬層150主要由金所構(gòu)成。所有第二金屬層當(dāng)中，其中至少一第二金屬層150包含至少一第二金屬墊151形成于一介電層通孔133位于該介電層的第二表面132的一端，并與延伸進(jìn)入該介電層通孔133的第一金屬層140形成電接觸。第三金屬層170形成于基板的第二表面112，其至少包含一第四金屬墊171，且延伸進(jìn)入至少一基板通孔113。第二金屬層150中，至少其中的一包含至少一第三金屬墊161形成于該基板通孔113與第四金屬墊171相對的一端，并與延伸進(jìn)入該基板通孔113的第三金屬層170形成電接觸。如前所述，第一金屬層140、第二金屬層150、以及第三金屬層170下方可以包含一層或數(shù)層底層結(jié)構(gòu)；而上方也可以進(jìn)一步包含一層或數(shù)層的上層結(jié)構(gòu)。在此定義第一晶片100上介電層的第一表面131為該第一晶片表面102,而基板110的第二表面112則定義為第一晶片背面101。在本實施例中，第一晶片100表面朝下，第二晶片200則堆疊于第一晶片100的背面101，并通過金屬凸塊280電連接到至少一第四金屬墊171。借此，垂直堆疊的第一晶片與第二晶片可以通過電連接而整合成為單一電路。每一個第一金屬墊141均進(jìn)一步連接至一金屬凸塊180，以供與其他電路晶片或模組電連接。第一金屬層140以三維方式分布于電子元件層120中至少一個電子元件121上方，為使第一晶片100與第二晶片200上的接點通過金屬凸塊280對齊，至少一個第一金屬墊141通過第一金屬層140延伸進(jìn)入至少其中一個介電層通孔133而電連接于該介電層通孔另一側(cè)的第二金屬墊151。
[0036]圖3為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200,該第一晶片100包含一化合物半導(dǎo)體集成電路，而第二晶片200包含一電子電路。該第一晶片100進(jìn)一步包含:一基板110、一電子元件層120、以及一第三金屬層170?；?10包含至少一基板通孔113，且貫穿基板的第一表面111與第二表面112。電子兀件層120形成于基板110的第一表面111,包含至少一電子兀件以及至少一第二金屬層150。第三金屬層170形成于基板的第二表面112,其包含至少一第四金屬墊171，且延伸進(jìn)入至少一基板通孔113。第二金屬層150中，至少其中的一包含至少一第三金屬墊161形成于基板通孔113上方與第四金屬墊171相對的一端，并與延伸進(jìn)入該基板通孔113的第三金屬層170形成電接觸。第三金屬墊161通過第二金屬層150，直接或間接地與至少一電子元件121相連接；第三金屬墊161也可以連接到一第五金屬墊181，其中第五金屬墊181由該至少一第二金屬層150所構(gòu)成，且位于電子元件層120與基板相對的表面或其鄰近區(qū)域。如前所述，第二金屬層150以及第三金屬層170下方可以包含一層或數(shù)層底層結(jié)構(gòu)，而上方也可以進(jìn)一步包含一層或數(shù)層的上層結(jié)構(gòu)。在此定義該第一晶片上電子兀件層相對于該介電層的表面為該第一晶片表面102,而基板110的第二表面112則定義為第一晶片背面101。在本實施例中，第一晶片100表面朝下，第二晶片200則堆疊于第一晶片100的背面101，并通過金屬凸塊280電連接到至少一第四金屬墊171。借此，垂直堆疊的第一晶片與第二晶片可以通過電連接而整合成為單一電路。在第一晶片表面102附近的第五金屬墊181乃進(jìn)一步連接至一金屬凸塊180，供與其他電路晶片或模組電連接。第三金屬層170以三維方式分布于電子元件層120中至少一個電子元件121下方，為使第一晶片100與第二晶片200上的接點對齊，至少一個第四金屬墊171通過第三金屬層170延伸進(jìn)入至少其中一個基板通孔113而電連接于該基板通孔另一側(cè)的第三金屬墊 161。
[0037]在前述的實施例中，第四金屬層170可以形成一被動元件，如一電感器。圖4為本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖，其中第四金屬層170于基板的第二表面112形成一電感器172。該電感器172以三維的方式配置于至少一電子元件121的上，且電連接于第一晶片100。電感器172也可電連接至第二晶片或同時電連接于第一及第
一曰
一日日/T O
[0038]在前述的實施例中，第一晶片100為一化合物半導(dǎo)體集成電路晶片，而第二晶片200則可以是一化合物半導(dǎo)體、半導(dǎo)體或其他種類的集成電路晶片。第一晶片的基板材料可以是砷化鎵(GaAs)、娃(Si)、碳化娃(SiC)、藍(lán)寶石(sapphire)或氮化鎵(GaN)。當(dāng)?shù)诙瑸榘雽?dǎo)體集成電路晶片時，其基板材料也可為砷化鎵(GaAs)、硅(Si)、碳化硅(SiC)、藍(lán)寶石(sapphire)或氮化鎵(GaN)。第一晶片的介電層由介電物質(zhì)所構(gòu)成，以聚苯并惡唑(Polybenzoxazole, ΡΒ0)構(gòu)成尤佳。由于第一金屬層以三維方式分布于介電層上方并延伸進(jìn)入介電層通孔以連接通孔另一端的第二金屬墊，介電層的較佳厚度等于或大于10 ym,以降低第一金屬層對位于介電層下方的電子元件特性的影響。前述的電子元件層為一復(fù)合層，其包含一化合物半導(dǎo)體元件層以及一鈍化層(passivation layer)。該鈍化層材料為介電質(zhì)材料，且由氮化硅(SiN)構(gòu)成尤佳，具有絕緣以及保護(hù)電子元件的功能。前述的化合物半導(dǎo)體元件可以是異質(zhì)接面雙極性電晶體(HBT)或高電子遷移率電晶體(HEMT)，該化合物半導(dǎo)體元件也可為氮化鎵(GaN)場效電晶體(FET)。第一晶片中供電連接的金屬層可分為直接與電子元件接觸的金屬層以及未直接與電子元件接觸的金屬層。與化合物半導(dǎo)體電子元件直接接觸的第二金屬層主要由金(Au)所構(gòu)成，且必須不含或只含有極微量的銅成分，以確保電子元件不被銅所污染。此外也可讓所有第二金屬層均主要由金(Au)所構(gòu)成，且不含或只含有極微量的銅成分，如此一來，電子元件層可就可以利用完全不含銅金屬工藝的的前段(front-end)工藝來完成，借此讓表面工藝排除銅交叉污染的問題，以確保元件的特性及工藝穩(wěn)定性。至于未直接與化合物半導(dǎo)體電子元件接觸的金屬層，如第一金屬層以及第三金屬層間接通過第二金屬層與元件形成電接觸，其金屬材料可以由銅(Cu)所構(gòu)成以降低制作成本。銅金屬層的形成可于后段(back-end)工藝中完成，借此避免前段工藝受到銅污染。第一金屬層的銅金屬厚度以等于或大于3 μm為較佳。
[0039]根據(jù)本發(fā)明所提供的其他實施例依序說明如下:
第I實施例:
圖5為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一 HEMT MMIC 103，而第二晶片200包含一 HBT功率放大器麗IC 203。該HEMT麗IC形成于一 GaAs基板110上。于基板110上具有一電子元件層120，其包含一系列由偽晶型HEMT (pHEMT)元件121所構(gòu)成的偏壓控制電路、開關(guān)電路、以及邏輯電路。該HEMT麗IC為一控制電路，用以控制HBT功率放大器的偏壓條件，以及/或控制HBT功率放大器中射頻信號的路徑。該電子元件層120進(jìn)一步包含一層或數(shù)層的氮化娃(SiN),可用來絕緣或鈍化半導(dǎo)體電子元件。在該HEMTMMIC上覆蓋上一層由PBO所構(gòu)成的介電層130作為絕緣層。該介電層130通過旋轉(zhuǎn)涂布，并控制其厚度在10 μL?左右。由于介電層130材料PBO為光敏材料(Photosensitivematerial)，可利用曝光顯影技術(shù)于該介電層130上制作出數(shù)個介電層通孔133，并貫穿該介電層的第一表面131與第二表面132,借此提供提供下層MMIC的電連接。在該介電層130的上利用濺鍍的TiW/Cu為銅金屬電鍍的種子層，并在其上電鍍一層約10 ym厚、主要為銅的金屬層做為第一金屬層140。該第一金屬層140形成數(shù)個第一金屬墊141,用以提供HBT功率放大器MMIC的電連接。該第一金屬層140自第一金屬墊141延伸至介電層通孔133，其中該介電質(zhì)通孔133以三維的方式分布于HEMT麗IC由pHEMT 121、電容器122以及電阻器123所構(gòu)成的主動元件區(qū)域上，借此使兩晶片上位于不同位置的連接節(jié)點可以達(dá)到電接觸。該第一金屬層140進(jìn)一步延伸進(jìn)入該介電質(zhì)通孔133，并且與形成于介電質(zhì)通孔133另一端的第二金屬墊151形成電接觸。在本實施例中，所有第二金屬層150主要由金所構(gòu)成，因此第二金屬墊151也是由金所構(gòu)成。每一第二金屬墊151延伸自第二金屬層150并電連接至HEMT麗IC元件上的pHEMT 121、電容器122、以及電阻器123等。此連接方式可以避免HEMT MMIC上的化合物半導(dǎo)體元件直接與銅金屬層接觸，進(jìn)而避免銅原子污染對元件特性所產(chǎn)生的負(fù)面影響。再者，由于第二金屬均由金所構(gòu)成，制作電子元件層的前段工藝將可以在不含銅的工藝條件下進(jìn)行，而銅工藝則是分別于后段工藝中進(jìn)行，借此排除銅交叉污染的問題，并確保元件的特性及具有較佳的工藝穩(wěn)定性。第二晶片200堆疊于第一晶片100的表面102上。為了達(dá)成兩晶片的電接觸，于HEMT麗IC 130的每一第一金屬墊141上形成一第一金屬凸塊180。該第一金屬凸塊180可以由銅柱(Cu pillar)所構(gòu)成,并于其上形成一錫銀(SnAg)的熔接金屬。第二晶片200的基板為砷化鎵(GaAs)基板。每一金屬凸塊180連接于一接觸金屬墊271 ;該接觸金屬墊271由一背面金屬層270所構(gòu)成，且形成于第二晶片200的基板210背面。每一個接觸金屬墊271進(jìn)一步延伸至第二晶片GaAs基板210上的一基板通孔233，借此連接至HBT功率放大器麗IC上的元件，如HBT 221、電容器222、以及電阻器223等。此兩堆疊的晶片上下翻轉(zhuǎn)(正面朝下)，而第二晶片200通過金屬凸塊280以覆晶方式組合至模組基板90上的模組金屬墊91。
[0040]第2實施例:
圖6為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一 HEMT MMIC 103，而第二晶片200包含一 HEMT功率放大器MMIC 203。HEMT麗IC 103由偏壓控制電路、開關(guān)電路、以及邏輯電路所構(gòu)成；HEMT麗IC 103為一控制電路，用以控制HEMT功率放大器麗IC 203的偏壓條件，以及/或控制其射頻信號的路徑。本實施例中，除了將第二晶片200的HBT功率放大器MMIC換成HEMT功率放大器MMIC以外，關(guān)于本實施例的其他描述均與第I實施例相同。
[0041]第3實施例:
圖7為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一 HEMT MMIC 103，而第二晶片200包含一 HBT功率放大器麗IC 203。第二晶片200堆疊于第一晶片100的表面102，將此堆疊的第一及第二晶片反轉(zhuǎn)，使第二晶片200裝配于一模組基板90上，并且通過金屬連結(jié)線204打線接合(wire bonding)于模組基板90上。本實施例中其他的描述均與第I實施例相同。
[0042]第4實施例:
圖8為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一 HEMT MMIC 103，而第二晶片200包含一 HEMT功率放大器MMIC 203所構(gòu)成。第二晶片200通過金屬連結(jié)線204打線接合于模組基板90上。本實施例中，除將第二晶片200的HBT功率放大器MMIC換成HEMT功率放大器MMIC以外，其他的描述均與第3實施例相同。
[0043]第5實施例:
圖9為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一 HEMT MMIC 103，而第二晶片200包含一 HBT功率放大器麗IC 203。該HEMT麗IC形成于一 GaAs基板110上，包含開關(guān)電路121、電容器122以及電感器124 ;其功能為一阻抗調(diào)節(jié)器，使針對不同輸出功率以及頻率而使用不同操作偏壓的HBT功率放大器MMIC 203，其中HBT元件的輸出端能達(dá)成阻抗匹配，以維持最佳的元件特性。由于輸出阻抗為偏壓條件以及操作頻率的函數(shù)，使用阻抗調(diào)節(jié)器可以在操作條件改變時，仍然保持很好的阻抗匹配。在該HEMT MMIC 103上覆蓋上一層由PBO所構(gòu)成的介電層130。螺旋狀的電感器124由以銅金屬制成的第一金屬層構(gòu)造形成于該介電層130上。該電感器124為該阻抗調(diào)節(jié)電路的一部分。本實施例中，模組基板90上的輸入/輸出金屬墊91與HEMT麗IC 103上的連接節(jié)點(也即其中一個第二金屬墊151)的電連接，通過以三維方式分布于HEMT MMIC 103中的電子元件上方的第一金屬層140連接分隔的連接節(jié)點。
[0044]第6實施例:
圖10為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一 HEMT麗IC 103，而第二晶片200包含一 HBT功率放大器麗IC 203。該HEMT麗IC的描述與實施例5相同，而該HBT功率放大器麗IC 203與實施例3相同。然而，該HBT功率放大器麗IC 203的上另覆蓋一層由PBO所構(gòu)成的介電層230，并于其上進(jìn)一步覆蓋一層由銅金屬所構(gòu)成的金屬層240。該金屬層240可視為第二晶片的第一金屬層。第二晶片200上其他關(guān)于金屬層的適用材料的描述，如金或銅，與第一晶片100上各金屬層適用的金屬材料相同。由于第一晶片100與第二晶片200的表面均有一銅金屬層可供連結(jié)兩晶片電路上位于平面上不同位置的連接節(jié)點，其電路布局設(shè)計將更具自由度。第二晶片200通過金屬連結(jié)線204打線接合于模組基板90上。
[0045]第7實施例:
圖11為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一HBT功率放大器麗IC103，而第二晶片200包含一非化合物半導(dǎo)體晶片的電子電路晶片。本實施例的第二晶片為一 Si CMOS 1C，包含偏壓控制電路、開關(guān)電路、以及邏輯電路，并形成一控制電路，用以控制HBT功率放大器MMIC 103的偏壓條件。于該HBT功率放大器MMIC 103的上依序包含:一層由PBO所構(gòu)成的介電層130、一層由銅金屬所構(gòu)成的第一金屬層140、以及數(shù)個由銅金屬與熔接金屬所構(gòu)成的金屬凸塊180。該第一金屬層140可用以連接一第一金屬墊141以及位于一介電層通孔133另一端的第二金屬墊151，或用以連接一第一金屬墊141以及另一個與一金屬連結(jié)線接合的第一金屬墊141，該第一金屬層140以三維的方式分布于該HBT功率放大器麗IC 103的主動元件區(qū)域的上，并連接兩晶片上位于不同位置的連接節(jié)點。與HBT功率放大器MMIC的連接通過由至少一第二金屬層150所形成的數(shù)個第二金屬墊151。本實施例中，所有與HBT元件121以及其他電子元件122與123連接的第二金屬層，或構(gòu)成第二金屬墊151以及第三金屬墊161的第二金屬層，主要由金所構(gòu)成；因此銅金屬層可以遠(yuǎn)離HBT功率放大器MMIC的電子元件，以避免因為銅污染而造成元件性能退化的問題。該HBT功率放大器MMIC 103通過金屬連結(jié)線104以打線接合的方式，以及/或通過第四金屬層170并經(jīng)由基板110上的基板通孔113，連接至一模組基板90上。
[0046]第8實施例:
圖12為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;該第一晶片100為一HBT功率放大器麗IC103，而第二晶片200為一 Si CMOS 1C，用以控制HBT功率放大器麗IC 103的偏壓條件。該第一晶片100上下翻轉(zhuǎn)(表面朝下)，而第二晶片200得堆疊于第一晶片100的背面101。兩晶片之間的電連接通過基板110背面的第三金屬層170所形成的第四金屬墊171。每一個第四金屬墊171通過基板通孔113電連接至第三金屬墊161，進(jìn)而連接至第二金屬墊151以及電子元件層120中的電子元件；其中第三金屬墊161與第二金屬墊151皆由第二金屬層150所構(gòu)成。在本實施例中，如同第7實施例所描述，所有第二金屬層主要由金所構(gòu)成；因此可以避免化合物半導(dǎo)體元件受到銅污染。第一金屬層140由銅金屬所構(gòu)成，并且形成于一層由PBO所構(gòu)成的介電層130的上。該第一金屬層140進(jìn)一步形成一第一金屬墊141，可用以連接至一模組基板90。該介電層130具有數(shù)個貫穿該介電層130的介電質(zhì)通孔133。該第一金屬層140，由介電層通孔133延伸至第一金屬墊141，以三維的方式分布于該HBT功率放大器MMIC 103的主動元件區(qū)域的上，并連接至模組基板90上其中一組輸入/輸出金屬墊91 ;借此使基板110背面的第四金屬墊171與模組基板90上位于不同平面位置的輸入/輸出金屬墊91形成電連接。該第一晶片100以覆晶方式，通過第一金屬墊141上的金屬凸塊180，以及通過介電質(zhì)通孔133與HBT元件121射極接觸的金屬凸塊180，組合至該模組基板90上。
[0047]第9實施例:
圖13為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;其中該第一晶片100包含一 HBT功率放大器MMIC 103,而第二晶片200包含集成被動元件(Integrated passive devices)或濾波器。該集成被動兀件形成于一基板上，且該基板可以由玻璃、娃或化合物半導(dǎo)體(如砷化鎵)等材料所構(gòu)成。該集成被動元件可以做為一濾波器、或阻抗匹配電路等。該第二晶片200可以進(jìn)一步包含一聲波濾波器(acoustic filter),如表面聲波(surface acousticwave)或體聲波(bulk acoustic wave)濾波器,或一薄膜體聲波濾波器等,并且可以將這類聲波濾波器制作在一基板(如娃基板)上。第二晶片200堆疊于第一晶片100的表面102上。該第一晶片的結(jié)構(gòu)與制作方法的描述與第7實施例相同。
[0048]第10實施例:
圖14為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的設(shè)計與第9實施例相類似，其中除了將第一晶片100的HBT功率放大器MMIC取代為一HEMT功率放大器MMIC 103，其他描述均與第9實施例相同。
[0049]第11實施例:
圖15為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的設(shè)計與第9實施例相類似，其中除了該第一晶片以如第8實施例描述的覆晶方式組合至模組基板90上，其他描述均與第9實施例相同。
[0050]第12實施例:
圖16為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的設(shè)計與第11實施例相類似，其中除了將第一晶片100的HBT功率放大器麗IC取代為一HEMT功率放大器MMIC 103，其他描述均與第11實施例相同。
[0051]第13實施例:
圖17為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的半導(dǎo)體集成電路由數(shù)個相互堆疊的晶片所構(gòu)成，包含一第一晶片100，一第二晶片200，一第三晶片300，以及一第四晶片400 ;其中該第一晶片100包含一HBT功率放大器麗IC 103 ；第二晶片200包含一阻抗匹配電路(集成被動元件)以及一偏壓控制電路；第三晶片300包含一天線開關(guān)電路；第四晶片400則包含一濾波器。第二晶片200堆疊于第一晶片100的背面102 ;第三晶片300堆疊于第二晶200片上；而第四晶片400則堆疊于第三晶片300上。該HBT功率放大器的MMIC 103的結(jié)構(gòu)與制作方法的描述與第8實施例相同。與基板模組90的連接通過形成于第一晶片100正面102的金屬凸塊180以及利用打線接合的方式，通過金屬連接線104與第四晶片400上的濾波器連接。
[0052]第14實施例:
圖18為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;且該第一晶片100包含一 HBT功率放大器麗IC 103，而第二晶片200包含一電子電路晶片。該第一晶片100上下翻轉(zhuǎn)(表面朝下)，并通過覆晶方式組合至一模組基板90。第二晶片200堆疊于該上下翻轉(zhuǎn)的第一晶片100背面101。第二晶片包含偏壓控制電路、開關(guān)電路、以及邏輯電路；可形成一控制電路，用以控制HBT功率放大器MMIC 103的偏壓條件；及/或形成一開關(guān)電路，用以切換第一晶片100中HBT功率放大器MMIC 103的射頻信號路徑。第二晶片可以是一個化合物半導(dǎo)體MMIC (例如一 HEMT MMIC)，或是一個Si CMOS 1C。第一晶片100中，第三金屬層170于晶片背面102形成至少一第四金屬墊171，并沿延伸至基板通孔113。第二金屬層150其中的一形成一第三金屬墊161，位于該基板通孔113與第四金屬墊171相對的一端；并于該處通過基板通孔113與第三金屬層170形成電連接。第三金屬墊161通過第二金屬層150，電連接至HBT元件121。第三金屬墊161也連接到一形成于該電子元件層120相對于基板的表面的第四金屬墊191 ;而該第四金屬墊191進(jìn)一步連接至模組基板90上的輸入/輸出金屬墊91。第四金屬墊171通過金屬凸塊280連接至第二晶片200。第三金屬層170于第一晶片100中以三維的方式分布于一電阻器123、一電容器122、以及一 HBT 121功率放大器MMIC 103的上。通過此方式，將可連接兩晶片上位于不同平面位置的連接節(jié)點。該第三金屬層170的材料較佳為電鍍的銅金屬，并且以Pd為一種子層。
[0053]第15實施例:
圖19為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。該半導(dǎo)體集成電路包含一第一晶片100以及一第二晶片200 ;第一晶片100包含一HBT功率放大器麗IC103所構(gòu)成，而第二晶片200則包含一阻抗匹配電路；該阻抗匹配電路形成于砷化鎵或玻璃基板，包含電感器以及/或電容器，用以匹配第一晶片100上HBT元件的輸出阻抗。第二晶片200堆疊于該上下翻轉(zhuǎn)的第一晶片100背面101。第二晶片也可包含一阻抗調(diào)節(jié)器，借此使其阻抗與第一晶片100的HBT在不同元件操作條件下的輸出阻抗相匹配。第二晶片也可包含一濾波器電路，用以濾除在第一晶片100中HBT元件所產(chǎn)生基頻信號以外的不必要雜訊；該濾波器電路可以由形成于硅、砷化鎵、或玻璃基板的集成被動元件所構(gòu)成，或由一聲波濾波器(acoustic filter),如表面聲波(surface acoustic wave)濾波器、體聲波(bulkacoustic wave)濾波器,或一薄膜體聲波濾波器等所構(gòu)成。本實施例中制作第一晶片100的其他描述與第14實施例相同。
[0054]第16實施例:
圖20為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的設(shè)計與第15實施例相類似，其中除了將第一晶片100的HBT功率放大器麗IC取代為一HEMT功率放大器MMIC 103，其他描述均與第15實施例相同。
[0055]第17實施例:
圖21為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的設(shè)計大部分與第15實施例相類似。在本實施例中，第四金屬層170于第一晶片100基板的背面101形成一螺旋狀的電感器172。該電感器172通過基板通孔113與第一晶片100的麗IC形成電連接。該電感器172、該第一晶片100上的麗1C、以及該第二晶片200 —起構(gòu)成阻抗匹配電路以及阻抗調(diào)節(jié)電路。該第三金屬層170由銅金屬或含有銅金屬的多層金屬所構(gòu)成為較佳，此乃因銅具有高電導(dǎo)率，可減低信號損耗。
[0056]第18實施例:
圖22為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖。本實施例的設(shè)計與第17實施例相類似，其中除了將第一晶片100的HBT功率放大器麗IC取代為一HEMT功率放大器MMIC 103，其他描述均與第17實施例相同。
[0057]第19實施例:
圖23為根據(jù)本發(fā)明的半導(dǎo)體集成電路的另一實施例的剖面結(jié)構(gòu)示意圖，其由數(shù)個相互堆疊的晶片所構(gòu)成。本實施例的設(shè)計與第13實施例相類似，其中除了第一晶片100的設(shè)計與第17實施例的第一晶片100相同，其他描述均與第13實施例相同。
[0058]綜上所述，本發(fā)明確實可達(dá)到預(yù)期的目的，而提供一種半導(dǎo)體集成電路，其由相互堆疊的電子電路晶片所構(gòu)成，其中至少一晶片為一化合物半導(dǎo)體集成電路晶片。本發(fā)明具有以下優(yōu)點:
1.借助晶片堆疊的方式構(gòu)成一模組，其中構(gòu)成模組的元件可以分別形成于不同晶片上。由于每一晶片可以各自擁有最佳化的元件布局設(shè)計，并且只要通過該晶片所需的工藝步驟就可制作完成；因此，相較于將所有模組元件整合于單一晶片，制作成本將大幅降低。此外，相較于將不同晶片以平面方式整合至一模組基板上，以三維垂直堆疊的方式也可以大幅縮小整體模組的面積。
[0059]2.不同晶片之間，或不同電路單元之間的相互連接可以通過晶片表面或背面的金屬層來達(dá)成。表面或背面的金屬層可以形成于元件主動區(qū)域的上，借此可以連接兩晶片位于不同水平位置的連接節(jié)點。因此，對于晶片上連接節(jié)點的布局設(shè)計將更具彈性。相較于將晶片以平面方式整合至單一模組基板上，本發(fā)明可以縮短元件之間相互連接的距離，因而降低信號的損耗與相互干擾。
[0060]3.雖然不同晶片之間的相互連結(jié)是通過銅金屬來達(dá)成，與化合物半導(dǎo)體元件接觸的金屬層仍保持使用金；借此將可避免銅元素擴(kuò)散進(jìn)入化合物半導(dǎo)體元件而導(dǎo)致元件特性變差。再者，電子元件層的工藝步驟將可于不含銅金屬的前段工藝來完成，至于銅金屬層的部分則可于后段工藝中完成；借此讓表面工藝排除銅交叉污染的問題。如此一來，即使整個化合物半導(dǎo)體MMIC的工藝步驟中包含銅金屬工藝，仍然可以確保元件特性的穩(wěn)定性。
[0061]4.晶片的背面金屬層可以進(jìn)一步形成一電感器或其他被動元件。將電感器制作于晶片背面可以節(jié)省整個電路所占據(jù)的面積，進(jìn)而縮小晶片的尺寸。當(dāng)背面金屬層主要由銅所構(gòu)成時，晶片背面將可以制作出具有高品質(zhì)因子的電感器。
[0062]本發(fā)明的化合物半導(dǎo)體集成電路晶片，其具有分布于元件主動區(qū)域上的表面金屬層，也可以延伸應(yīng)用于非相互堆疊的晶片?；衔锇雽?dǎo)體集成電路晶片可以通過表面金屬層，連結(jié)至其他任何電子電路。例如當(dāng)一晶片被堆疊于一模組基板上，可以通過凸塊熔接或金屬線打線接合的方式，將位于模組上的金屬墊電連接至晶片表面的金屬墊；因此，金屬墊的布局設(shè)計也將更具彈性。
[0063]本發(fā)明確實可達(dá)到預(yù)期的目的，并具產(chǎn)業(yè)利用的價值，爰依法提出專利申請。又上述說明與附圖僅是用以說明本發(fā)明的實施例，凡熟于此業(yè)技藝的人士，仍可做等效的局部變化與修飾，其并未脫離本發(fā)明的技術(shù)與精神。
【權(quán)利要求】
1.一種半導(dǎo)體集成電路，其特征在于，包括: 一第一晶片，該第一晶片包含一個化合物半導(dǎo)體集成電路，還包括: 一基板， 一介電層，形成于該基板之上，且具有至少一介電層通孔貫穿該介電層的第一表面與第二表面， 一第一金屬層，主要由銅所構(gòu)成，且具有至少一第一金屬墊形成于該介電層第一表面的上，且從該至少一第一金屬墊延伸進(jìn)入至少一介電層通孔，以及 一電子元件層，形成于該基板與該介電層的第二表面之間，具有至少一電子元件及至少一第二金屬層，其中該電子元件包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，且至少一該第二金屬層包含至少一第二金屬墊形成于一介電層通孔位于該介電層的第二表面的一端，并與延伸進(jìn)入該介電層通孔的第一金屬層形成電接觸，其中所有與該至少一化合物半導(dǎo)體電子元件接觸的第二金屬層主要由金所構(gòu)成；以及 一第二晶片，包含一電子電路，且堆疊于該第一晶片的介電層的第一表面上，并通過連接到至少其中一個該第一金屬墊與第一晶片形成電連接， 其中該第一金屬層以三維方式分布于該電子元件層中至少一個電子元件上方，而至少一個該第一金屬墊通過該第一金屬層延伸進(jìn)入至少其中一個該介電層通孔而電連接于該介電層通孔另一側(cè)的第二金屬墊中的至少一個。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所有該第二金屬層主要由金所構(gòu)成。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第一晶片的基板由砷化鎵(GaAs)、娃(Si)、碳化娃(SiC)、藍(lán)寶石(sapphire)或氮化鎵(GaN)所構(gòu)成。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該介電層由介電物質(zhì)聚苯惡唑(Polybenzoxazole, PBO)所構(gòu)成。
5.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該介電層的厚度等于或大于10μ m0
6.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一異質(zhì)接面雙極性電晶體(hetero junction bipolar transistor, HBT)單晶微波集成電路(monolithic microwave integrated circuit, MMIC)或一高電子遷移率電晶體(high-electron-mobility transistor, HEMT) MMIC。
7.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一氮化鎵(GaN)場效電晶體(field effect transistor, FET) MMIC。
8.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一功率放大器MMIC。
9.如權(quán)利要求8所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含下列電路中的一種:一偏壓控制電路，用以控制第一晶片中該至少一電子兀件的偏壓條件；一開關(guān)電路，用以控制第一晶片信號路徑；一天線開關(guān)電路，用以連接第一晶片中功率放大器輸出端至天線；一阻抗調(diào)節(jié)電路，用以調(diào)節(jié)阻抗大小，并使其隨第一晶片中功率放大器的偏壓條件及工作頻率而改變；以及一由被動元件所構(gòu)成的阻抗匹配電路，用以匹配第一晶片中功率放大器的輸入與/或輸出端的阻抗。
10.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一化合物半導(dǎo)體 MMIC。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路，其特征在于，該第二晶片的基板由砷化鎵(GaAs)所構(gòu)成。
12.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一硅互補(bǔ)式金屬氧化物半導(dǎo)體(Si CMOS)集成電路。
13.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含至少一被動元件集成整合于同一基板，且該基板的材料可為娃、砷化鎵、或玻璃。
14.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一濾波器。
15.一種半導(dǎo)體集成電路，其特征在于，包括: 一第一晶片，該第一晶片包含一化合物半導(dǎo)體集成電路，還包括: 一基板，具有至少一基板通孔貫穿該基板的第一表面與第二表面， 一介電層，形成于該基板的上，且具有至少一介電層通孔貫穿該介電層的第一表面與第二表面， 一第一金屬層，主要由銅所構(gòu)成，該第一金屬層形成至少一第一金屬墊于該介電層第一表面的上，且從該至少一第一金屬墊延伸進(jìn)入至少一介電層通孔， 一電子元件層，形成于該基板的第一表面與該介電層的第二表面之間，具有至少一電子元件及至少一第二金屬層；其中該電子元件包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，至少一該第二金屬層包含至少一第二金屬墊形成于一介電層通孔位于該介電層的第二表面的一端，并與延伸進(jìn)入該介電層通孔的第一金屬層形成電接觸，且至少一該第二金屬層形成至少一第三金屬墊于一基板通孔位于該基板的第一表面的一端，其中所有與該至少一化合物半導(dǎo)體電子元件所接觸的第二金屬層主要由金所構(gòu)成，以及 一第三金屬層，具有至少一第四金屬墊形成于該基板的第二表面，且從每一個該至少一第四金屬墊延伸進(jìn)入至少一基板通孔，借此與配置于基板通孔另一側(cè)的第三金屬墊形成電接觸；以及 一第二晶片，包含一電子電路，且堆疊于該第一晶片基板的第二表面上，并通過連接到至少其中一個該第四金屬墊，與第一晶片形成電連接； 其中該第一金屬層以三維方式分布于該電子元件層中至少一個電子元件上方，而至少一個該第一金屬墊通過該第一金屬層延伸進(jìn)入至少其中一個該介電層通孔而電連接于該介電層通孔另一側(cè)的第二金屬墊中的至少一個。
16.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，所有該第二金屬層主要由金所構(gòu)成。
17.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第三金屬層主要由銅所構(gòu)成。
18.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第一晶片的基板由砷化鎵(GaAs)、娃(Si)、碳化娃(SiC)、藍(lán)寶石(sapphire)或氮化鎵(GaN)所構(gòu)成。
19.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該介電層由介電物質(zhì)聚苯惡唑(Po lybenzoxazo I e, PBO)所構(gòu)成。
20.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該介電層的厚度等于或大于10 μ m。
21.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一HBT MMIC或一 HEMT MMIC。
22.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一氮化鎵(GaN)場效電晶體(FET)麗1C。
23.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一功率放大器 MMIC。
24.如權(quán)利要求23所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含下列電路中的一種:一偏壓控制電路，用以控制第一晶片中該至少一電子兀件的偏壓條件；一開關(guān)電路，用以控制第一晶片信號路徑；一天線開關(guān)電路，用以連接第一晶片中功率放大器輸出端至天線；一阻抗調(diào)節(jié)電路，用以調(diào)節(jié)阻抗大小，并使其隨第一晶片中功率放大器的偏壓條件及工作頻率而改變；以及一由被動元件所構(gòu)成的阻抗匹配電路，用以匹配第一晶片中功率放大器的輸入與/或輸出端的阻抗。
25.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一化合物半導(dǎo)體麗1C。
26.如權(quán)利要求25所述的半導(dǎo)體集成電路，其特征在于，該第二晶片的基板由砷化鎵(GaAs)所構(gòu)成。
27.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一硅互補(bǔ)式金屬氧化物半導(dǎo)體(Si CMOS)集成電路。
28.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含至少一被動元件集成整合于同一基板，且該基板的材料可為硅、砷化鎵、或玻璃。
29.如權(quán)利要求15所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一濾波器。
30.一種半導(dǎo)體集成電路，其特征在于，包括: 一第一晶片，該第一晶片包含一化合物半導(dǎo)體集成電路，還包括: 一基板，具有至少一基板通孔貫穿該基板的第一表面與第二表面， 一電子元件層，形成于該基板的第一表面，具有至少一電子元件及至少一第二金屬層，其中該電子元件包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，至少一該第二金屬層形成至少一第三金屬墊于一基板通孔位于該基板第一表面的一端，以及 一第三金屬層，具有至少一第四金屬墊形成于該基板的第二表面，且從每一個該至少一第四金屬墊延伸進(jìn)入至少一基板通孔，借此與配置于基板通孔另一側(cè)的第三金屬墊形成電接觸；以及 一第二晶片，包含一電子電路，且堆疊于該第一晶片基板的第二表面上，并通過連接到至少其中一個 該第四金屬墊，與第一晶片形成電連接， 其中該第三金屬層以三維方式分布于該電子元件層中至少一個電子元件下方，而至少一個該第四金屬墊通過該第三金屬層延伸進(jìn)入至少其中一個該基板通孔而電連接于該基板通孔另一側(cè)的第三金屬墊中的至少一個。
31.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，至少一個該第二金屬層進(jìn)一步形成一第五金屬墊，且位于該電子元件層的表面(未與該基板接觸的表面)或其鄰近區(qū)域；其中至少一個該第三金屬墊電連接到至少其中一個該第五金屬墊層。
32.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第三金屬層主要由銅所構(gòu)成。
33.如權(quán)利要求32所述的半導(dǎo)體集成電路，其特征在于，所有與化合物半導(dǎo)體元件接觸的該第二金屬層主要由金所構(gòu)成。
34.如權(quán)利要求32所述的半導(dǎo)體集成電路，其特征在于，所有該第二金屬層主要由金所構(gòu)成。
35.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，至少一個該第三金屬層進(jìn)一步形成一電感器，其位于第一晶片基板的第二表面，且分布涵蓋至少一個該電子元件，并且該電感器電連接至該第一晶片、第二晶片、或同時連接至該第一晶片以及第二晶片。
36.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第一晶片的基板由砷化鎵(GaAs)、娃(Si)、碳化娃(SiC)、藍(lán)寶石(sapphire)或氮化鎵(GaN)所構(gòu)成。
37.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一HBT MMIC或一 HEMT MMIC。
38.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一氮化鎵(GaN)場效電晶體(FET)麗1C。
39.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一功率放大器 MMIC。
40.如權(quán)利要求39所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含下列電路中的一種:一偏壓控制電路，用以控制第一晶片中該至少一電子兀件的偏壓條件；一開關(guān)電路，用以控制第一晶片信號路徑；一天線開關(guān)電路，用以連接第一晶片中功率放大器輸出端至天線；一阻抗調(diào)節(jié)電路，用以調(diào)節(jié)阻抗大小，并使其隨第一晶片中功率放大器的偏壓條件及工作頻率而改變；以及一由被動元件所構(gòu)成的阻抗匹配電路，用以匹配第一晶片中功率放大器的輸入與/或輸出端的阻抗。
41.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一化合物半導(dǎo)體麗1C。
42.如權(quán)利要求41所述的半導(dǎo)體集成電路，其特征在于，該第二晶片的基板由砷化鎵(GaAs)所構(gòu)成。
43.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一硅互補(bǔ)式金屬氧化物半導(dǎo)體(Si CMOS)集成電路。
44.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含至少一被動元件集成整合于同一基板，且該基板的材料可為硅、砷化鎵、或玻璃。
45.如權(quán)利要求30所述的半導(dǎo)體集成電路，其特征在于，該第二晶片包含一濾波器。
46.一種半導(dǎo)體集成電路，其特征在于，包括: 一第一晶片，該第一晶片包含一化合物半導(dǎo)體集成電路，還包括: 一基板； 一介電層，形成于該基板的上，且具有至少一介電層通孔貫穿該介電層的第一表面與第二表面； 一第一金屬層，主要由銅所構(gòu)成，且具有至少一第一金屬墊形成于該介電層第一表面的上，且從該至少一第一金屬墊延伸進(jìn)入至少一介電層通孔；以及 一電子元件層，形成于該基板與該介電層的第二表面之間，具有至少一電子元件及至少一第二金屬層，其中該電子元件包含至少一化合物半導(dǎo)體電子元件，至少一該第二金屬層連接于至少一該電子元件，至少一該第二金屬層包含至少一第二金屬墊形成于一介電層通孔位于該介電層的第二表面的一端，并與延伸進(jìn)入該介電層通孔的第一金屬層形成電接觸，其中所有與該至少一化合物半導(dǎo)體電子元件接觸的第二金屬層主要由金所構(gòu)成， 其中該第一金屬層以三維方式分布于該電子元件層中至少一個電子元件上方，而至少一個該第一金屬墊通過該第一金屬層延伸進(jìn)入至少其中一個該介電層通孔而電連接于該介電層通孔另一側(cè)的第二金屬墊中的至少一個。
47.如權(quán)利要求46所述的半導(dǎo)體集成電路，其特征在于，所有該第二金屬層主要由金所構(gòu)成。
48.如權(quán)利要求46所述的半導(dǎo)體集成電路，其特征在于，該第一晶片的基板由砷化鎵(GaAs)、娃(Si)、碳化娃(SiC)、藍(lán)寶石(sapphire)或氮化鎵(GaN)所構(gòu)成。
49.如權(quán)利要求46所述的半導(dǎo)體集成電路，其特征在于，該介電層由介電物質(zhì)聚苯惡唑(Po lybenzoxazo le, PBO)所構(gòu)成。
50.如權(quán)利要求46所述的半導(dǎo)體集成電路，其特征在于，該介電層的厚度等于或大于10μ m。
51.如權(quán)利要求46所述的半導(dǎo)體集成電路，其特征在于，該第一晶片包含一HBT MMIC或一 HEMT MMIC。
52.如權(quán)利要求46所述的半導(dǎo)體集成電路,其特征在于，該第一晶片包含一氮化鎵(GaN)場效電晶體(FET)麗1C。
【文檔編號】H01L23/522GK103972226SQ201310331225
【公開日】2014年8月6日 申請日期:2013年8月1日 優(yōu)先權(quán)日:2013年1月28日
【發(fā)明者】高谷信一郎, 蕭獻(xiàn)賦, 林正國, 花長煌 申請人:穩(wěn)懋半導(dǎo)體股份有限公司