專利名稱：半導(dǎo)體集成電路的制作方法
相關(guān)申請的交叉參考本申請要求在2005年12月28日申請的日本專利申請No.2005-377570的優(yōu)先權(quán)，特此將其內(nèi)容引入本申請中作為參考。
背景技術(shù)：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別涉及一種可用于以高精度來設(shè)置在“開啟”電源時在電源開關(guān)電路中流動的沖流(rushcurrent)的值的技術(shù)。
由于半導(dǎo)體集成電路如CMOS數(shù)字LSI的晶體管尺寸按比例縮小，使得每個晶體管的泄露電流增加并且芯片上晶體管的數(shù)量也在增加。這使整個芯片的待機(jī)功率增加到非常嚴(yán)重的水平。
如2005年9月15日，第41卷，第19號的ELECTRONICS LETTERS.中A.Fahim發(fā)表的“Low-leakage current，low-areavoltage，regulator for system-on-chip processors”這一文獻(xiàn)中所述，一般使用承擔(dān)電源和微處理器之間的開關(guān)作用的P溝道MOS晶體管，以便減少待機(jī)功耗。在關(guān)閉微處理器的無效狀態(tài)下，泄漏電力用作P溝道MOS晶體管的截止電流。
另一方面，在日本未審專利公報No.2003-330555中提出的方法介紹了以下技術(shù)。安裝在半導(dǎo)體集成電路上的穩(wěn)定電源電路包括用于從輸入到其中的外部源電壓輸出內(nèi)部源電壓的輸出控制MOS晶體管，以及用于比較來自內(nèi)部源電壓的反饋電壓與參考電壓并用于控制輸出控制MOS晶體管的柵極的誤差放大器。當(dāng)電源開啟時，用于正常操作的穩(wěn)定電源電路不進(jìn)入操作狀態(tài)，而是包括漏柵短路的二極管連接型MOS晶體管、用于作為電流鏡來操作這個二極管連接型MOS晶體管和輸出控制MOS晶體管的開關(guān)、以及時間常數(shù)電路的啟動電路進(jìn)入操作狀態(tài)。電源開啟之后，該開關(guān)在由時間常數(shù)電路的電阻和電容確定的時間的時間常數(shù)期間是導(dǎo)通的，并且漏柵短路和二極管連接型MOS晶體管和輸出控制MOS晶體管用作電流鏡。因此，在時間的時間常數(shù)階段，將輸出控制MOS晶體管的電流限制到由電流鏡的鏡像比確定的電流值。電流的這個限制限制了在電源“開啟”時過大的沖流。經(jīng)過時間常數(shù)那么長的時間之后，該開關(guān)斷開，并且輸出控制MOS晶體管受誤差放大器的輸出的控制，并且穩(wěn)定電源電路開始正常工作。

發(fā)明內(nèi)容
在本發(fā)明之前，發(fā)明人研究了關(guān)于上述背景技術(shù)的以下幾點(diǎn)。
根據(jù)上述日本未審專利公報No.2003-330555中所提出的方法，通過限制由啟動電路的電流鏡的鏡像比確定的電流，可以或多或少地限制對于時間常數(shù)階段在“開啟”電源時產(chǎn)生的沖流。
電源剛剛開啟之后，非常大的沖流從受到啟動電路控制的輸出控制MOS晶體管流進(jìn)半導(dǎo)體集成電路的內(nèi)部電路中。這是因為這個大沖流作為初級沖流流動，以便首先對內(nèi)部電路的負(fù)載電容進(jìn)行充電。如果將電流鏡的限制電流值設(shè)置為小值，則可以減少該初級沖流。然而，初始地給內(nèi)部電路的負(fù)載電容充電將需要更長的時間。如果將電流鏡的限制電流值設(shè)置為大值，則初始地給內(nèi)部電路的負(fù)載電容充電所需的時間將會更短，但是初級沖流將增加。
而且，根據(jù)起動電路的時間常數(shù)周期的定時，輸出控制MOS晶體管的電流從由電流鏡的鏡像比確定的限制電流值徑直地(radically)改變?yōu)檎９ぷ鞯姆€(wěn)定電源電路的輸出電流。這是由于確定的內(nèi)部源電壓值和在啟動電路的時間常數(shù)時間段之后由用于正常操作的穩(wěn)定電源電路輸出的內(nèi)部源電壓值之間的經(jīng)常差異造成的，其中所述確定的內(nèi)部源電壓值是由于內(nèi)部電路的負(fù)載電容被由輸出控制MOS晶體管輸出的限制電流充電而在啟動電路的時間常數(shù)時間段的定時產(chǎn)生的。如果這種差異很大，則將引起大的二次沖流。
此外，根據(jù)日本未審專利公報No.2003-330555所提出的方法，在啟動電路的時間常數(shù)時間階段的最后階段期間，隨著負(fù)載電容進(jìn)行充電，在用于輸出控制的MOS晶體管中流動的電流值減小。因此，有時產(chǎn)生以下現(xiàn)象從啟動電路輸出的最后內(nèi)部源電壓下降到由后來正常工作的穩(wěn)定電源電路輸出的內(nèi)部源電壓以下。內(nèi)部源電壓的這個差異構(gòu)成上述大的二次沖流的原因之一。
在超大規(guī)模集成(VLSI)中，其中由穩(wěn)定電源電路向其輸出內(nèi)部源電壓的內(nèi)部邏輯電路是超大規(guī)模的，過分大的這種初級沖流或二次初級沖流產(chǎn)生以下問題。
由于向VLSI輸送外部源電壓的外部功率器件如功率IC的電流驅(qū)動能力不足，具有安裝在其上的這種外部功率器件的印刷布線板的布線寄生電阻或布線寄生電容，大沖流導(dǎo)致外部源電壓的暫時下降。由于外部源電壓的這種暫時下降，輸送給內(nèi)部邏輯電路的內(nèi)部源電壓也暫時下降。結(jié)果是，輸送給內(nèi)部邏輯電路的內(nèi)部源電壓返回到穩(wěn)定值，導(dǎo)致用于起動內(nèi)部邏輯電路從而起動正常邏輯操作的起動時間變長。結(jié)果是，迫使作為VLSI用戶的系統(tǒng)制作者向VLSI的半導(dǎo)體制作者規(guī)定在“開啟”電源時的VLSI的初級沖流的每小時的電流變化在最大容許值和最小容許值之間。此外，半導(dǎo)體集成電路中的大沖流的存在構(gòu)成對半導(dǎo)體集成電路的內(nèi)部電源布線的應(yīng)力，最終導(dǎo)致內(nèi)部電源布線的破裂并產(chǎn)生電遷移的可靠性問題。
因此，如上所述，發(fā)明人是在對背景技術(shù)進(jìn)行的研究結(jié)果基礎(chǔ)上完成了本發(fā)明。相應(yīng)地，本發(fā)明的目的是提供一種半導(dǎo)體集成電路，其中可以以高精度設(shè)置在開啟電源時在電源開關(guān)電路中流動的沖流的值。并且本發(fā)明的更具體的目的是以高精度設(shè)置首先給內(nèi)部電路的負(fù)載電容充電的初級沖流的值。而且本發(fā)明的又一具體目的是以高精度設(shè)置如上所述由內(nèi)部源電壓的差異產(chǎn)生的二次沖流的值。
本發(fā)明的又一目的是使在開啟電源時由起動操作輸出的內(nèi)部源電壓的值接近于在起動之后通過正常操作輸出的內(nèi)部源電壓的值。本發(fā)明的另一目的是提高關(guān)于半導(dǎo)體集成電路的內(nèi)部電源布線的電遷移的可靠性。
通過參照本說明書和附圖，本發(fā)明的上述和其它目的和新的特性將變得清楚。
下面我們將從本申請中公開的那些內(nèi)容中簡要地介紹代表性的發(fā)明。
根據(jù)本發(fā)明的一種實施方式的半導(dǎo)體集成電路包括電源開關(guān)電路(PSWC)和內(nèi)部電路(Int_Cir)，其中來自電源開關(guān)電路(PSWC)的內(nèi)部源電壓(Vint)輸送給該內(nèi)部電路(Int_Cir)。電源開關(guān)電路(PSWC)開始輸出將要從外部源電壓(Vext)輸送給半導(dǎo)體芯片(Chip)的內(nèi)部源電壓(Vint)，其中所述外部源電壓是從半導(dǎo)體芯片(Chip)的外部輸送的。電源開關(guān)電路(PSWC)包括輸出晶體管(MP1)、起動電路(STC)和用于控制起動電路(STC)的控制電路(CNTRLR)。向輸出晶體管(MP1)饋送外部源電壓(Vext)，并且輸出晶體管(MP1)輸出內(nèi)部源電壓(Vint)。起動電路(STC)按照以下方式控制輸出晶體管(MP1)，即，使得被控制到預(yù)定值的輸出電流(Isup)在“開啟”外部電源的初始階段(Tint)期間可以流到輸出晶體管(MP1)。響應(yīng)于外部電源的“開啟”，控制電路(CONTRLR)控制起動電路(STC)。結(jié)果是，起動電路(STC)控制輸出晶體管(MP1)，從而使在外部電源“開啟”之后的初始階段(Tint)期間在輸出晶體管(MP1)中流動的輸出電流(Isup)可以有效地構(gòu)成隨著時間流逝的恒定增量。
根據(jù)本發(fā)明的上述實施方式，在“開啟”外部電源的初始階段(Tint)期間，起動電路(STC)控制輸出晶體管(MP1)，從而使流到輸出晶體管(MP1)的輸出電流(Isup)可以有效地構(gòu)成涉及時間變化的恒定增量。因此，可以以高精度控制用于初始地給內(nèi)部電路(Int_Cir)的負(fù)載電容(C)充電的初級沖流(參見圖1，圖2和圖3)。
換言之，根據(jù)本發(fā)明的另一實施方式的半導(dǎo)體集成電路包括電源開關(guān)電路(PSWC)以及內(nèi)部電路(Int_Cir)，其中來自電源開關(guān)電路(PSWC)的內(nèi)部源電壓(Vint)輸送給該內(nèi)部電路(Int_Cir)。電源開關(guān)電路(PSWC)開始輸出將要從外部源電壓(Vext)輸送到半導(dǎo)體芯片(Chip)中的內(nèi)部源電壓(Vint)，其中所述外部源電壓是從半導(dǎo)體芯片(Chip)的外部輸送的。電源開關(guān)電路(PSWC)包括輸出晶體管(MP1)、起動電路(STC)和用于控制起動電路(STC)的控制電路(CNTRLR)。向輸出晶體管(MP1)饋送外部源電壓(Vext)，并且該輸出晶體管輸出內(nèi)部源電壓(Vint)。起動電路(STC)按照以下方式控制輸出晶體管(MP1)，即，使得輸出電流(Isup)在外部電源“開啟”之后的初始階段(Tint)期間可以流到輸出晶體管(MP1)中。響應(yīng)于外部電源的“開啟”，控制電路(CNTRLR)控制起動電路(STC)。半導(dǎo)體芯片(Chip)還包括用于從輸送的外部源電壓(Vext)中產(chǎn)生將要輸送給內(nèi)部電路(Int_Cir)的內(nèi)部源電壓(Vint)的調(diào)節(jié)器(VReg)。它檢測在“開啟”外部電源之后的初始階段(Tint)期間由于受起動電路(STC)控制的輸出晶體管(MP1)的輸出電流(Isup)而對內(nèi)部電路(Int_Cir)的負(fù)載電容(C)進(jìn)行充電產(chǎn)生的內(nèi)部源電壓(Vint)的值和由調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)。半導(dǎo)體芯片(Chip)還包括連接在電壓輸送節(jié)點(diǎn)(N1)和調(diào)節(jié)器(VReg)的輸出端之間的開關(guān)(SW2)，其中向該開關(guān)輸送從為了內(nèi)部電路(Int_Cir)的來自于電源開關(guān)電路(PSWC)的內(nèi)部源電壓(Vint)和來自調(diào)節(jié)器(VReg)的內(nèi)部源電壓(Vint)之間選擇的一個電壓?；谏鲜鰴z測結(jié)果，控制電路(CNTRLR)保持開關(guān)(SW2)處于導(dǎo)通狀態(tài)，使得調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓(Vint)可以輸送給內(nèi)部電路(Int_Cir)。作為被選擇的一個電壓，由調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓(Vint)被輸送給電壓輸送節(jié)點(diǎn)(N1)。
根據(jù)本發(fā)明的上述實施方式，將由于受起動電路(STC)控制的輸出晶體管(MP1)的輸出電流(Isup)對負(fù)載電容(C)充電而產(chǎn)生的內(nèi)部源電壓(Vint)的值和由調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓的值之間的差異設(shè)置在預(yù)定限度范圍內(nèi)。因此，可以以高精度控制由這個差異產(chǎn)生的二次沖流電壓(參見圖1、圖2和圖3)。
換言之，在根據(jù)本發(fā)明的更具體實施方式
的半導(dǎo)體集成電路中，起動電路(STC)包括偏置元件(MP2)。偏置元件(MP2)給輸出晶體管(MP1)施加偏置，從而使在外部電源“開啟”之后的初始階段(Tint)期間被控制到預(yù)定值的輸出電流(Isup)可以在輸出晶體管(MP1)中流動。起動電路(STC)包括第一開關(guān)(SW1)和起動電流產(chǎn)生電路(LSCG)。第一開關(guān)(SW1)使輸出晶體管(MP1)的電流值和外部電源“開啟”之后的初始階段(Tint)中的偏置元件(MP2)的值相關(guān)。起動電流產(chǎn)生電路(LSCG)產(chǎn)生輸出電流(Iref)，該輸出電流(Iref)有效地涉及外部電源“開啟”之后的初始階段(Tint)期間的時間變化的恒定增量。在“開啟”外部電源之后的初始階段(Tint)期間，來自起動電流產(chǎn)生電路(LSCG)的有效地構(gòu)成恒定增量的輸出電流(Iref)被輸送給偏置元件(MP2)。由于在“開啟”外部電源之后的初始階段(Tint)期間由控制電路(CNTRLR)將第一開關(guān)(SW1)設(shè)置為導(dǎo)通狀態(tài)這一情況，輸出晶體管(MP1)的電流值與偏置元件(MP2)的電流值相關(guān)?！伴_啟”外部電源之后的初始階段(Tint)過去之后，控制電路(CNTRLR)設(shè)置第一開關(guān)(SW1)處于截止?fàn)顟B(tài)。輸出晶體管(MP1)的電流值有效地變?yōu)榕c偏置元件(MP2)的電流值無關(guān)。
換言之，根據(jù)本發(fā)明的一個更具體實施方式
的半導(dǎo)體集成電路還包括用于在輸送外部源電壓(Vext)的基礎(chǔ)上產(chǎn)生將要輸送給內(nèi)部電路(Int_Cir)的內(nèi)部源電壓(Vint)的調(diào)節(jié)器(VReg)。它檢測在“開啟”外部電源之后的初始階段(Tint)期間由于受起動電路(STC)控制的輸出晶體管(MP1)的輸出電流(Isup)對內(nèi)部電路(Int_Cir)的負(fù)載電容(C)的充電而產(chǎn)生的內(nèi)部源電壓(Vint)的值和由調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓(Vint)的值之間的差異在預(yù)定限度范圍內(nèi)?；谠摍z測結(jié)果，控制電路(CNTRLR)控制輸出晶體管(MP1)，從而可以使與在輸出晶體管(MP1)中流動的輸出電流(Isup)的時間變化有關(guān)的任何增加停止。
換言之，根據(jù)本發(fā)明的一個更具體實施方式
的半導(dǎo)體集成電路還包括連接在電壓輸送節(jié)點(diǎn)(N1)和調(diào)節(jié)器(VReg)的輸出端之間的第二開關(guān)(SW2)，其中向該第二開關(guān)輸送在從用于內(nèi)部電路(Int_Cir)的來自電源開關(guān)電路(PSWC)的內(nèi)部源電壓(Vint)和來自調(diào)節(jié)器(VReg)的內(nèi)部源電壓(Vint)之間選擇的一個電壓?；谏鲜鰴z測結(jié)果，使輸出晶體管(MP1)中流動的輸出電流(Isup)隨著時間流逝的增加停止。然后，控制電路(CNTRLR)使第二開關(guān)(SW2)“導(dǎo)通”，從而使調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓(Vint)可以被輸送給內(nèi)部電路(Int_Cir)。因此，由調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓(Vint)可以作為被選擇的電壓之一被輸送給電壓輸送節(jié)點(diǎn)(N1)。
換言之，在根據(jù)本發(fā)明的一個更具體實施方式
的半導(dǎo)體集成電路(MN2、MN3)中，調(diào)節(jié)器(VReg)包括參考電壓產(chǎn)生器(Vref_G)和誤差放大器(Diff_Amp1)。誤差放大器(Diff_Amp1)將來自參考電壓產(chǎn)生電路(Vref_G)的參考電壓(Vref)的電平和將要輸出到電壓輸送節(jié)點(diǎn)(N1)的內(nèi)部源電壓(Vint)的電平相比較，并控制內(nèi)部源電壓(Vint)的電平。誤差放大器(Diff_Amp1)檢測在“開啟”外部電源之后的初始階段(Tint)期間由于輸出晶體管(MP1)的輸出電流(Isup)對內(nèi)部電路(Int_Cir)的負(fù)載電容(C)的充電產(chǎn)生的內(nèi)部源電壓(Vint)的值和由調(diào)節(jié)器(VReg)產(chǎn)生的內(nèi)部源電壓(Vint)的值之間的差異在預(yù)定限度內(nèi)。
換言之，根據(jù)本發(fā)明的一個更具體實施方式
的半導(dǎo)體集成電路還包括電平移位電路(MN2，MN3)和第三開關(guān)(SW3，SW4)。電平移位電路產(chǎn)生電平移位輸出信號，通過該電平移位輸出信號將電平轉(zhuǎn)移到輸出到電壓輸送節(jié)點(diǎn)(N1)的內(nèi)部源電壓(Vint)以外的基本電位側(cè)(地電位側(cè))。第三開關(guān)(SW3，SW4)連接在電平移位電路(MN2，MN3)和調(diào)節(jié)器(VReg)的誤差放大器(Diff_Amp1)的負(fù)反饋輸入端子之間。在“開啟”外部電源之后的初始階段(Tint)期間，控制電路(CNTRLR)控制第三開關(guān)(SW3，SW4)處于導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)。由電平移位電路(MN2，MN3)產(chǎn)生的電平移位輸出信號被施加于調(diào)節(jié)器(VReg)的負(fù)反饋輸入端子，并且在“開啟”外部電源之后的初始階段(Tint)期間在電壓輸送節(jié)點(diǎn)(N1)產(chǎn)生比參考電壓(Vref)高的由電平移位電路(MN2，MN3)的電平移位電壓(ΔV)確定的電壓(Vint)。
換言之，在根據(jù)本發(fā)明的另一更具體實施方式
的半導(dǎo)體集成電路中，起動電流產(chǎn)生電路(LSCG)構(gòu)成為使得在經(jīng)過“開啟”外部電源之后的初始階段(Tint)之后，起動電流產(chǎn)生電路(LSCG)的輸出電流(Iref)可以有效地被切斷(參見圖11)。
換言之，在根據(jù)本發(fā)明的更具體實施方式
的半導(dǎo)體集成電路中，調(diào)節(jié)器(VReg)由串聯(lián)調(diào)節(jié)器、開關(guān)調(diào)節(jié)器、或者開關(guān)電容型調(diào)節(jié)器中的任何一種構(gòu)成。“開啟”外部電源之后的初始階段(Tint)過去之后，通過這些調(diào)節(jié)器中的任何一個的操作來設(shè)置輸送給內(nèi)部電路(Int_Cir)的內(nèi)部源電壓(Vint)的電壓(參見圖2、圖11、圖12、圖13、圖14和圖15)。
根據(jù)本發(fā)明的最具體實施方式
，用于給電源開關(guān)電路(PSWC)輸送外部源電壓(Vext)的外部源電壓輸送線(L_Vext)被設(shè)置為沿著半導(dǎo)體芯片的內(nèi)部的外邊緣環(huán)繞，并且多個電源開關(guān)電路(PSWC)被設(shè)置在按照環(huán)繞方式設(shè)置的所述外部源電壓輸送線(L_Vext)的內(nèi)部。用于給內(nèi)部電路(CPU，NVM)輸送從多個電源開關(guān)電路(PSWC)輸出的內(nèi)部源電壓(Vint)的內(nèi)部源電壓輸送線(L_Vint)被設(shè)置為在按照環(huán)繞方式設(shè)置的外部源電壓輸送線(L_Vext)的內(nèi)部環(huán)繞。并且內(nèi)部電路(CPU，NVM)被設(shè)置在按照環(huán)繞方式設(shè)置的內(nèi)部源電壓輸送線(L_Vint)的內(nèi)部(參見圖16)。
下面我們將簡要地介紹通過本申請中公開的發(fā)明當(dāng)中的代表性的發(fā)明獲得的效果。
具體地說，根據(jù)本發(fā)明，可以提供一種半導(dǎo)體集成電路，其中可以以高精度設(shè)置在“開啟”電源時在電源開關(guān)電路中流動的沖流的值。


圖1是示出根據(jù)本發(fā)明實施方式的半導(dǎo)體集成電路的電路結(jié)構(gòu)的圖；圖2是示出圖1中所示的根據(jù)本發(fā)明實施方式的半導(dǎo)體集成電路的更詳細(xì)電路結(jié)構(gòu)的圖；圖3是介紹如圖1和2所示的根據(jù)本發(fā)明實施方式的半導(dǎo)體集成電路的操作特性的示意圖；圖4是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖；圖5是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖；圖6是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖；圖7是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖；圖8是環(huán)形振蕩器ROSC，即用于構(gòu)成圖3所示的起動電壓產(chǎn)生電路LSVG的元件電路的電路圖；圖9是分頻器DIV，即用于構(gòu)成圖3所示的起動電壓產(chǎn)生電路LSVG的元件電路的電路圖；圖10是電荷泵電路CPC，即用于構(gòu)成圖3所示的起動電壓產(chǎn)生電路LSVG的元件電路的電路圖；圖11是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的圖；圖12是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的圖；圖13是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的圖；圖14是示出根據(jù)本發(fā)明又一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的圖；圖15是示出根據(jù)本發(fā)明又一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的圖；以及圖16是根據(jù)本發(fā)明最具體實施方式
的半導(dǎo)體芯片的頂部平面布局圖。
優(yōu)選實施例《電源開關(guān)電路PSWC的電路結(jié)構(gòu)》圖1是示出包括電源開關(guān)電路PSWC的根據(jù)本發(fā)明實施方式的半導(dǎo)體集成電路的電路的示意方框圖。因此，圖1中所示的所有電路元件如電源開關(guān)電路PSWC等都形成在硅半導(dǎo)體芯片上。半導(dǎo)體集成電路的硅半導(dǎo)體芯片Chip包括電源開關(guān)電路PSWC，其通過響應(yīng)控制電路CNTRLR的控制而起動，該控制電路由從半導(dǎo)體芯片外部輸送的外部源電壓Vext輸出將要輸送到半導(dǎo)體芯片中的內(nèi)部源電壓Vint。順便提及，要給其輸送內(nèi)部源電壓Vint的負(fù)載電容C代表通過相加該負(fù)載電容和半導(dǎo)體芯片內(nèi)部的內(nèi)部電路Int_Cir的濾波電容獲得的電容總和。濾波電容可以建立在半導(dǎo)體芯片中或者可以是半導(dǎo)體芯片的外部元件。并且電流源Iload代表半導(dǎo)體芯片內(nèi)部的內(nèi)部電路Int_Cir的功耗。
電源開關(guān)電路PSWC開始從來自半導(dǎo)體芯片Chip外部輸送的外部源電壓Vext輸出將要輸送到半導(dǎo)體芯片Chip中的內(nèi)部源電壓Vint。電源開關(guān)電路PSWC包括輸出晶體管MP1、起動電路STC、和用于控制起動電路STC的控制電路CNTRLR。向輸出晶體管MP1輸送外部源電壓Vext，并且該輸出晶體管輸出內(nèi)部源電壓Vint。起動電路STC控制輸出晶體管MP1，從而在“開啟”外部電源之后的初始階段Tint期間使被控制到預(yù)定值的輸出電流Isup可以流進(jìn)輸出晶體管MP1中。響應(yīng)于外部電源的“開啟”，控制電路CNTRLR控制起動電路STC。并且起動電路STC包括第一開關(guān)SW1，而且這個第一開關(guān)SW1通過控制電路CNTRLR響應(yīng)外部電源的“開啟”而被導(dǎo)通。結(jié)果是，起動電路STC控制輸出晶體管MP1，從而使在“開啟”外部電源之后的初始階段Tint期間在輸出晶體管MP1中流動的輸出電流Isup可以有效地構(gòu)成隨著時間改變的恒定增量。
并且該半導(dǎo)體芯片Chip還包括作為內(nèi)部電源電路的調(diào)節(jié)器Vreg，其用于從輸送給其的外部源電壓Vext產(chǎn)生輸送給內(nèi)部電路Int_Cir的內(nèi)部源電壓Vint。順便提及，調(diào)節(jié)器VReg包括參考電壓產(chǎn)生電路Vref_G、誤差放大器Diff_Amp1、在起動電路STC內(nèi)部的信號通道、輸出晶體管MP1、和來自電壓輸送節(jié)點(diǎn)N1的負(fù)反饋通道。例如通過誤差放大器Diff_Amp1檢測以下事實在“開啟”外部電源之后的初始階段Tint期間由于受起動電路STC控制的輸出晶體管MP1的輸出電流Isup對內(nèi)部電路Int_Cir的負(fù)載電容C的充電產(chǎn)生的內(nèi)部源電壓Vint的值和由調(diào)節(jié)器VReg產(chǎn)生的內(nèi)部源電壓Vint的值之間的差異在預(yù)定限度內(nèi)。電源開關(guān)電路PSWC的起動電路STC還包括在電壓輸送節(jié)點(diǎn)N1的輸出端和調(diào)節(jié)器VReg的輸出端之間的第二開關(guān)SW2。給電壓輸送節(jié)點(diǎn)N1輸送從來自內(nèi)部電路Int_Cir中的電源開關(guān)電路PSCW的內(nèi)部源電壓Vint和來自調(diào)節(jié)器VReg的內(nèi)部源電壓Vint中選擇的一個電壓?；谏鲜鰴z測結(jié)果，中斷隨著時間改變在輸出晶體管MP1中流動的輸出電流Isup的增加。然后，控制電路CNTRLR控制第二開關(guān)SW2處于導(dǎo)通狀態(tài)，從而使調(diào)節(jié)器VReg產(chǎn)生的內(nèi)部源電壓Vint可以輸送給內(nèi)部電路Int_Cir。由調(diào)節(jié)器VReg產(chǎn)生的內(nèi)部源電壓Vint作為被選擇的電壓之一輸送給電壓輸送節(jié)點(diǎn)N1。
順便提及，響應(yīng)于電源關(guān)閉指令信號，控制電路CNTRLR關(guān)斷輸出晶體管MP1。因此，包括內(nèi)部電路Int_Cir的亞閾值泄漏電流、柵極隧穿泄漏電流等的總泄漏電流可以被控制為輸出晶體管MP1的截止電流。為了減小這個截止電流，MOS晶體管MP1的溝道長度也制成得比內(nèi)部電路Int_Cir的MOS晶體管的溝道長度足夠長，并且使MOS晶體管MP1的柵極絕緣膜的厚度比內(nèi)部電路Int_Cir的MOS晶體管的柵極絕緣膜的厚度足夠厚。并響應(yīng)于電源導(dǎo)通指令信號，控制電路CNTRLR使得通過調(diào)節(jié)器VReg和輸出晶體管MP1的正常操作而從3.3-5V的外部源電壓Vext產(chǎn)生在1-1.5V范圍內(nèi)的內(nèi)部源電壓Vint。為此，輸出晶體管MP1被設(shè)計成具有足以承受比內(nèi)部電路Int_Cir的MOS晶體管的電壓更高電壓的器件結(jié)構(gòu)。順便提及，輸出晶體管MP1實現(xiàn)了在“開啟”電源之后的預(yù)定階段Tint期間通過起動電路STC的控制而向內(nèi)部電路Int_Cir輸送輸出電流Isup的功能以及在“開啟”電源之后的預(yù)定階段Tint過去之后通過調(diào)節(jié)器Vreg的控制而向內(nèi)部電路Int_Cir輸送輸出電流Isup的功能。然而，可以使用兩個輸出晶體管來實現(xiàn)這兩種功能。
圖2是示出圖1所示的根據(jù)本發(fā)明的具體實施例的電源開關(guān)電路PSWC的詳細(xì)電路結(jié)構(gòu)的圖。圖2所示的電源開關(guān)電路PSWC的所有電路元件都形成在單個硅半導(dǎo)體芯片上。半導(dǎo)體集成電路的硅半導(dǎo)體芯片包括用于通過從半導(dǎo)體芯片外部輸送的外部源電壓Vext開始輸出將要輸送到半導(dǎo)體芯片內(nèi)部的內(nèi)部源電壓Vint的電源開關(guān)電路PSWC。順便提及，輸送了內(nèi)部源電壓Vint的總負(fù)載電容C表示半導(dǎo)體芯片內(nèi)部的內(nèi)部電路Int_Cir的負(fù)載電容和平滑電容器的總電容。此外，電流源Iload表示半導(dǎo)體芯片內(nèi)部的內(nèi)部電路Int_Cir的電流消耗。
電源開關(guān)電路PSWC包括用于由向其輸送的外部源電壓Vext輸出內(nèi)部源電壓Vint的輸出晶體管MP1和用于偏置輸出晶體管MP1的偏置晶體管MP2，從而使在“開啟”電源時被控制到預(yù)定值的輸出電流可以在輸出晶體管MP1中流動。電源開關(guān)電路PSWC的起動電路STC包括用于響應(yīng)控制電路CNTRLR的控制而涉及在“開啟”外部電源之后的初始階段Tint期間的輸出晶體管MP1的電流值的第一開關(guān)SW1。而且控制電路CNTRLR包括四個反相器Inv_1、Inv_2、Inv_3和Inv_4。電源開關(guān)電路PSWC的起動電路STC還包括起動電流產(chǎn)生電路LSCG。響應(yīng)控制電路CNTRLR的控制，起動電流產(chǎn)生電路LSCG產(chǎn)生輸出電流Iref，該輸出電流在“開啟”外部電源之后的初始階段Tint期間隨著時間流逝具有大致恒定的增量。因此，由起動電流產(chǎn)生電路LSCG產(chǎn)生的輸出電流Iref隨著時間流逝以線性斜率增加。在“開啟”外部電源之后的初始階段Tint期間，起動電流產(chǎn)生電路LSCG輸送具有大致恒定增量的輸出電流Iref，而與偏置晶體管MP2無關(guān)。響應(yīng)控制電路CNTRLR的控制，在“開啟”外部電源之后的初始階段Tint期間，第一開關(guān)SW1設(shè)置為導(dǎo)通狀態(tài)并使來自輸出晶體管MP1的電流值Isup與偏置晶體管MP2的電流值Iref相關(guān)。換言之，當(dāng)?shù)谝婚_關(guān)SW1“導(dǎo)通”時，偏置晶體管MP2和輸出晶體管MP1開始分別作為起動電路STC的電流鏡電路CM的輸入晶體管和輸出晶體管而工作。另一方面，起動電流產(chǎn)生電路LSCG包括起動電壓產(chǎn)生電路LSVG和電壓電流轉(zhuǎn)換電路V·ICV。起動電壓產(chǎn)生電路LSVG在外部電壓“開啟”之后的初始階段Tint期間產(chǎn)生構(gòu)成大致恒定增量的輸出電壓VLS。因此，由起動電壓產(chǎn)生電路LSVG產(chǎn)生的輸出電壓VLS隨著時間改變而成線性斜率增加。順便提及，圖2所示的起動電壓產(chǎn)生電路LSVG包括環(huán)形振蕩器ROSC、分頻器DIV和電荷泵電路CPC。在外部電源“開啟”之后的初始階段Tint期間，環(huán)形振蕩器ROSC開始以預(yù)定頻率振蕩。分頻器DIV開始將從環(huán)形振蕩器ROSC接收來的預(yù)定頻率的信號以預(yù)定分頻比1/N進(jìn)行分頻。因此，從分頻器DIV的輸出產(chǎn)生比環(huán)形振蕩器ROSC振蕩的頻率低的頻率的分頻輸出。用于從分頻器DIV的輸出施加分頻的輸出脈沖的電荷泵電路CPC在每次施加脈沖時都增加被升高的電壓。通過這種方式，在“開啟”外部電源之后的初始階段Tint期間，起動電壓產(chǎn)生電路LSVG產(chǎn)生具有大致恒定增量的輸出電壓VLS。并且電壓電流轉(zhuǎn)換電路V·ICV包括運(yùn)算放大器Diff_Amp1、N溝道MOS晶體管MN1和電阻R。大致恒定增量的輸出電壓VSL被施加于運(yùn)算放大器Diff_Amp1的非反相輸入端，并且N溝道MOS晶體管MN1的源極和電阻R連接到反相輸入端。N溝道MOS晶體管MN1的柵極連接到運(yùn)算放大器Dill_Amp1的輸出端，并且N溝道MOS晶體管MN1的漏極的電流Iref被輸送給起動電路STC的電流鏡電路CM。因此，運(yùn)算放大器Diff_Amp1和N溝道MOS晶體管MN1用作電壓跟隨器電路。結(jié)果是，大致恒定增量的輸出電壓VLS施加于電阻R的兩端，并且等式Iref＝VLS/R關(guān)系的輸出電流Iref在電阻中流動。這樣，在“開啟”外部電源之后的初始階段期間，電壓電流轉(zhuǎn)換電路V·ICV將隨著時間改變而大致恒定增量的輸出電流Iref輸送給電流鏡電路CM。
電源開關(guān)電路PSWC包括由參考電壓產(chǎn)生電路Vref_G、誤差放大器Diff_Amp1、輸出晶體管MP1、和第二開關(guān)SW2構(gòu)成的調(diào)節(jié)器VReg。誤差放大器Diff_Amp1將來自參考電壓產(chǎn)生電路Vref_G的參考電壓Vref和由輸出晶體管MP1輸出的內(nèi)部源電壓Vint進(jìn)行比較，并控制輸出晶體管MP1的導(dǎo)電性。第二開關(guān)SW2連接在誤差放大器Diff_Amp2的輸出端和輸出晶體管MP1的輸入端之間。在“開啟”外部電源之后的初始階段Tint期間，響應(yīng)控制電路CNTRLR的控制，第一開關(guān)SW1“導(dǎo)通”，并且第二開關(guān)SW2“截止”。因此，假設(shè)電流鏡電路CM的輸入晶體管MP2的尺寸和輸出晶體管MP1的尺寸之間的比例是m∶n，則具有等式Isup＝(n/m)·Iref的關(guān)系的輸出電流Isup在輸出晶體管MP1中流動。這樣，在外部電源“開啟”之后的初始階段Tint期間，通過構(gòu)成隨著時間改變而大致恒定增量的輸出電流Iref以高精度設(shè)置在輸出晶體管MP1中流動的輸出電流Isup的沖流值，其中所述輸出電流Iref是從起動電流產(chǎn)生電路LSCG向偏置晶體管MP2輸送的。
圖3的下部曲線中的實線示出了在外部電源“開啟”之后的初始階段Tint期間，將電源開關(guān)電路PSWC的輸出晶體管MP1中流動的輸出電流Isup的沖流以高精度設(shè)置為隨著時間改變具有大致恒定的增量。
電源開關(guān)電路PSWC還包括與電壓輸送節(jié)點(diǎn)N1連接的電平移位電路MN2、MN3、由控制電路CNTRLR控制的第三開關(guān)SW3和第四開關(guān)SW4。這些電平移位電路MN2、MN3產(chǎn)生電平移位輸出信號，與電壓輸送節(jié)點(diǎn)N1中輸出的內(nèi)部源電壓Vint相比，其電平更向著基礎(chǔ)電位側(cè)(地電位側(cè))偏移。在第三開關(guān)SW3的端部，施加從輸出晶體管MP1向電壓輸送節(jié)點(diǎn)N1輸出的內(nèi)部源電壓int，并且在第四開關(guān)SW4的端部施加電平移位電路MN2、MN3的電平移位輸出。第三開關(guān)SW3的另一端和第四開關(guān)SW4的另一端與由調(diào)節(jié)器VReg輸出的負(fù)反饋信號的輸入端連接，其中所述調(diào)節(jié)器VReg由誤差放大器Diff_Amp2和輸出晶體管MP1構(gòu)成。順便提及，由誤差放大器Diff_Amp2和輸出晶體管MP1構(gòu)成的調(diào)節(jié)器VReg輸出的負(fù)反饋信號的輸入端用作誤差放大器Diff_Amp2的非反相輸入端。如果輸送給誤差放大器Diff_Amp2的非反相輸入端的負(fù)反饋信號下降到非反相輸入端的參考電壓Vref的電平以下，則誤差放大器Diff_Amp2的輸出端的電位也下降到低電平。
電源開關(guān)電路PSWC的控制電路CNTRLR包括四個反相器Inv_1、Inv_2、Inv_3和Inv_4。反相器Inv_1的輸入端與誤差放大器Diff_Amp1的輸出端連接，反相器Inv_1的輸出端與反相器Inv_2的輸入端連接。反相器Inv_3的輸入端與起動電壓產(chǎn)生電路LSVG中的計數(shù)器CNTR相連，并且反相器Inv_3的輸出端與反相器Inv_4的輸入端相連。來自包括四個反相器Inv_1、Inv_2、Inv_3和Inv_4的控制電路CNTRLR的控制信號控制第一開關(guān)SW1、第二開關(guān)SW2、第三開關(guān)SW3和第四開關(guān)SW4的導(dǎo)通和截止。在外部電源剛剛開啟之后，起動電壓產(chǎn)生電路LSVG中的計數(shù)器CNTR的輸出處于高電平。因此，響應(yīng)這個計數(shù)器CNTR的高電平輸出而由反相器Inv_3和Inv_4控制的第三開關(guān)SW3和第四開關(guān)SW4分別處于“截止”狀態(tài)和“導(dǎo)通”狀態(tài)。并且在外部電源剛剛“開啟”之后，電壓輸送節(jié)點(diǎn)N1的內(nèi)部源電壓Vint處于非常低的電平。在外部電源剛剛“開啟”之后，參考電壓Vref已經(jīng)被施加在誤差放大器Diff_Amp1的非反相輸入端上，并且低電平的電平移位電壓已經(jīng)通過第四開關(guān)SW4施加于非反相輸入端。因此，誤差放大器Diff_Amp1的輸出已經(jīng)下降到低電平。因此，響應(yīng)誤差放大器Diff_Amp1的低電平而由反相器Inv_1和Inv_2控制的第一開關(guān)SW1和第二開關(guān)SW2分別處于“導(dǎo)通”狀態(tài)和“截止”狀態(tài)。因此，由于第一開關(guān)SW1處于“導(dǎo)通”狀態(tài)，由等式Isup＝(n/m)·Iref關(guān)系表示的輸出電流Isup從電流鏡電路CM流到輸出晶體管MP1中。結(jié)果是，響應(yīng)從起動電流產(chǎn)生電路LSCG輸送到偏置晶體管MP2的隨著時間改變的大致恒定增量的輸出電流Iref，輸出電流Isup也構(gòu)成大致恒定增量。
外部電源“開啟”之后的輸出晶體管MP1的大致恒定增量的輸出電流Isup給內(nèi)部電路Int_Cir的負(fù)載電容C充電。因此，如圖3的上部曲線所示，電壓輸送節(jié)點(diǎn)N1的內(nèi)部源電壓Vint以或多或少的恒定增量升高。響應(yīng)這個內(nèi)部源電壓Vint的升高，來自電平移位電路MN2和MN3的電平移位電壓也升高。電平移位電路MN2、MN3的電平移位元件MN2兩端之間的電壓下降ΔV。施加于誤差放大器Diff_Amp1的非反相輸入端上的電壓Vint-ΔV升高，直到施加于非反相輸入端上的參考電壓Vref為止。然后，誤差放大器Diff_Amp1的輸出從低電平改變?yōu)楦唠娖剑⑶曳聪嗥鱅nv_1的輸出從高電平變?yōu)榈碗娖?。反相器Inv_1的輸出的這個電平變化使分頻信號從分頻器DIV到起動電壓產(chǎn)生電路LSVG的起動電流產(chǎn)生電路LSCG的電荷泵電路CPC的施加中斷。因此，中斷了電荷泵電路CPC的輸出電壓VLS的任何升高，并且輸出電壓VLS保持大致固定的值。作為起動電壓產(chǎn)生電路LSVG的輸出電壓VLS保持在大致固定值的結(jié)果，起動電流產(chǎn)生電路LSCG的輸出電流Iref也保持在大致固定值。因此，來自輸出晶體管MP1的輸出電流Isup也保持在大致固定的值，并且作為內(nèi)部電路Int_Cir的負(fù)載電容C的充電電壓的內(nèi)部源電壓Vint也保持在大致固定值。這個狀態(tài)對應(yīng)圖3的上部曲線中的外部電源“開啟”后的初始階段Tint的最后階段Tover。并且由于誤差放大器Diff_Amp1的輸出改變?yōu)楦唠娖?，第一開關(guān)SW1從“導(dǎo)通”狀態(tài)變?yōu)椤敖刂埂睜顟B(tài)，并且第二開關(guān)SW2從“截止”狀態(tài)變?yōu)椤皩?dǎo)通”狀態(tài)。由于第二開關(guān)SW2處于“導(dǎo)通”狀態(tài)，誤差放大器Diff_Amp1的輸出控制輸出晶體管MP1的柵極。因此，調(diào)節(jié)器VReg開始輸出內(nèi)部源電壓Vint。另一方面，在最后階段Tover的任意定時之前，起動電壓產(chǎn)生電路LSVG中的計數(shù)器CNTR結(jié)束計算環(huán)形振蕩器ROSC的預(yù)定數(shù)量的振蕩脈沖。然后，計數(shù)器CNTR的輸出從高電平變?yōu)榈碗娖健ｍ憫?yīng)計數(shù)器CNTR的輸出到低電平的電平變化，反相器Inv_3和Inv_4分別控制第三開關(guān)SW3為“導(dǎo)通”狀態(tài)和控制第四開關(guān)SW4為“截止”狀態(tài)。結(jié)果是，通過處于“導(dǎo)通”狀態(tài)的第三開關(guān)SW3，電壓輸送節(jié)點(diǎn)N1的內(nèi)部源電壓Vint被施加于誤差放大器Diff_Amp1的非反相輸入端。因此，調(diào)節(jié)器VReg開始控制內(nèi)部源電壓Vint的負(fù)反饋，并且內(nèi)部源電壓Vint結(jié)束或多或少地符合參考電壓VReg。這個狀態(tài)表示正常操作，其中在圖3的上部曲線中、在經(jīng)過外部電源“開啟”之后的初始階段Tint之后的階段Tnorm期間，調(diào)節(jié)器VReg產(chǎn)生內(nèi)部源電壓Vint。換言之，圖3的上部曲線中的實線表示內(nèi)部源電壓Vint升高到這樣的點(diǎn)，其中在經(jīng)過外部電源“開啟”之后的初始階段Tint期間，Vint≥Vref+ΔV的關(guān)系有效；然后在經(jīng)過外部電源“開啟”之后的初始階段Tint之后的階段Tnorm期間，保持Vint＝Vref的關(guān)系。在外部電源“開啟”之后的初始階段Tint的后半段中的階段Tover期間，實現(xiàn)了過驅(qū)動操作，其中內(nèi)部源電壓Vint比參考電壓Vref高ΔV，并且控制在電源“開啟”時內(nèi)部源電壓Vint的建立。這樣，在“開啟”電源時用于起動而輸出的最終內(nèi)部源電壓結(jié)果比在后來的正常操作期間輸出的最終內(nèi)部源電壓更高。通過隨后的正常操作，將內(nèi)部源電壓減小到正常操作的值。因此，可以使在“開啟”電源時通過起動操作輸出的內(nèi)部源電壓的值接近于起動之后由正常操作輸出的內(nèi)部源電壓的值。在階段Tover期間利用內(nèi)部源電壓Vint通過ΔV實現(xiàn)過驅(qū)動操作導(dǎo)致負(fù)載電容C被充分地充電。在經(jīng)過外部電源“開啟”之后的初始階段Tint之后的階段Tnorm期間，控制器電路CNTRLR分別控制第一開關(guān)SW1處于“截止”狀態(tài)和第二開關(guān)SW2處于“導(dǎo)通”狀態(tài)。因此，由輸出晶體管MP1輸出的輸出電流Isup的電流值不是由電流鏡電路CM控制而是受誤差放大器Diff_Amp2的輸出的控制。由于負(fù)載電容C已經(jīng)被充分地充電，從輸出晶體管MP1輸送的輸出電流Isup的電流值大致符合半導(dǎo)體芯片中內(nèi)部電路的電流消耗Iload。如果內(nèi)部電路的電流消耗Iload增加且內(nèi)部源電壓Vint下降，則誤差放大器Diff_Amp2檢測內(nèi)部源電壓Vint的下降。然后，誤差放大器Diff_Amp2使從輸出晶體管MP1輸送的輸出電流Isup的電流增加，將內(nèi)部源電壓Vint恢復(fù)為前一值，并保持內(nèi)部源電壓Vint為大致穩(wěn)定的值。
圖3的下部曲線中的實線表示在經(jīng)過外部電源“開啟”之后的初始階段Tint之前和之后從輸出晶體管MP1輸送的輸出電流Isup。這樣，在外部電源“開啟”之后的初始階段Tint期間，通過隨著時間改變而大致恒定增量的輸出電流Iref以高精度設(shè)置“開啟”電源時在輸出晶體管MP1中流動的輸出電流Isup的沖流值，其中所述輸出電流Iref是由偏置晶體管MP2從起動電流產(chǎn)生電路LSCG輸送的。順便提及，圖3的上部和下部曲線中的虛線分別表示在采用本發(fā)明的實施方式的情況下內(nèi)部源電壓Vint的輸出電流Isup的變化。它們清楚地示出在“開啟”電源時內(nèi)部源電壓Vint的上升速度太快，而且對于輸出電流Isup流動著大的初級沖流。
順便提及，在外部電源“開啟”時，給起動電流產(chǎn)生電路LSCG輸送外部源電壓Vext和加電控制信號中的至少一個，并且起動電流產(chǎn)生電路LSCG開始工作。通過這種操作起動，具有大致恒定增量的輸出電流Iref被輸送給電流鏡電路CM。另一方面，可以將斷電控制信號輸送給起動電流產(chǎn)生電路LSCG。這將導(dǎo)致起動電流產(chǎn)生電路LSCG中斷操作并將起動電流產(chǎn)生電路LSCG的功耗減少到幾乎為零。此外，可以省略圖3所示的起動電流產(chǎn)生電路LSCG的計數(shù)器CNTR，并且通過在反相器Inv_2的輸出和反相器Inv_3的輸入之間串聯(lián)連接多個反相器來連接延遲電路。在這種情況下，還可以使誤差放大器Diff_Amp1的輸出從低電平變?yōu)楦唠娖剑⑶以诮?jīng)過上述延遲電路的延遲時間之后，分別控制第三開關(guān)SW3處于“導(dǎo)通”狀態(tài)和控制第四開關(guān)SW4處于“截止”狀態(tài)。
《根據(jù)其他實施方式的起動電流產(chǎn)生電路LSCG》圖4是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖。在該圖中，起動電流產(chǎn)生電路LSCG包括用于在外部電源“開啟”之后的初始階段Tint期間產(chǎn)生大致恒定增量的輸出電壓VLS的起動電壓產(chǎn)生電路LSVG。起動電壓產(chǎn)生電路LSVG包括環(huán)形振蕩器ROSC、用于計算來自環(huán)形振蕩器ROSC的振蕩時鐘的計數(shù)器CNTR、和用于將由計數(shù)器CNTR計數(shù)的數(shù)字信號轉(zhuǎn)換成模擬信號的D/A轉(zhuǎn)換器DA。因此，D/A轉(zhuǎn)換器DA的輸出在外部電源“開啟”之后的初始階段TinT期間構(gòu)成大致恒定增量的輸出電壓VLS。這個輸出電壓VLS被施加于電壓電流轉(zhuǎn)換電路V·ICV。然后，如圖3所示，可以從電壓電流轉(zhuǎn)換電路V·ICV得到具有等式Iref＝VLS/R所示的關(guān)系的輸出電流Iref。通過這種方式，在電壓電流轉(zhuǎn)換電路V·ICV中，在外部電源“開啟”之后的初始階段Tint期間構(gòu)成隨著時間變化的大致恒定增量的輸出電流Iref被輸送給圖3的電流鏡電路CM。當(dāng)控制信號Cnt_1從低電平變?yōu)楦唠娖綍r，計數(shù)器CNTR停止計數(shù)。然后，輸出電壓VLS停止升高，并且輸出電壓VLS保持在大致恒定的值。
圖5是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖。在該圖中，起動電流產(chǎn)生電路LSCG包括參考電壓產(chǎn)生電路Vref_G、模擬加法器、模擬反相器、輸出樣本保持電路和反饋輸入樣本保持電路。首先，參考電壓產(chǎn)生電路Vref_G產(chǎn)生電壓增量。反饋輸入樣本保持電路包括開關(guān)SW1、運(yùn)算放大器OP_4和電容C2，并且電容C2的初始電壓是零伏。模擬加法器包括具有相等電阻值的電阻R1、R2和R3以及運(yùn)算放大器OP_1，并執(zhí)行反饋輸入樣本保持電路的電容C2的充電電壓和參考電壓產(chǎn)生電路Vref_G的電壓增量的第一次模擬相加。通過這個模擬相加，將通過電阻R1和R2施加的兩個模擬輸入電壓加起來。通過這個相加，相加的輸出電壓的極性被反相到兩個模擬輸入電壓。因此，模擬反相器包括電阻R4和R5以及運(yùn)算放大器OP_2，并且將電壓增益設(shè)置為-1。輸出樣本保持電路包括開關(guān)SW2、運(yùn)算放大器OP_3和電容C1，并且來自模擬反相器的模擬相加的結(jié)果作為樣本保持在電容C1中。完成第一次相加之后，第一次相加的結(jié)果作為樣本保持在反饋輸入樣本保持電路的電容C2中。模擬加法器通過將儲存在電容C2中的第一次相加結(jié)果和準(zhǔn)電壓產(chǎn)生電路Vref_G的附加分頻電壓相加來執(zhí)行第二次模擬相加。第二次模擬相加的結(jié)果作為樣本被保持在輸出樣本保持電路的電容C1中。之后，重復(fù)類似的模擬加法，并且在外部電源“開啟”之后的初始階段Tint期間，在輸出樣本保持電路的電容中形成大致恒定增量的輸出電壓VLS。這個輸出電壓VLS被輸入到圖3所示的電壓電流轉(zhuǎn)換電路V·ICV。當(dāng)控制信號Cnt_1從低電平變?yōu)楦唠娖綍r，模擬加法器停止相加。然后，輸出電壓VLS停止上升，并且輸出電壓VLS保持在大致恒定的值。
圖6是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖。在該圖中，起動電流產(chǎn)生電路LSCG包括用于產(chǎn)生在外部電源“開啟”之后的初始階段Tint期間具有大致恒定增量的輸出電流Iref的起動電流產(chǎn)生電路。起動電流產(chǎn)生電路LSCG包括環(huán)形振蕩器ROSC、用于計算從環(huán)形振蕩器ROSC接收到的振蕩時鐘的數(shù)量的計數(shù)器CNTR和用于對由計數(shù)器CNTR計算的數(shù)字信號進(jìn)行解碼的解碼器DEC。當(dāng)計數(shù)器CNTR的計算進(jìn)行時，在解碼器DEC的多個輸出中進(jìn)行從左端到右端從“0”到“1”的變化。電阻R1和N溝道MOS晶體管MN1處于電流鏡的輸入側(cè)電路中。這個電流鏡的輸出側(cè)電路包括多個輸出側(cè)N溝道MOS晶體管MN2_1、MN2_2、MN2_3、…MN2_N-1、MN2_N和多個開關(guān)，即N溝道MOS晶體管MN3_1、MN3_2、MN3_3、…MN3_N-1、MN3_N。解碼器DEC的多個輸出被輸送給多個開關(guān)即N溝道MOS晶體管MN3_2、MN3_3、…MN3_N-1、MN3_N的柵極。因此，在外部電源“開啟”之后的初始階段Tint期間從多個開關(guān)即N溝道MOS晶體管MN3_1、MN3_2、MN3_3、…MN3_N-1、MN3_N的公共連接的漏極形成具有大致恒定增量的輸出電流Iref。這個輸出電流Iref被輸送給圖3所示的電流鏡電路CM。當(dāng)控制信號Cnt_1從低電平變?yōu)楦唠娖綍r，計數(shù)器CNTR停止計數(shù)。然后，輸出電流Iref停止上升，并且輸出電流Iref保持在大致恒定的值。
圖7是根據(jù)另一實施方式的起動電流產(chǎn)生電路LSCG的電路圖。在該圖中，起動電流產(chǎn)生電路LSCG包括作為開關(guān)的P溝道MOS晶體管MP6、構(gòu)成電流鏡的多個P溝道MOS晶體管MP7-MP10、電阻R1和電容C1。兩個二極管式連接的P溝道MOS晶體管MP7和MP9的串聯(lián)連接減輕了對作為恒定電流電路的電流鏡的輸出恒定電流的電流和電壓的依賴性。由電流鏡的輸出側(cè)晶體管MP8和MP10輸送的恒定電流對電容C1充電。因此，在電容C1形成在外部電源“開啟”之后的初始階段Tint期間具有大致恒定增量的輸出電壓VLS。這個輸出電壓VLS被施加于電壓電流轉(zhuǎn)換電路V·ICV，與圖3所示的類似。順便提及，當(dāng)P溝道MOS晶體管MP6的柵極的控制信號Cnt_1從低電平變?yōu)楦唠娖綍r，P溝道MOS晶體管MP6截止。然后，輸出電壓VLS停止上升，并且輸出電壓VLS保持在大致恒定的值。
《構(gòu)成起動電壓產(chǎn)生電路LSVG的元件電路》圖8是作為用于構(gòu)成圖3所示的起動電壓產(chǎn)生電路LSVG的元件電路的環(huán)形振蕩器ROSC的電路圖。如圖所示，環(huán)形振蕩器ROSC利用低電平的起動信號stup_b切換起動開關(guān)pm123為“導(dǎo)通”。然后，起動電流從外部源電壓Vext流過二極管式連接的pm122和起動開關(guān)pm123。P溝道MOS晶體管pm120和pm121、N溝道MOS晶體管nm120和nm121以及電阻R100構(gòu)成參考電壓和參考電流產(chǎn)生電路，該參考電壓和參考電流產(chǎn)生電路用于補(bǔ)償電源電壓的波動和補(bǔ)償芯片溫度的波動。起動電流給參考電壓和參考電流產(chǎn)生電路的N溝道MOS晶體管nm120和nm121的柵極電容充電，并且使這些N溝道MOS晶體管nm120和nm121導(dǎo)通。結(jié)果是，參考電壓和參考電流產(chǎn)生電路開始工作。P溝道MOS晶體管pm100、N溝道MOS晶體管nm100和電容C100構(gòu)成第一級延遲反相器。類似地，P溝道MOS晶體管pm101、N溝道MOS晶體管nm101和電容C101構(gòu)成第二級延遲反相器。類似地，P溝道MOS晶體管pm102、N溝道MOS晶體管nm102和電容C102構(gòu)成第三級延遲反相器。之后，類似地，P溝道MOS晶體管pmk1、N溝道MOS晶體管nmk1和電容Ck構(gòu)成最后級延遲反相器。通過這個最后級延遲反相器的輸出向第一級延遲反相器的輸入的反饋，構(gòu)成了環(huán)形振蕩器ROSC的振蕩回路電路。通過參考電壓和參考電流產(chǎn)生電路的P溝道MOS晶體管pm121的穩(wěn)定電流和N溝道MOS晶體管nm121的穩(wěn)定電流，分別穩(wěn)定地設(shè)置環(huán)形振蕩器ROSC的振蕩回路電路的多級延遲反相器中的每個反相器的電容的充電電流和放電電流。結(jié)果是，環(huán)形振蕩器ROSC的產(chǎn)生頻率補(bǔ)償了電流和電壓的波動，并且還補(bǔ)償芯片溫度的變化。
圖9是表示用于構(gòu)成圖3所示的起動電壓產(chǎn)生電路LSVG的元件電路的分頻器DIV的電路圖。如圖所示，分頻器DIV包括多個鎖存器latch 200、…latch n和多個反相器inv 200、……inv n，所述鎖存器具有數(shù)據(jù)輸入端d、時鐘輸入端cp、數(shù)據(jù)輸出端q、復(fù)位端rst。給第一級鎖存器200的時鐘輸入端cp輸送將被分頻的環(huán)形振蕩器ROSC的振蕩時鐘ckin。將第一級鎖存器200的數(shù)據(jù)輸出q通過反相器inv200輸送給第一級鎖存器200的數(shù)據(jù)輸入端d，并且同時輸送給第二級鎖存器201的時鐘輸入端cp。第二級鎖存器201的數(shù)據(jù)輸出q通過反相器inv 201輸送到第二級鎖存器201的數(shù)據(jù)輸入端d，并同時輸送到第三級鎖存器(未示出)的時鐘輸入端cp。之后，類似地，最后級鎖存器n的數(shù)據(jù)輸出q通過反相器inv n輸送到最后級鎖存器n的數(shù)據(jù)輸入端d。這樣，最后級鎖存器n的數(shù)據(jù)輸出q將是被分割的輸出脈沖。
圖10是表示構(gòu)成圖3所示的起動電壓產(chǎn)生電路LSVG的元件電路的電荷泵電路CPC的電路圖。如圖所示，電荷泵電路CPC包括用于響應(yīng)時鐘信號CKL的反相器inv 300和inv 301、作為恒定電流源的P溝道MOS晶體管pm 300、作為開關(guān)的多個P溝道MOS晶體管pm301、pm302、pm303、pm304、……、pm1-1、pm1。并且電荷泵電路CPC還包括多個電容C300、C301、C302、C303、……C1-1、C1以及由放電指示信號Disk導(dǎo)通的放電N溝道MOS晶體管nm300。
當(dāng)時鐘信號從低電平變?yōu)楦唠娖綍r，反相器inv 300的輸出下降到低電平，pm 301“導(dǎo)通”，并且在第一級電容C300中采樣第一電荷。然后，當(dāng)時鐘信號CLK從高電平變?yōu)榈碗娖綍r，反相器inv 300的輸出上升到高電平，pm 301“截止”，并且反相器inv 301的輸出下降到低電平，且pm 302“導(dǎo)通”。然后，第一級電容C300的第一電荷中的大部分轉(zhuǎn)移到第二級電容C301。然后，當(dāng)時鐘信號CLK從低電平變?yōu)楦唠娖綍r，反相器inv 300的輸出下降到低電平，pm 301“導(dǎo)通”，并且第二電荷在第一級電容C300中被采樣。此時，反相器inv301的輸出上升到高電平，并且pm 302“截止”。由于反相器inv 300的輸出處于低電平，因此pm 303也“導(dǎo)通”，并且已經(jīng)被轉(zhuǎn)移到第二級電容C301的第一電荷的大部分被轉(zhuǎn)移到第三級電容C302。然后，當(dāng)時鐘信號CLK從高電平變?yōu)榈碗娖綍r，反相器inv 300的輸出上升到高電平，pm 301“截止”，并且反相器inv 301的輸出下降到低電平，并且pm 302“導(dǎo)通”。然后，第一級電容C300的第二電荷的大部分被轉(zhuǎn)移到第二級電容C301。由于反相器inv 301的低電平輸出，因此pm 304處于“導(dǎo)通”狀態(tài)。已經(jīng)被轉(zhuǎn)移到第三級電容C302的第一電荷的大部分被轉(zhuǎn)移到第四級電容C303。然后，當(dāng)時鐘信號CLK從低電平變?yōu)楦唠娖綍r，反相器inv 300的輸出下降到低電平，pm 301“導(dǎo)通”，并且第三電荷在第一級電容C300中被采樣。此時，反相器inv 301的輸出處于高電平，并且pm 302“截止”。由于反相器inv 300的低電平輸出，pm 305(未示出)處于“導(dǎo)通”狀態(tài)。已經(jīng)被轉(zhuǎn)移到第四級電容C303的第一電荷的大部分被轉(zhuǎn)移到第五級電容C304(未示出)。由于此時pm 303也處于“導(dǎo)通”狀態(tài)，因此已經(jīng)被轉(zhuǎn)移到第二級電容C301的第二電荷的大部分被轉(zhuǎn)移到第三級電容C302。由于重復(fù)進(jìn)行上述的電荷的轉(zhuǎn)移操作，第一級電容C300中連續(xù)被采樣的電荷在最后級電容C1中積累。結(jié)果是，從最后級電容C1可以獲得升高的電壓out。
《根據(jù)另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)》圖11是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的示圖。下面我們將介紹圖11所示的實施方式和圖2所示的實施方式之間的差別。
在圖11中，增加了圖2中沒有的N溝道MOS晶體管MN4和P溝道MOS晶體管MP3。N溝道MOS晶體管MN4的柵極與電源開關(guān)電路PSWC的反相器IN2的輸出相連，并且N溝道MOS晶體管MN4的漏源溝道連接在起動電流產(chǎn)生電路LSCG的電壓電流轉(zhuǎn)換電路V·ICV的N溝道MOS晶體管MN1的柵極和地電位之間。P溝道MOS晶體管MP3的柵極與控制器電路CNTRLR的反相器Inv_1的輸出相連，P溝道MOS晶體管MP3的源漏溝道與電流鏡電路CM的二極管式連接的P溝道MOS晶體管MP2的源漏溝道并聯(lián)連接。當(dāng)誤差放大器Diff_Amp1的輸出從低電平變?yōu)楦唠娖綍r，由于反相器IN2的輸出，N溝道MOS晶體管MN4“導(dǎo)通”。然后，釋放輸出電流Iref的N溝道MOS晶體管MN1“截止”，并且可以實現(xiàn)低功耗。同時，由于反相器IN1的輸出，P溝道MOS晶體管MP3“導(dǎo)通”。然后，輸出輸出電流Isup的輸出晶體管MP1可以被確實地“截止”。
圖12是示出根據(jù)本發(fā)明的另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的示圖。下面我們將介紹圖12所示的實施方式和圖11所示的實施方式之間的差別。
在圖12中，差別是用作電流鏡電路CM的偏置晶體管的P溝道MOS晶體管MP2不是二極管式連接的，其中向該P(yáng)溝道MOS晶體管MP2輸送起動電流產(chǎn)生電路LSCG的電壓電流轉(zhuǎn)換電路V·ICV的具有大致恒定增量的輸出電流Iref。在外部電源“開啟”之后的初始階段Tint期間，這個P溝道MOS晶體管MP2的柵極由控制器電路CNTRLR的反相器INV2的低電平輸出來控制，并且處于“導(dǎo)通”狀態(tài)。由于輸出電流Iref通過處于“導(dǎo)通”狀態(tài)的P溝道MOS晶體管MP2的源漏溝道中的相對高的“導(dǎo)通”電阻而產(chǎn)生的電壓降，用作輸出晶體管的P溝道MOS晶體管MP1在其源極和柵極之間被偏置。
圖13是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的示圖。圖13中所示的電源開關(guān)電路RSWC不是我們目前為止介紹的串聯(lián)調(diào)節(jié)器，而是由開關(guān)調(diào)節(jié)器構(gòu)成的穩(wěn)定電源電路。包括線圈L80和電容C80的平滑電容器連接在作為圖13中所示的開關(guān)調(diào)節(jié)器的輸出晶體管的P溝道MOS晶體管MP1的漏極和負(fù)載之間，并且MP1的漏極與另一輸出晶體管，即N溝道MOS晶體管MN4的漏極相連。誤差放大器Diff_Amp2的輸出與開關(guān)控制器SW·CNT的輸入相連。開關(guān)控制器SW·CNT驅(qū)動兩個輸出晶體管MP1和MN4的柵極，從而使輸出晶體管即P溝道MOS晶體管MP1和另一輸出晶體管即N溝道MOS晶體管MN4可以交替地處于“導(dǎo)通”狀態(tài)。結(jié)果是，產(chǎn)生了內(nèi)部源電壓Vint，其與輸出晶體管即P溝道MOS晶體管MP1的“導(dǎo)通”周期和另一輸出晶體管即N溝道MOS晶體管MN4的“導(dǎo)通”周期的比率成比例關(guān)系。而且在圖13中，控制電路CNTRLR、起動電流產(chǎn)生電路LSCG、電流鏡電路CM的第一開關(guān)SW1和第二開關(guān)SW2、誤差放大器Diff_Amp1等或多或少地以與圖11所示實施方式相同的方式操作。
圖14是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的示圖。圖14所示的電源開關(guān)電路PSWC也不是串聯(lián)調(diào)節(jié)器，而是借助開關(guān)電容器型調(diào)節(jié)器的穩(wěn)定電源電路。圖14所示的開關(guān)電容器型調(diào)節(jié)器的輸出晶體管即P溝道MOS晶體管MP1的漏極與N溝道MOS晶體管MN5、MN6和MN4以及兩個電容C90和C91相連。開關(guān)控制器SW·CONT首先控制P溝道MOS晶體管MP1和N溝道MOS晶體管MN6處于“導(dǎo)通”狀態(tài)，并且控制N溝道MOS晶體管MN5和MN4處于“截止”狀態(tài)。然后，這兩個電容C90和C91以串聯(lián)連接狀態(tài)在外部源電壓Vext和地電位之間被充電。然后，開關(guān)控制器SW·CONT控制P溝道MOS晶體管MP1和N溝道MOS晶體管MN6處于“截止”狀態(tài)，并控制N溝道MOS晶體管MN5和MN4處于“導(dǎo)通”狀態(tài)。然后，這兩個電容C90和C91以并聯(lián)連接狀態(tài)將電負(fù)載放電到內(nèi)部源電壓Vint和地電位之間的負(fù)載。而且在圖14中，控制電路CNTRLR、起動電流產(chǎn)生電路LSCG、電流鏡電路CM的第一開關(guān)SW1和第二開關(guān)SW2、誤差放大器Diff_Amp1等或多或少地以與圖11所示實施方式相同的方式進(jìn)行操作。
圖15是示出根據(jù)本發(fā)明另一實施方式的電源開關(guān)電路PSWC的電路結(jié)構(gòu)的示圖。圖15所示的電源開關(guān)電路PSWC不是穩(wěn)定電源電路，而是用于控制“開啟”電源時的沖流和用于建立內(nèi)部源電壓Vint的電源開關(guān)。在該圖中，給用作半導(dǎo)體集成電路的內(nèi)置存儲器的靜態(tài)隨機(jī)存取存儲器SRAM輸送來自亞串聯(lián)調(diào)節(jié)器SUB的內(nèi)部源電壓Vint，用于超低功耗并用于正常操作。在“開啟”電源時，電源開關(guān)電路PSWC控制沖流，并且以高速建立內(nèi)部源電壓Vint。此時，與靜態(tài)隨機(jī)存取存儲器SRAM和亞串聯(lián)調(diào)節(jié)器SUB連接的另一輸出晶體管即P溝道MOS晶體管MP20被控制處于“截止”狀態(tài)。在外部電源“開啟”之后的初始階段Tint期間，反相器INV1的輸出處于高電平，并且反相器INV2的輸出處于低電平。因此，由起動電流產(chǎn)生電路LSCG的電壓電流轉(zhuǎn)換電路V·ICV輸出的具有大致恒定增量的輸出電流Iref被輸送給用作電流鏡電路CM的二極管式連接偏置晶體管的P溝道MOS晶體管MP2。因此，以高精度控制從用作輸出晶體管的P溝道MOS晶體管MP1輸送的電流Isup的值，并且其控制大沖流。在起動電壓產(chǎn)生電路LSVG內(nèi)部的計數(shù)器CNTR達(dá)到由環(huán)形振蕩器ROSC產(chǎn)生的振蕩脈沖的計數(shù)的預(yù)定數(shù)量之前，計數(shù)器CNTR的輸出處于高電平。因此，反相器Inv_3和Inv_4保持開關(guān)SW4處于“導(dǎo)通”狀態(tài)。因此，通過處于“導(dǎo)通”狀態(tài)的開關(guān)SW4，來自電平移位元件MN2-ΔV的輸出電壓Vint被施加于誤差放大器Diff_Amp1的非反相輸入端。因此，當(dāng)施加于誤差放大器Diff_Amp1的非反相輸入端的電壓Vint-ΔV升高到比在非反相輸入端中施加的參考電壓Vref稍低的電平時，輸送給負(fù)載的內(nèi)部源電壓Vint被增大到接近于大約Vref+ΔV的電平。在這個狀態(tài)下，當(dāng)起動電壓產(chǎn)生電路LSVG內(nèi)部的計數(shù)器CNTR完成由環(huán)形振蕩器ROSC產(chǎn)生的振蕩脈沖的預(yù)定數(shù)量計數(shù)時，計數(shù)器CNTR的輸出從高電平變?yōu)榈碗娖?。然后，反相器Inv_3和Inv_4控制與靜態(tài)隨機(jī)存取存儲器SRAM和亞串聯(lián)調(diào)節(jié)器SUB連接的另一輸出晶體管即P溝道MOS晶體管MP20從“截止”狀態(tài)變?yōu)椤皩?dǎo)通”狀態(tài)。結(jié)果是，增大到接近于大約Vref+ΔV的電平的將要為負(fù)載輸送的內(nèi)部源電壓Vint通過P溝道MOS晶體管MP20被輸送給靜態(tài)隨機(jī)存取存儲器SRAM和亞串聯(lián)調(diào)節(jié)器SUB。通過這種方式，可以由電源開關(guān)電路PSWC補(bǔ)充用于超低功耗的亞串聯(lián)調(diào)節(jié)器SUB的在“開啟”電源時靜態(tài)隨機(jī)存取存儲器SRAM的起動負(fù)載驅(qū)動功率的缺乏。之后，在誤差放大器Diff_Amp1的非反相輸入端上施加的電壓Vint-ΔV升高到施加于非反相輸入端上的參考電壓Vref。然后，與圖11所示實施方式一樣，誤差放大器Diff_Amp1的輸出從低電平變?yōu)楦唠娖?，并且反相器INV1的輸出下降到低電平，反相器INV2的輸出升高到高電平。因此，N溝道MOS晶體管MN4和P溝道MOS晶體管MP3都從“截止”狀態(tài)變?yōu)椤皩?dǎo)通”狀態(tài)。因此，起動電流產(chǎn)生電路LSCG的電壓電流轉(zhuǎn)換電路V·ICV的N溝道MOS晶體管MN1“截止”，并且使電流鏡電路CM的二極管式連接的P溝道MOS晶體管MP2無效。順便提及，反相器Inv_2的輸出從低電平變?yōu)楦唠娖?。響?yīng)這種變化，在預(yù)定延遲時間之后，可以停止構(gòu)成起動調(diào)節(jié)器VReg的參考電壓產(chǎn)生電路Vref_G和誤差放大器Diff_Amp1的操作，并且可以使整個系統(tǒng)的功耗少。此外，將從輸出晶體管即P溝道MOS晶體管MP1輸送的電流Isup的值減小到大約零，并且此時，從規(guī)則地操作超低功耗的亞串聯(lián)調(diào)節(jié)器SUB給靜態(tài)隨機(jī)存取存儲器SRAM輸送內(nèi)部源電壓Vint。順便提及，如圖15所示，另一調(diào)節(jié)器VReg 1可以與起動調(diào)節(jié)器VReg并聯(lián)連接。將另外的調(diào)節(jié)器VReg設(shè)計成消耗的功率比超低功耗的亞串聯(lián)調(diào)節(jié)器SUB稍多，但是消耗的功率比起動調(diào)節(jié)器VReg的少很多?？扇〉氖?，在“開啟”電源時，首先可以起動起動調(diào)節(jié)器VReg，然后起動另一調(diào)節(jié)器VReg 1，之后使P溝道MOS晶體管MP20“導(dǎo)通”。順便提及，根據(jù)圖15所示的實施方式，施加于非反相輸入端上的Vint-ΔV的電壓Vint被設(shè)置成或多或少地與來自超低功耗亞串聯(lián)調(diào)節(jié)器SUB的內(nèi)部源電壓Vint一致。這種一致可以通過協(xié)調(diào)在正常操作期間從超低功耗亞串聯(lián)調(diào)節(jié)器SUB輸出的內(nèi)部源電壓Vint與來自參考電壓產(chǎn)生電路Vref_G的參考電壓Vref來實現(xiàn)。
圖16是根據(jù)本發(fā)明最具體實施方式
的半導(dǎo)體芯片的頂部平面布局圖。如圖所示，向例如圖11所示的電源開關(guān)電路PSWC輸送外部源電壓Vext的外部源電壓輸送線L_Vext沿著半導(dǎo)體芯片的內(nèi)部的外邊緣環(huán)繞設(shè)置。在環(huán)繞設(shè)置的外部源電壓輸送線L_Vext內(nèi)部，例如，設(shè)置如圖11所示的四個電源開關(guān)電路PSWC。在按照環(huán)繞方式設(shè)置的外部源電壓輸送線L_Vext內(nèi)部，按照環(huán)繞方式設(shè)置給內(nèi)部電路CPU和NVM輸送從四個電源開關(guān)電路PSWC輸出的內(nèi)部源電壓Vint的內(nèi)部源電壓輸送線L_Vint。在按照環(huán)繞方式設(shè)置的內(nèi)部源電壓輸送線L_Vint內(nèi)部，設(shè)置內(nèi)部電路CPU和NVM。內(nèi)部電路包括中央處理單元CPU、非易失性存儲器NVM和主序列發(fā)生器MSQ、帶隙參考電壓產(chǎn)生電路REF、作為半導(dǎo)體集成電路的內(nèi)置存儲器的靜態(tài)隨機(jī)存取存儲器SRAM、圖15所示的用于SRAM的亞超低功耗串聯(lián)調(diào)節(jié)器SUB、以及用于SRAM的電源開關(guān)PSW。順便提及，在按照環(huán)繞方式設(shè)置在外部的外部源電壓輸送線L_Vext和按照環(huán)繞方式設(shè)置在內(nèi)部的內(nèi)部源電壓輸送線L_Vint之間，按照環(huán)繞方式設(shè)置用于向內(nèi)部電路輸送參考電壓Vref的參考電壓輸送線L_Vref。此外，在按照環(huán)繞方式設(shè)置在外部的外部源電壓輸送線L_Vext和按照環(huán)繞方式設(shè)置在內(nèi)部的內(nèi)部源電壓輸送線L_Vint之間，設(shè)置16個其它調(diào)節(jié)器VReg 1作為相對低功耗穩(wěn)定電源電路，如圖16所示。
我們已經(jīng)參照實施例具體地介紹了本發(fā)明人所做的發(fā)明。然而，本發(fā)明不限于上述說明，不用說，在不脫離本發(fā)明的精神和目的的情況下可以對本發(fā)明做各種修改。
例如，在圖3所示的實施方式或類似實施方式中，P溝道MOS晶體管和N溝道MOS晶體管可以分別用PNP一型雙極晶體管和NPN一型雙極晶體管代替。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括電源開關(guān)電路，用于開始從半導(dǎo)體芯片外部輸送的外部源電壓輸出將要輸送給所述半導(dǎo)體芯片的內(nèi)部源電壓；和內(nèi)部電路，向其輸送來自所述電源開關(guān)電路的所述內(nèi)部電流電壓，其中所述電源開關(guān)電路還包括在被輸送所述外部源電壓的同時輸出所述內(nèi)部源電壓的輸出晶體管；起動電路，用于控制所述輸出晶體管，從而使在外部電源“開啟”之后的初始階段期間被控制到預(yù)定值的輸出電流可以在所述輸出晶體管中流動；和用于控制所述起動電路的控制電路，并且其中所述控制電路響應(yīng)于外部電源的“開啟”而控制所述起動電路，從而所述起動電路可以如下方式控制所述輸出晶體管，使得在外部電源“開啟”之后的初始階段期間在所述輸出晶體管中流動的所述輸出電流可以有效地構(gòu)成隨著時間流逝的恒定增量。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中所述起動電路包括用于偏置所述輸出晶體管的偏置元件，從而被控制到所述預(yù)定值的所述輸出電流可以在所述外部電源“開啟”之后的所述初始階段期間在所述輸出晶體管中流動；其中所述起動電路包括用于在外部電源“開啟”之后的初始階段期間使所述輸出晶體管的電流值與所述偏置元件的電流值相關(guān)的第一開關(guān)、以及用于產(chǎn)生有效地構(gòu)成在所述外部電源“開啟”之后的初始階段期間隨著時間流逝的恒定增量的輸出電流的起動電流產(chǎn)生電路；并且其中在所述外部電源“開啟”之后的所述初始階段期間來自所述起動電流產(chǎn)生電路的有效地構(gòu)成所述恒定增量的所述輸出電流被輸送給所述偏置元件，所述控制電路在所述外部電源“開啟”之后的初始階段期間將所述第一開關(guān)設(shè)置為“導(dǎo)通”狀態(tài)，從而可以使所述輸出晶體管的電流值與所述偏置元件的電流值相關(guān)，并且所述控制電路在所述外部電源“開啟”之后的所述初始階段期間將所述第一開關(guān)設(shè)置為“截止”狀態(tài)，從而可以有效地使所述輸出晶體管的電流值與所述偏置元件的電流值不相關(guān)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，還包括用于從接收到的所述外部源電壓產(chǎn)生將要輸送給所述內(nèi)部電路的內(nèi)部源電壓的調(diào)節(jié)器，其中所述控制電路控制所述輸出晶體管，從而可以檢測以下事實在“開啟”所述外部電源之后的初始階段期間由于所述輸出晶體管的所述輸出電流對所述內(nèi)部電路的負(fù)載電容進(jìn)行充電產(chǎn)生的所述內(nèi)部源電壓的值和由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)，并且作為該檢測的結(jié)果，可以使所述輸出晶體管中流動的所述輸出電流隨著時間流逝的任何增加停止。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，還包括用于所述內(nèi)部電路的連接在電壓輸送節(jié)點(diǎn)和所述調(diào)節(jié)器的輸出之間的第二開關(guān)，其中向所述電壓輸送節(jié)點(diǎn)輸送從來自所述電源開關(guān)電路的所述內(nèi)部源電壓和來自所述調(diào)節(jié)器的所述內(nèi)部源電壓中選擇的任何一個電壓，其中基于所述檢測結(jié)果在所述輸出晶體管中流動的所述輸出電流隨時間流逝的所述增加已經(jīng)被停止之后，所述控制電路控制所述第二開關(guān)處于“導(dǎo)通”狀態(tài)，從而由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓可以被輸送給所述內(nèi)部電路，因而由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓可以作為所述被選擇的一個電壓輸送給所述電壓輸送節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體集成電路，其中所述調(diào)節(jié)器包括誤差放大器，該誤差放大器比較參考電壓產(chǎn)生電路、來自所述參考電壓產(chǎn)生電路的參考電壓和將要輸出到所述電壓輸送節(jié)點(diǎn)的所述內(nèi)部源電壓的電平，從而控制所述內(nèi)部源電壓的所述電平，并且其中所述誤差放大器檢測在“開啟”所述外部電源之后的初始階段期間由于受所述起動電路控制的所述輸出晶體管的所述輸出電流對所述內(nèi)部電路的負(fù)載電容的充電產(chǎn)生的所述內(nèi)部源電壓的值和由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，還包括電平移位電路，用于產(chǎn)生電平移位輸出信號，該信號的電平已經(jīng)從在所述電壓輸送接點(diǎn)中輸出的所述內(nèi)部源電壓轉(zhuǎn)移到地電位側(cè)；和第三開關(guān)，其連接在所述電平移位電路和所述調(diào)節(jié)器的誤差放大器的負(fù)反饋端之間，其中在所述外部電源“開啟”之后的初始階段期間，所述控制電路控制所述第三開關(guān)處于“截止”狀態(tài)和“導(dǎo)通”狀態(tài)之一，并且將由所述電平移位電路產(chǎn)生的所述電平移位輸出信號施加于所述調(diào)節(jié)器的負(fù)反饋輸入端上，從而可以在所述電壓輸送節(jié)點(diǎn)中產(chǎn)生在所述外部電源“開啟”之后的初始階段期間比所述參考電壓更高的由所述電平移位電路的電平移位電壓確定的電壓。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中所述起動電流產(chǎn)生電路按照以下方式構(gòu)成，從而在經(jīng)過所述外部電源“開啟”之后的所述初始階段之后，可以有效地關(guān)斷所述起動電流產(chǎn)生電路的所述輸出電流。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中所述調(diào)節(jié)器包括串聯(lián)調(diào)節(jié)器、開關(guān)調(diào)節(jié)器、和開關(guān)電容型調(diào)節(jié)器中的任何一些，并且其中在經(jīng)過所述外部電源“開啟”之后的所述初始階段之后，通過所述調(diào)節(jié)器中任何一個的作用，設(shè)置輸送給所述內(nèi)部電路的所述內(nèi)部源電壓的電壓。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中在所述半導(dǎo)體芯片的內(nèi)部的外邊緣上按照環(huán)繞方式設(shè)置用于給所述電源開關(guān)電路輸送所述外部源電壓的外部源電壓輸送線，其中在按照環(huán)繞方式設(shè)置的所述外部源電壓輸送線內(nèi)部設(shè)置多個所述電源開關(guān)電路，其中在按照環(huán)繞方式設(shè)置內(nèi)部源電壓輸送線，其用于給所述內(nèi)部電路輸送由所述外部源電壓輸送線內(nèi)的所述多個電源開關(guān)電路輸出的所述內(nèi)部源電壓，并且其中所述內(nèi)部電路設(shè)置在按照環(huán)繞方式設(shè)置的所述內(nèi)部源電壓輸送線內(nèi)部。
10.一種半導(dǎo)體集成電路，包括電源開關(guān)電路，用于開始從半導(dǎo)體芯片外部輸送的外部源電壓將內(nèi)部源電壓輸出到按照環(huán)繞方式設(shè)置的外部源電壓輸送線中；和給其輸送來自所述電源開關(guān)的所述內(nèi)部源電壓的內(nèi)部電路，其中所述電源開關(guān)電路包括用于從輸送的所述外部源電壓輸出所述內(nèi)部源電壓的輸出晶體管；起動電路，用于控制所述輸出晶體管，從而在所述外部電源“開啟”之后的初始階段期間輸出電流可以在所述輸出晶體管中流動；和用于控制所述起動電路的控制電路；以及調(diào)節(jié)器，用于從輸送的所述外部源電壓產(chǎn)生將要輸送給所述內(nèi)部電路的內(nèi)部源電壓，其中檢測以下事實在“開啟”所述外部電源之后的初始階段期間由于受所述起動電路控制的所述輸出晶體管的所述輸出電流對所述內(nèi)部電路的負(fù)載電容的充電產(chǎn)生的所述內(nèi)部源電壓的值和由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)，其中該半導(dǎo)體集成電路還包括用于所述內(nèi)部電路的連接在電壓輸送節(jié)點(diǎn)和所述調(diào)節(jié)器的輸出之間的開關(guān)，其中給所述電壓輸送節(jié)點(diǎn)輸送從來自所述電源開關(guān)電路的所述內(nèi)部源電壓和來自所述調(diào)節(jié)器的所述內(nèi)部源電壓中選擇的任何一個電壓，并且其中基于所述檢測結(jié)果，所述控制電路控制所述開關(guān)處于“導(dǎo)通”狀態(tài)，從而由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓可以輸送給所述內(nèi)部電路，因而由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓可以作為所述被選擇的一個電壓輸送給所述電壓輸送節(jié)點(diǎn)。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，其中所述調(diào)節(jié)器包括誤差放大器，該誤差放大器比較參考電壓產(chǎn)生電路、來自所述參考電壓產(chǎn)生電路的參考電壓和將要輸出到所述電壓輸送節(jié)點(diǎn)的所述內(nèi)部源電壓的電平，從而控制所述內(nèi)部源電壓的所述電平，并且其中所述誤差放大器檢測在“開啟”所述外部電源之后的初始階段期間由于受所述起動電路控制的所述輸出晶體管的所述輸出電流對所述內(nèi)部電路的負(fù)載電容的充電產(chǎn)生的所述內(nèi)部源電壓的值和由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成電路，還包括電平移位電路，用于產(chǎn)生電平移位輸出信號，該信號的電平已經(jīng)從在所述電壓輸送接點(diǎn)中輸出的所述內(nèi)部源電壓轉(zhuǎn)移到地電位側(cè)；和另一開關(guān)，其連接在所述電平移位電路和所述調(diào)節(jié)器的誤差放大器的負(fù)反饋端之間，其中在所述外部電源“開啟”之后的初始階段期間，所述控制電路控制所述另一開關(guān)處于“截止”狀態(tài)和“導(dǎo)通”狀態(tài)之一，并且將由所述電平移位電路產(chǎn)生的所述電平移位輸出信號施加于所述調(diào)節(jié)器的負(fù)反饋輸入端上，從而可以在所述電壓輸送節(jié)點(diǎn)中產(chǎn)生在所述外部電源“開啟”之后的所述初始階段期間比所述參考電壓更高的、由所述電平移位電路的電平移位電壓確定的電壓。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，其中所述起動電流產(chǎn)生電路按照以下方式構(gòu)成，從而在經(jīng)過所述外部電源“開啟”之后的所述初始階段之后，可以有效地關(guān)斷所述起動電流產(chǎn)生電路的所述輸出電流。
14.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，其中所述調(diào)節(jié)器包括串聯(lián)調(diào)節(jié)器、開關(guān)調(diào)節(jié)器、和開關(guān)電容型調(diào)節(jié)器中的任何一些，并且其中經(jīng)過所述外部電源“開啟”之后的所述初始階段之后，通過所述調(diào)節(jié)器中任何一個的作用，設(shè)置輸送給所述內(nèi)部電路的所述內(nèi)部源電壓的電壓。
15.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，其中在所述半導(dǎo)體芯片的內(nèi)部的外邊緣上按照環(huán)繞各種元件的方式設(shè)置用于給所述電源開關(guān)電路輸送所述外部源電壓的外部源電壓輸送線，其中在按照環(huán)繞方式設(shè)置的所述外部源電壓輸送線內(nèi)部設(shè)置多個所述電源開關(guān)電路，其中按照環(huán)繞方式設(shè)置內(nèi)部源電壓輸送線，其用于給所述內(nèi)部電路輸送由所述外部源電壓輸送線內(nèi)的所述多個電源開關(guān)電路輸出的所述內(nèi)部源電壓，并且其中所述內(nèi)部電路設(shè)置在按照環(huán)繞方式設(shè)置的所述內(nèi)部源電壓輸送線內(nèi)部。
16.一種半導(dǎo)體集成電路，包括電源開關(guān)電路，用于開始從半導(dǎo)體芯片外部輸送的外部源電壓將環(huán)繞各種元件設(shè)置的所述外部源電壓輸送線內(nèi)部輸送的內(nèi)部源電壓輸出；和向其輸送來自所述電源開關(guān)的所述內(nèi)部源電壓的內(nèi)部電路，其中所述電源開關(guān)電路包括用于從輸送的所述外部源電壓輸出所述內(nèi)部源電壓的輸出晶體管；起動電路，用于控制所述輸出晶體管，從而被控制到預(yù)定值的輸出電流在所述外部電源“開啟”之后的初始階段期間可以在所述輸出晶體管中流動；和用于控制所述起動電路的控制電路，其中響應(yīng)于外部電源的“開啟”，所述控制電路控制所述起動電路，從而所述起動電路按照以下方式控制所述輸出晶體管，使得在所述外部電源“開啟”之后的初始階段期間在所述輸出晶體管中流動的所述輸出電流可以有效地構(gòu)成隨著時間流逝的恒定增量；其中該半導(dǎo)體集成電路為了所述內(nèi)部電路還包括調(diào)節(jié)器，用于從輸送的所述外部源電壓產(chǎn)生將要輸送給所述內(nèi)部電路的內(nèi)部源電壓；和開關(guān)，其連接在電壓輸送節(jié)點(diǎn)和所述調(diào)節(jié)器的輸出之間，其中給所述電壓輸送節(jié)點(diǎn)輸送從來自所述電源開關(guān)電路的所述內(nèi)部源電壓和來自所述調(diào)節(jié)器的所述內(nèi)部源電壓中選擇的任何一個電壓，其中檢測以下事實在“開啟”所述外部電源之后的所述初始階段期間由于受所述起動電路控制的所述輸出晶體管的所述輸出電流對所述內(nèi)部電路的負(fù)載電容的充電產(chǎn)生的所述內(nèi)部源電壓的值和由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)，并且其中基于所述檢測結(jié)果，所述控制電路控制所述開關(guān)處于“導(dǎo)通”狀態(tài)，從而由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓可以輸送給所述內(nèi)部電路，因而由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓可以作為所述被選擇的一個電壓輸送給所述電壓輸送節(jié)點(diǎn)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路，其中所述調(diào)節(jié)器包括誤差放大器，該誤差放大器比較參考電壓產(chǎn)生電路、來自所述參考電壓產(chǎn)生電路的參考電壓和將要輸出到所述電壓輸送節(jié)點(diǎn)的所述內(nèi)部源電壓的電平，從而控制所述內(nèi)部源電壓的所述電平，并且其中所述誤差放大器檢測在“開啟”所述外部電源之后的所述初始階段期間由于受所述起動電路控制的所述輸出晶體管的所述輸出電流對所述內(nèi)部電路的負(fù)載電容的充電產(chǎn)生的所述內(nèi)部源電壓的值和由所述調(diào)節(jié)器產(chǎn)生的所述內(nèi)部源電壓的值之間的差異在預(yù)定限度范圍內(nèi)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，還包括電平移位電路，用于產(chǎn)生電平移位輸出信號，該信號的電平已經(jīng)從在所述電壓輸送接點(diǎn)中輸出的所述內(nèi)部源電壓轉(zhuǎn)移到地電位側(cè)；和另一開關(guān)，其連接在所述電平移位電路和所述調(diào)節(jié)器的誤差放大器的負(fù)反饋輸入端之間，其中在所述外部電源“開啟”之后的所述初始階段期間，所述控制電路控制所述另一開關(guān)處于“截止”狀態(tài)和“導(dǎo)通”狀態(tài)之一，并且將由所述電平移位電路產(chǎn)生的所述電平移位輸出信號施加于所述調(diào)節(jié)器的負(fù)反饋輸入端上，從而可以在所述電壓輸送節(jié)點(diǎn)中產(chǎn)生在所述外部電源“開肩”之后的所述初始階段期間比所述參考電壓更高的、由所述電平移位電路的電平移位電壓確定的電壓。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路，其中所述起動電流產(chǎn)生電路按照以下方式構(gòu)成，從而在經(jīng)過所述外部電源“開啟”之后的所述初始階段之后，可以有效地關(guān)斷所述起動電流產(chǎn)生電路的所述輸出電流。
20.根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路，其中所述調(diào)節(jié)器包括串聯(lián)調(diào)節(jié)器、開關(guān)調(diào)節(jié)器、和開關(guān)電容型調(diào)節(jié)器中的任何一些，并且其中經(jīng)過所述外部電源“開啟”之后的所述初始階段之后，通過所述調(diào)節(jié)器中任何一個的作用，設(shè)置輸送給所述內(nèi)部電路的所述內(nèi)部源電壓的電壓。
21.根據(jù)權(quán)利要求16所述的半導(dǎo)體集成電路，其中沿著所述半導(dǎo)體芯片的內(nèi)部的外邊緣按照環(huán)繞方式設(shè)置用于給所述電源開關(guān)電路輸送所述外部源電壓的外部源電壓輸送線，其中在按照環(huán)繞方式設(shè)置的所述外部源電壓輸送線內(nèi)部設(shè)置多個所述電源開關(guān)電路，其中按照環(huán)繞方式設(shè)置內(nèi)部源電壓輸送線，其用于給所述內(nèi)部電路輸送由所述外部源電壓輸送線內(nèi)的所述多個電源開關(guān)電路輸出的所述內(nèi)部源電壓，并且其中所述內(nèi)部電路設(shè)置在按照環(huán)繞方式設(shè)置的所述內(nèi)部源電壓輸送線內(nèi)部。
全文摘要
一種半導(dǎo)體集成電路，為了以高精度設(shè)置在“開啟”電源時在電源開關(guān)電路中流動的沖流值，給LSI的內(nèi)部電路Int_Cir輸送來自電源開關(guān)電路PSWC的調(diào)節(jié)器VReg的輸出晶體管MP1的內(nèi)部源電壓Vint。電源開關(guān)電路PSWC包括控制電路CNTRLR和起動電路STC。在“開啟”電源之后的初始階段Tint期間，起動電路STC控制輸出晶體管MP1和減少初級沖流，從而輸出晶體管MP1的輸出電流Isup可以代表隨著時間流逝的大致恒定增量。將由于受起動電路STC控制的輸出電流Isup對負(fù)載電容C的充電導(dǎo)致的內(nèi)部電流電壓和來自調(diào)節(jié)器VReg的電流電壓Vint之間的差異ΔV設(shè)置在預(yù)定限度內(nèi)，從而減少二次沖流。
文檔編號H03K19/00GK1991659SQ200610172708
公開日2007年7月4日 申請日期2006年12月28日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者伊藤崇泰, 平木充, 馬場聰, 福井健一 申請人:株式會社瑞薩科技