像素結(jié)構(gòu)及其制作方法
【專利摘要】本發(fā)明公開了一種像素結(jié)構(gòu)，包括一薄膜晶體管元件。薄膜晶體管元件包括一氧化物半導(dǎo)體層、一柵極絕緣層、一柵極、一第一連接電極、一第二連接電極、一介電層、一源極與一漏極。氧化物半導(dǎo)體層具有一通道區(qū)，以及一第一接觸區(qū)與一第二接觸區(qū)分別位于通道區(qū)的兩相對側(cè)。第一連接電極覆蓋第一接觸區(qū)的上表面，且第二連接電極覆蓋第二接觸區(qū)的上表面，其中第一連接電極與第二連接電極未與柵極絕緣層在垂直投影方向上重疊。源極經(jīng)由第一連接電極與氧化物半導(dǎo)體層的第一接觸區(qū)電性連接，而漏極經(jīng)由第二連接電極與氧化物半導(dǎo)體層的第二接觸區(qū)電性連接。
【專利說明】像素結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種像素結(jié)構(gòu)及其制作方法，尤指一種利用連接電極連接源極/漏極與氧化物半導(dǎo)體層的像素結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]薄膜晶體管(thin film transistor, TFT)元件是一種廣泛應(yīng)用于顯示面板的半導(dǎo)體元件，例如應(yīng)用在液晶顯示面板(liquid crystal display panel, LCD panel)、有機發(fā)光二極管顯不器(organic light emitting diode display panel, OLED display panel)及電子紙(electronic paper, E-paper)等顯示面板。薄膜晶體管元件的電子遷移率(mobility)直接影響到薄膜晶體管元件的切換速度，因此對于顯示畫面質(zhì)量有很大的影響。
[0003]目前顯示面板的薄膜晶體管元件根據(jù)使用的半導(dǎo)體層材料的不同，主要可以區(qū)分成非晶娃薄膜晶體管(amorphous silicon TFT, a-Si TFT)元件、多晶娃薄膜晶體管(polysilicon TFT)元件以及氧化物半導(dǎo)體薄膜晶體管(oxide semiconductor TFT)元件。非晶硅薄膜晶體管元件受限于使用非晶硅半導(dǎo)體材料，因此其電子遷移率較低(目前非晶硅薄膜晶體管元件的電子遷移率約在Icm2/Vs以內(nèi))，故無法滿足目前可見的未來更高規(guī)格顯示器的需求。多晶硅薄膜晶體管受惠于其多晶硅材料的特性，于電子遷移率上有大幅的改善(多晶硅薄膜晶體管的電子遷移率最佳約可達100cm2/Vs)。然而多晶硅薄膜晶體管元件的工藝復(fù)雜(相對地成本提升)，且于大尺寸面板應(yīng)用時會有結(jié)晶程度均勻性不佳的問題存在，故目前多晶硅薄膜晶體管元件仍以小尺寸面板應(yīng)用為主。氧化物半導(dǎo)體薄膜晶體管元件則是應(yīng)用近年來新崛起的氧化物半導(dǎo)體材料，此類材料一般為非晶相(amorphous)晶格結(jié)構(gòu)，沒有應(yīng)用于大尺寸面板上均勻性不佳的問題，且可利用多種方式成膜，例如濺鍍(sputter)、旋涂(spin-on)以及印刷(printing)等方式，因此在工藝上較非晶娃薄膜晶體管元件更有工藝簡化的彈性。氧化物半導(dǎo)體薄膜晶體管元件的電子遷移率一般可較非晶硅薄膜晶體管高10倍以上(氧化物半導(dǎo)體薄膜晶體管的電子遷移率大體上介于10cm2/Vs到50cm2/Vs之間)，此程度已可滿足目前可見的未來高規(guī)格顯示面板的需求。
[0004]然而，在氧化物半導(dǎo)體薄膜晶體管元件中，源極/漏極與氧化物半導(dǎo)體層間的接觸阻抗若過大，將使得薄膜晶體管元件的效能降低且無法有效發(fā)揮其高電子遷移率的特性，故有必要降低氧化物半導(dǎo)體層與源極電極/漏極電極間的接觸阻抗，以使得氧化物半導(dǎo)體薄膜晶體管元件展現(xiàn)高電子遷移率的特性。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的之一在于提供一種像素結(jié)構(gòu)及其制作方法，以提升像素結(jié)構(gòu)的薄膜晶體管元件的元件特性。
[0006]本發(fā)明的一實施例提供一種像素結(jié)構(gòu)，包括一基板、一薄膜晶體管元件、一第一保護層以及一第一像素電極。薄膜晶體管元件設(shè)置于基板上，且薄膜晶體管元件包括一氧化物半導(dǎo)體層、一柵極絕緣層、一柵極、一第一連接電極、一第二連接電極、一介電層、一源極與一漏極。氧化物半導(dǎo)體層設(shè)置于基板上，且氧化物半導(dǎo)體層具有一通道區(qū)，以及一第一接觸區(qū)與一第二接觸區(qū)分別位于通道區(qū)的兩相對側(cè)。柵極絕緣層設(shè)置于氧化物半導(dǎo)體層上，且柵極絕緣層覆蓋通道區(qū)的一上表面并暴露出第一接觸區(qū)的一上表面以及第二接觸區(qū)的一上表面。柵極設(shè)置于柵極絕緣層上。第一連接電極與第二連接電極分別設(shè)置于柵極絕緣層的兩側(cè)，第一連接電極覆蓋第一接觸區(qū)的上表面并與第一接觸區(qū)的上表面接觸，且第二連接電極覆蓋第二接觸區(qū)的上表面并與第二接觸區(qū)的上表面接觸，其中第一連接電極與第二連接電極未與柵極絕緣層在一垂直投影方向上重疊。介電層設(shè)置于柵極、第一連接電極與第二連接電極上，其中介電層具有一第一接觸洞至少部分暴露出第一連接電極的一上表面，以及一第二接觸洞至少部分暴露出第二連接電極的一上表面。源極與漏極設(shè)置于介電層上，其中源極經(jīng)由第一接觸洞與第一連接電極電性連接，且漏極經(jīng)由第二接觸洞與第二連接電極電性連接。第一保護層設(shè)置于介電層上，其中第一保護層具有一第三接觸洞，至少部分暴露出漏極。第一像素電極設(shè)置于第一保護層上，其中第一像素電極經(jīng)由第三接觸洞與薄膜晶體管元件的漏極電性連接。
[0007]本發(fā)明的另一實施例提供一種制作像素結(jié)構(gòu)的方法，包括下列步驟。提供一基板，并于基板上形成一圖案化氧化物半導(dǎo)體層，其中圖案化氧化物半導(dǎo)體層包括一氧化物半導(dǎo)體層，且氧化物半導(dǎo)體層具有一通道區(qū)，以及一第一接觸區(qū)與一第二接觸區(qū)分別位于通道區(qū)的兩相對側(cè)。于基板與圖案化氧化物半導(dǎo)體層上依序形成一絕緣層以及一第一導(dǎo)電層。于第一導(dǎo)電層上形成一圖案化遮蔽層，其中圖案化遮蔽層部分覆蓋第一導(dǎo)電層。去除圖案化遮蔽層所暴露出的第一導(dǎo)電層以形成一第一圖案化導(dǎo)電層，以及去除圖案化遮蔽層所暴露出的絕緣層以形成一圖案化絕緣層，其中圖案化絕緣層包括一柵極絕緣層，柵極絕緣層覆蓋通道區(qū)的一上表面并暴露出第一接觸區(qū)的一上表面以及第二接觸區(qū)的一上表面，以及第一圖案化導(dǎo)電層包括一柵極位于柵極絕緣層上。于圖案化遮蔽層所暴露出的基板上、氧化物半導(dǎo)體層的第一接觸區(qū)的上表面上以及第二接觸區(qū)的上表面上形成一第二導(dǎo)電層。進行一掀離工藝，同時移除圖案化遮蔽層以及位于圖案化遮蔽層上的第二導(dǎo)電層以形成一第二圖案化導(dǎo)電層，其中第二圖案化導(dǎo)電層包括一第一連接電極與一第二連接電極，以自行對準(zhǔn)方式分別形成于第一接觸區(qū)的上表面上以及第二接觸區(qū)的上表面上，且第一連接電極與第二連接電極未與柵極絕緣層在一垂直投影方向上重疊。于柵極、第一連接電極與第二連接電極上形成一介電層，其中介電層具有一第一接觸洞至少部分暴露出第一連接電極的一上表面，以及一第二接觸洞至少部分暴露出第二連接電極的一上表面。于介電層上形成一第三圖案化導(dǎo)電層，其中第三圖案化導(dǎo)電層包括一源極與一漏極，源極經(jīng)由第一接觸洞與第一連接電極電性連接，且漏極經(jīng)由第二接觸洞與第二連接電極電性連接。于介電層上形成一第一保護層，其中第一保護層具有一第三接觸洞，至少部分暴露出漏極。于第一保護層上形成一第一像素電極。
【專利附圖】
【附圖說明】
[0008]圖1至圖8繪示了本發(fā)明的第一實施例的制作像素結(jié)構(gòu)的方法的示意圖；
[0009]圖9與圖10繪示了本發(fā)明的第二實施例的制作像素結(jié)構(gòu)的示意圖；
[0010]圖11繪示了本發(fā)明的一對照實施例的像素結(jié)構(gòu)的示意圖；
[0011]圖12繪示了本發(fā)明的對照實施例的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓VG與漏極電流ID的關(guān)系圖；
[0012]圖13繪示了本發(fā)明的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓VG與漏極電流ID的關(guān)系圖；
[0013]附圖標(biāo)識說明:
[0014]10基板
[0015]IOS開關(guān)元件區(qū)
[0016]IOC儲存電容區(qū)
[0017]IOP像素區(qū)
[0018]12緩沖層
[0019]14圖案化氧化物半導(dǎo)體層
[0020]14S氧化物半導(dǎo)體層
[0021]14C通道區(qū)
[0022]141第一接觸區(qū)
[0023]142第二接觸區(qū)
[0024]14B儲存電容下電極
[0025]16絕緣層
[0026]161第一絕緣薄膜
[0027]162第二絕緣薄膜
[0028]18第一導(dǎo)電層
[0029]20圖案化遮蔽層
[0030]201第一遮蔽層
[0031]202第二遮蔽層
[0032]22第一圖案化導(dǎo)電層
[0033]24圖案化絕緣層
[0034]GI柵極絕緣層
[0035]⑶電容介電層
[0036]14X上表面
[0037]14Y上表面
[0038]14Z上表面
[0039]G柵極
[0040]22T儲存電容上電極
[0041]Cst儲存電容元件
[0042]26第二導(dǎo)電層
[0043]28第二圖案化導(dǎo)電層
[0044]281第一連接電極
[0045]282第二連接電極
[0046]Z垂直投影方向
[0047]283導(dǎo)電圖案
[0048]30介電層[0049]THl第一接觸洞
[0050]TH2第二接觸洞
[0051]32第三圖案化導(dǎo)電層
[0052]S源極
[0053]D漏極
[0054]TFT薄膜晶體管元件
[0055]34第一保護層
[0056]TH3第三接觸洞
[0057]36第一像素電極
[0058]50像素結(jié)構(gòu)
[0059]38第二保護層
[0060]38A開口
[0061]40顯示介質(zhì)層
[0062]42第二像素電極
[0063]44顯示元件
[0064]60像素結(jié)構(gòu)
[0065]70像素結(jié)構(gòu)
[0066]A曲線
[0067]A’曲線
[0068]B曲線
[0069]B’曲線
[0070]C曲線
[0071]C，曲線
[0072]D曲線
[0073]D’曲線
[0074]E曲線
[0075]E’曲線
【具體實施方式】
[0076]為使熟悉本發(fā)明所屬【技術(shù)領(lǐng)域】的一般技術(shù)人員能更進一步了解本發(fā)明，下文特列舉本發(fā)明的較佳實施例，并配合所附圖式，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達成的功效。
[0077] 請參考圖1至圖8。圖1至圖8繪示了本發(fā)明的第一實施例的制作像素結(jié)構(gòu)的方法的示意圖。如圖1所示，首先提供一基板10?；?0可為透明基板，且其可為硬質(zhì)基板或可撓式基板例如玻璃基板、石英基板或塑料基板，但不以此為限?；?0可具有一開關(guān)元件區(qū)10S、一儲存電容區(qū)IOC以及一像素區(qū)10P。接著，可選擇性地于基板10上形成一緩沖層12。緩沖層12可具有絕緣特性，且其材料可為無機絕緣材料例如氧化硅、氮化硅或氮氧化硅，但不以此為限，緩沖層12的材料亦可為有機絕緣材料。此外，緩沖層12可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。隨后，于基板10上形成一圖案化氧化物半導(dǎo)體層14，若緩沖層12存在，則圖案化氧化物半導(dǎo)體層14形成于緩沖層12上。圖案化氧化物半導(dǎo)體層14的材料可包括例如氧化銦嫁鋒(indium gallium zinc oxide, IGZO)、氧化銦嫁(indium galliumoxide, I GO)、氧化銦鋒(indium zinc oxide, IZO)、氧化銦錫(indium tin oxide, ITO)、氧化鋒(zinc oxide, ZnO)、氧化銦(indium oxide, InO)、(indium tin zinc oxide, ITZO)、氧化嫁(gallium oxide, GaO)或其它合適的氧化物半導(dǎo)體材料。圖案化氧化物半導(dǎo)體層14可具有非晶相(amorphous)結(jié)構(gòu)，且其可利用例如濺鍍、旋涂、印刷或其它適合的方式形成。圖案化氧化物半導(dǎo)體層14包括一氧化物半導(dǎo)體層14S，設(shè)置于開關(guān)元件區(qū)IOS內(nèi)，其中氧化物半導(dǎo)體層14S具有一通道區(qū)14C，以及一第一接觸區(qū)141與一第二接觸區(qū)142分別位于通道區(qū)14C的兩相對側(cè)。在本實施例中，通道區(qū)14C、第一接觸區(qū)141以及第二接觸區(qū)142位于同一平面上，且通道區(qū)14C的兩端分別與第一接觸區(qū)141以及第二接觸區(qū)142在結(jié)構(gòu)上連接，亦即通道區(qū)14C、第一接觸區(qū)141以及第二接觸區(qū)142三者分別為氧化物半導(dǎo)體層14S的一部分。此外，圖案化氧化物半導(dǎo)體層14更可包括一儲存電容下電極14B，設(shè)置于基板10的儲存電容區(qū)IOC內(nèi)。
[0078]如圖2所示，接著于基板10與圖案化氧化物半導(dǎo)體層14上依序形成一絕緣層16以及一第一導(dǎo)電層18。絕緣層16的材料可為無機絕緣材料例如氧化硅、氮化硅或氮氧化硅，但不以此為限。在本實施例中，絕緣層16可為一復(fù)合層絕緣層，其可包括一第一絕緣薄膜161與一第二絕緣薄膜162，其中第一絕緣薄膜161形成于圖案化氧化物半導(dǎo)體層14上，而第二絕緣薄膜162則形成于第一絕緣薄膜161上。第一絕緣薄膜161與第二絕緣薄膜162可以由相同材料構(gòu)成，其中第一絕緣薄膜161可利用低溫工藝形成，藉此可避免圖案化氧化物半導(dǎo)體層14被高溫破壞，而第二絕緣薄膜162可利用高溫工藝形成，藉此可具有較佳的絕緣特性及結(jié)構(gòu)強度。在一變化實施例中，絕緣層16亦可為一單層絕緣層。此外，第一導(dǎo)電層18的材料可包括透明導(dǎo)電材料，例如:金屬氧化物導(dǎo)電材料(例如氧化銦錫)、不透明導(dǎo)電材料，例如:金屬例如鋁、鈦/鋁/鈦、鑰、鑰/鋁/鑰、上述金屬組成的合金或其它適合的金屬或合金，但不以此為限。第一導(dǎo)電層18可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。
[0079]如3圖所不,接著于第一導(dǎo)電層18上形成一圖案化遮蔽層20,部分覆蓋第一導(dǎo)電層18。圖案化遮蔽層20可為例如一光阻層，其可利用曝光暨顯影工藝加以圖案化，但不以此為限。圖案化遮蔽層20可包括一第一遮蔽層201與一第二遮蔽層202，其中第一遮蔽層201位于基板10的開關(guān)元件區(qū)10S內(nèi)并覆蓋了對應(yīng)于圖案化氧化物半導(dǎo)體層14的通道區(qū)14C上方的第一導(dǎo)電層18，而第二遮蔽層202位于基板10的儲存電容區(qū)10C內(nèi)并覆蓋了對應(yīng)于儲存電容下電極14B上方的第一導(dǎo)電層18。在本實施例中，第一遮蔽層201的尺寸實質(zhì)上等于圖案化氧化物半導(dǎo)體層14的通道區(qū)14C的尺寸，而第二遮蔽層202的尺寸略小于儲存電容下電極14B的尺寸，但不以此為限。例如在一變化實施例中，第二遮蔽層202的尺寸可等于儲存電容下電極14B的尺寸。隨后，去除圖案化遮蔽層20所暴露出的第一導(dǎo)電層18以形成一第一圖案化導(dǎo)電層22，以及去除圖案化遮蔽層20所暴露出的絕緣層16以形成一圖案化絕緣層24。圖案化絕緣層24包括一柵極絕緣層GI以及一電容介電層CD，其中柵極絕緣層GI位于開關(guān)元件區(qū)10S內(nèi)，且覆蓋通道區(qū)14C的上表面14X并暴露出第一接觸區(qū)141的上表面14Y以及第二接觸區(qū)142的上表面14Z ;電容介電層⑶位于儲存電容區(qū)10C內(nèi)并部分覆蓋儲存電容下電極14B。在本實施例中，柵極絕緣層GI與電容介電層CD均分別由第一絕緣薄膜161與第二絕緣薄膜162所堆棧而成，但不以此為限。第一圖案化導(dǎo)電層22包括一柵極G以及一儲存電容上電極22T，其中柵極G位于開關(guān)元件區(qū)10S內(nèi)并位于柵極絕緣層GI上；儲存電容上電極22T位于儲存電容區(qū)IOC內(nèi)并位于儲存電容下電極14B上。儲存電容下電極14B、儲存電容上電極22T及夾設(shè)于儲存電容下電極14B與儲存電容上電極22T之間的電容介電層CD構(gòu)成一儲存電容元件Cst。此外，第一圖案化導(dǎo)電層22更可包括一柵極線(圖未示)與柵極G電性連接，或其它必要的導(dǎo)線例如共通線(圖未示)。在本實施例中，去除圖案化遮蔽層20所暴露出的第一導(dǎo)電層18以形成第一圖案化導(dǎo)電層22與去除圖案化遮蔽層20所暴露出的絕緣層16以形成圖案化絕緣層24的步驟利用圖案化遮蔽層20作為蝕刻屏蔽并利用蝕刻工藝加以實現(xiàn)。例如，蝕刻工藝可選用非等向蝕刻工藝?yán)绺晌g刻工藝，因此柵極G的圖案與柵極絕緣層GI的圖案實質(zhì)上會相等，也就是說，柵極G的側(cè)壁與柵極絕緣層GI的側(cè)壁實質(zhì)上會切齊，但不以此為限。
[0080]如4圖所示，隨后于圖案化遮蔽層20所暴露出的基板10上、氧化物半導(dǎo)體層14的第一接觸區(qū)141的上表面14Y上以及第二接觸區(qū)142的上表面14Z上形成一第二導(dǎo)電層26。也就是說，第一遮蔽層201所暴露出的氧化物半導(dǎo)體層14的第一接觸區(qū)141的上表面14Y上以及第二接觸區(qū)142的上表面14Z上、第二遮蔽層202所暴露出的儲存電容下電極14B的一部分的上表面上，以及基板10 (或是緩沖層12)上會形成第二導(dǎo)電層26。第二導(dǎo)電層26的材料可包括透明導(dǎo)電材料，例如:金屬氧化物導(dǎo)電材料(例如氧化銦錫)、不透明導(dǎo)電材料，例如:金屬例如鋁、鈦/鋁/鈦、鑰、鑰/鋁/鑰、上述金屬組成的合金或其它適合的金屬或合金，但不以此為限。第二導(dǎo)電層26可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。第二導(dǎo)電層26的厚度可視材料不同加以調(diào)整。舉例而言，若第二導(dǎo)電層26的材料選用金屬例如鑰，則其厚度實質(zhì)上可介于50埃(angstrom)與200埃之間，但不以此為限；若第二導(dǎo)電層26的材料選用透明導(dǎo)電材料，例如氧化銦錫，則其厚度可較金屬為厚，例如大于200埃，但不以此為限。
[0081]如圖5所示，接著進行一掀離(lift-off)工藝，同時移除圖案化遮蔽層20以及位于圖案化遮蔽層20上的第二導(dǎo)電層26以形成一第二圖案化導(dǎo)電層28。第二圖案化導(dǎo)電層28包括一第一連接電極281與一第二連接電極282，以自行對準(zhǔn)(self-align)方式分別形成于第一接觸區(qū)141的上表面14Y上以及第二接觸區(qū)142的上表面14Z上，且第一連接電極281與第二連接電極282未與柵極絕緣層GI在垂直投影方向Z上重疊。精確地說，第一連接電極281的側(cè)壁與第二連接電極282的側(cè)壁實質(zhì)上可分別與柵極絕緣層GI的側(cè)壁切齊并分別完全覆蓋第一接觸區(qū)141的上表面14Y上以及第二接觸區(qū)142的上表面14Z。此外，第二圖案化導(dǎo)電層28另包括一導(dǎo)電圖案283，設(shè)置于電容介電層CD的至少一側(cè)(例如兩側(cè)并)并部分覆蓋儲存電容下電極14B，藉此可減少儲存電容下電極14B的電阻。當(dāng)?shù)诙?dǎo)電層26的材料選用金屬氧化物例如氧化銦錫時，則第一連接電極281與第二連接電極282為金屬氧化物導(dǎo)電電極例如氧化銦物電極；當(dāng)?shù)诙?dǎo)電層26的材料選用金屬或合金時，則第一連接電極281與第二連接電極282為金屬電極例如鋁電極、鈦/鋁/鈦電極、鑰電極或鑰/鋁/鑰電極。由上述可知，由于第一連接電極281與第二連接電極282利用掀離(lift-off)工藝同時移除圖案化遮蔽層20以及位于圖案化遮蔽層20上的第二導(dǎo)電層26所形成，而圖案化遮蔽層20本身也具有定義柵極G與柵極絕緣層GI的圖案與位置的作用，因此，本實施例的作法具有自行對準(zhǔn)的效果，亦即柵極G與柵極絕緣層GI以及第一連接電極281與第二連接電極282的相對位置是固定的，并可以確保第一連接電極281會完全覆蓋第一接觸區(qū)141的上表面14Y，第二連接電極282會完全覆蓋第二接觸區(qū)142的上表面14Z，且第一連接電極281與第二連接電極282不會與柵極絕緣層GI或門極G在垂直投影
方向Z上重疊。
[0082]如圖6所示，保留第一連接電極281、第二連接電極282與導(dǎo)電圖案283的后，并移除第二圖案化導(dǎo)電層28的其它不需要部分，例如位于基板10或緩沖層12上的第二圖案化導(dǎo)電層28。隨后，于柵極G、第一連接電極281與第二連接電極282上形成一介電層30,并于介電層30中形成一第一接觸洞THl至少部分暴露出第一連接電極281的上表面281S，以及一第二接觸洞TH2至少部分暴露出第二連接電極282的上表面282S。介電層30可具有一平坦化表面，以利后續(xù)膜層的形成。介電層30的材料可為有機介電材料或無機介電材料，且介電層30可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。
[0083]如圖7所示，隨后于介電層30上形成一第三圖案化導(dǎo)電層32。第三圖案化導(dǎo)電層30包括一源極S與一漏極D，其中源極S經(jīng)由第一接觸洞THl與第一連接電極281接觸并電性連接，且漏極D經(jīng)由第二接觸洞TH2與第二連接電極282接觸并電性連接，以制作出本實施例的薄膜晶體管元件TFT。第三圖案化導(dǎo)電層32的材料可包括透明導(dǎo)電材料，例如:金屬氧化物導(dǎo)電材料(例如氧化銦錫)、不透明導(dǎo)電材料，例如:金屬例如鋁、鈦/鋁/鈦、鑰、鑰/鋁/鑰、上述金屬組成的合金或其它適合的金屬或合金，但不以此為限。此外，第三圖案化導(dǎo)電層32可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。此外，第三圖案化導(dǎo)電層32更可包括數(shù)據(jù)線(圖未示)與源極S電性連接，或其它必要的導(dǎo)線。隨后于介電層30上形成一第一保護層34，其中第一保護層34具有一第三接觸洞TH3，至少部分暴露出漏極D。第一保護層34可具有一平坦化表面，以利后續(xù)膜層的形成。第一保護層34的材料可為有機絕緣材料或無機絕緣材料，且第一保護層34可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。
[0084]如圖8所示，于第一保護層34上形成一第一像素電極36以形成本實施例的像素結(jié)構(gòu)50，其中第一像素電極36位于像素區(qū)IOP內(nèi)并延伸至開關(guān)元件區(qū)IOS內(nèi)而經(jīng)由第三接觸洞TH3與薄膜晶體管元件TFT的漏極D接觸并電性連接。在本實施例中，像素結(jié)構(gòu)50應(yīng)用于有機電激發(fā)光顯示面板，因此更可進一步包括下列步驟。于第一保護層34上形成一第二保護層38，其中第二保護層38具有一開口 38A，位于像素區(qū)IOP內(nèi)并至少部分暴露出第一像素電極36。第二保護層38的材料可為有機絕緣材料或無機絕緣材料，且第二保護層38可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。的后，于第二保護層38的開口 38A內(nèi)形成一顯示介質(zhì)層40，其中顯不介質(zhì)層40為一有機電激發(fā)光層。最后，于顯不介質(zhì)層40上形成一第二像素電極42。第一像素電極36與第二像素電極42可分別作為例如陽極與陰極，并與顯示介質(zhì)層40形成顯示元件44，其中顯示元件44為有機電激發(fā)光元件例如有機發(fā)光二極管元件。第一像素電極36與第二像素電極42的其中一者為穿透電極，而另一者可為反射電極或穿透電極。例如，若顯示元件44是上發(fā)光型顯示元件，則第一像素電極36為反射電極，而第二像素電極42為穿透電極；若顯示元件44是底發(fā)光型顯示元件，則第一像素電極36為穿透電極，而第二像素電極42為反射電極；若顯示元件44是雙面發(fā)光型顯示元件，則第一像素電極36與第二像素電極42可均為穿透電極。此外，第一像素電極36與第二像素電極42之間另可視需要選擇性地形成電洞注入層、電洞傳輸層、電子注入層與電子傳輸層等膜層。
[0085]本實施例的像素結(jié)構(gòu)50并不限定于應(yīng)用在有機電激發(fā)光顯示面板上而可應(yīng)用于其它各式自發(fā)光型或非自發(fā)光型顯示面板上，例如液晶顯示面板、電泳顯示面板、電濕潤顯示面板或其它各式適合的顯示面板上。若像素結(jié)構(gòu)50欲應(yīng)用在其它類型的顯示面板上，則可選擇其它對應(yīng)的固態(tài)或液態(tài)膜層例如液晶層、電泳層或親水/疏水混合液體。其中，當(dāng)顯示介質(zhì)層40為非發(fā)光型材料或其它自發(fā)光型材料時，第二保護層38與第二像素電極42的其中至少一者，可選擇性不設(shè)置。
[0086]本發(fā)明的像素結(jié)構(gòu)及其制作方法并不以上述實施例為限。下文將依序介紹本發(fā)明的其它較佳實施例的像素結(jié)構(gòu)及其制作方法，且為了便于比較各實施例的相異處并簡化說明，在下文的各實施例中使用相同的符號標(biāo)注相同的元件，且主要針對各實施例的相異處進行說明，而不再對重復(fù)部分進行贅述。
[0087]請參考圖9與圖10。圖9與圖10繪示了本發(fā)明的第二實施例的制作像素結(jié)構(gòu)的示意圖。不同于第一實施例，在本實施例中，柵極G的側(cè)壁內(nèi)縮于柵極絕緣層GI的側(cè)壁。請接續(xù)圖2后參考圖9，如圖9所示，在本實施例中，形成第一圖案化導(dǎo)電層22與形成圖案化絕緣層24的步驟利用圖案化遮蔽層20作為蝕刻屏蔽并利用等向性蝕刻工藝?yán)鐫裎g刻工藝加以實現(xiàn)。因此盡管柵極G的圖案與柵極絕緣層GI兩者均是使用圖案化遮蔽層20作為蝕刻屏蔽，但柵極G的圖案與柵極絕緣層GI的圖案會有所不同。也就是說，由于柵極G位于柵極絕緣層GI的上，故柵極G的蝕刻時間較柵極絕緣層GI的蝕刻時間為長，因此柵極G的一部分側(cè)壁會在蝕刻柵極絕緣層GI的繼續(xù)被蝕刻掉，而在蝕刻的后柵極G的側(cè)壁會內(nèi)縮于柵極絕緣層GI的側(cè)壁。同理，儲存電容上電極22T的側(cè)壁也會內(nèi)縮于電容介電層CD的側(cè)壁。接著依序進行第4圖至圖8所揭示的步驟，即可形成本實施例的像素結(jié)構(gòu)60，如圖10所示。值得說明的是，由于第一連接電極281與第二連接電極282利用掀離工藝同時移除圖案化遮蔽層20以及位于圖案化遮蔽層20上的第二導(dǎo)電層26所形成，因此柵極G的內(nèi)縮側(cè)壁可以更有效地確保在掀舉工藝后柵極G與第一連接電極281/第二連接電極282之間不會產(chǎn)生短路。
[0088]本發(fā)明的制作像素結(jié)構(gòu)的方法具有下列優(yōu)點:
[0089]1.源極S與漏極D分別經(jīng)由第一連接電極281與第二連接電極282與圖案化氧化物半導(dǎo)體層14的第一接觸區(qū)141與第二接觸區(qū)142接觸，因此可選用與圖案化氧化物半導(dǎo)體層14具有較佳接觸的材料，以減少阻值，進而增加薄膜晶體管元件TFT的電子遷移率。
[0090]2.由于第一連接電極281與第二連接電極282是利用掀舉工藝形成，故具有自行對準(zhǔn)效果而不會產(chǎn)生對位誤差，且源極S與漏極D分別經(jīng)由第一連接電極281與第二連接電極282與圖案化氧化物半導(dǎo)體層14的第一接觸區(qū)141與第二接觸區(qū)142接觸，因此即使第一接觸洞THl與第二接觸洞TH2產(chǎn)生工藝偏移，亦不會因為源極S/漏極D與圖案化氧化物半導(dǎo)體層14的第一接觸區(qū)141與第二接觸區(qū)142的接觸位置的不對稱而影響元件特性。
[0091]3.由于第一接觸洞THl與第二接觸洞TH2是暴露第一連接電極281與第二連接電極282，而不是暴露圖案化氧化物半導(dǎo)體層14，因此圖案化氧化物半導(dǎo)體層14不會在蝕刻介電層30的過程中受到損傷，且介電層30的材料選擇上不會受限于其與圖案化氧化物半導(dǎo)體層14的蝕刻選擇比而具有較大的彈性。
[0092]4.本發(fā)明的制作方法使用三層圖案化導(dǎo)電層(包括第一圖案化導(dǎo)電層22、第二圖案化導(dǎo)電層28與第三圖案化導(dǎo)電層32)的作法相較于習(xí)知制作方法使用兩層圖案化導(dǎo)電層的作法具有較大的設(shè)計彈性。
[0093]請參考圖11。圖11繪示了本發(fā)明的一對照實施例的像素結(jié)構(gòu)的示意圖。如圖11所示，在本對照實施例的像素結(jié)構(gòu)70中，第一接觸洞THl與第二接觸洞TH2直接暴露出圖案化氧化物半導(dǎo)體層14，而源極S與漏極D分別經(jīng)由第一接觸洞THl與第二接觸洞TH2和第一接觸區(qū)141與第二接觸區(qū)142直接接觸。本對照實施例的像素結(jié)構(gòu)70具有下列缺點:
[0094]1.源極S/漏極D是直接與圖案化氧化物半導(dǎo)體層14接觸，因此源極S/漏極D與圖案化氧化物半導(dǎo)體層14的接觸較差。
[0095]2.在蝕刻介電層30以形成第一接觸洞THl與第二接觸洞TH2時，無法使用干蝕亥IJ，否則會造成圖案化氧化物半導(dǎo)體層14的損傷，且在使用濕蝕刻的情況下也對介電層30在材料上的選擇造成限制，例如無法使用利用氫氟酸蝕刻的材料。
[0096]3.當(dāng)?shù)谝唤佑|洞THl與第二接觸洞TH2的位置因為工藝偏差而有所偏移時，源極S/漏極D相對應(yīng)柵極G會形成不對稱結(jié)構(gòu)，對于薄膜晶體管元件的元件特性影響很。
[0097]請再參考圖12與圖13。圖12繪示了本發(fā)明的對照實施例的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓VG與漏極電流ID的關(guān)系圖，圖13繪示了本發(fā)明的像素結(jié)構(gòu)的薄膜晶體管元件的柵極電壓VG與漏極電流ID的關(guān)系圖。圖12顯示了對照實施例的三個相同尺寸的薄膜晶體管元件的樣本的柵極電壓VG與漏極電流ID的關(guān)系，其中曲線A為樣本I在漏極電壓VD = 0.1V所量測的結(jié)果，曲線A’為樣本I在漏極電壓VD = IOV所量測的結(jié)果，曲線B為樣本2在漏極電壓VD = 0.1V所量測的結(jié)果，曲線B’為樣本2在漏極電壓VD =IOV所量測的結(jié)果，曲線C為樣本3在漏極電壓VD = 0.1V所量測的結(jié)果，曲線C’為樣本3在漏極電壓VD = IOV所量測的結(jié)果。如圖12所示，由曲線A-C可以明顯的看出，即使在相同的漏極電壓VD = 0.1V下，樣本1-3的薄膜晶體管元件的柵極電壓VG與漏極電流ID的關(guān)系具有明顯的差異。同樣地，由曲線A’ -C’可以明顯的看出，即使在相同的漏極電壓VD=IOV下，樣本1-3的薄膜晶體管元件的柵極電壓VG與漏極電流ID的關(guān)系也具有明顯的差異。另外，樣本1-3的薄膜晶體管元件的臨界電壓(threshold voltage)也具有明顯的差異。因此，由圖12的量測結(jié)果可以證實對照實施例的的薄膜晶體管元件在沒有設(shè)置連接電極的狀況下，其元件均勻性與元件特性均不佳。圖13顯示了本實施例的兩個薄膜晶體管元件的樣本的柵極電壓VG與漏極電流ID的關(guān)系,其中樣本4使用膜厚=50埃(angstrom)的鑰作為連接電極，而樣本5使用膜厚=100埃的鑰作為連接電極，曲線D為樣本4在漏極電壓VD = ο.1V所量測的結(jié)果，曲線D’為樣本4在漏極電壓VD = 5V所量測的結(jié)果，曲線E為樣本5在漏極電壓VD = 0.1V所量測的結(jié)果，曲線E’為樣本5在漏極電壓VD = 5V所量測的結(jié)果。如圖13所示,在不同的漏極電壓(VD)下(例如VD = 5V或VD = 0.1V),樣本
4-5的薄膜晶體管元件的臨界電壓(threshold voltage)幾乎一致,證實了本實施例的薄膜晶體管元件具有良好的元件均勻性與元件特性。此外，由于樣本5的連接電極的膜厚大于樣本4的連接電極的膜厚，因此樣本5的連接電極的電阻低于樣本4的連接電極的電阻，而由圖13也可以看出在相同的柵極電壓VG與漏極電壓VD下，樣本5(曲線E或曲線E’ )的漏極電流ID的明顯地高于樣本4(曲線E或曲線E’)的漏極電流ID。證實了連接電極的設(shè)置可以改變薄膜晶體管元件的元件特性，且連接電極的電阻愈小，漏極電流ID愈大。值得說明的是，在選擇連接電極的膜厚時，除了其對薄膜晶體管元件的漏極電流ID的影響的夕卜，應(yīng)一并考慮第二導(dǎo)電層在掀離工藝中是否容易被移除。
[0098]綜上所述，本發(fā)明的像素結(jié)構(gòu)利用連接電極連接源極/漏極與氧化物半導(dǎo)體層，可以有效避免源極/漏極直接與氧化物半導(dǎo)體層接觸的缺點，有效提升薄膜晶體管元件的元件特性。[0099]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種像素結(jié)構(gòu)，包括: 一基板； 一薄膜晶體管元件，設(shè)置于該基板上，該薄膜晶體管元件包括: 一氧化物半導(dǎo)體層，設(shè)置于該基板上，該氧化物半導(dǎo)體層具有一通道區(qū)，以及一第一接觸區(qū)與一第二接觸區(qū)分別位于該通道區(qū)的兩相對側(cè)； 一柵極絕緣層，設(shè)置于該氧化物半導(dǎo)體層上，該柵極絕緣層覆蓋該通道區(qū)的一上表面并暴露出該第一接觸區(qū)的一上表面以及該第二接觸區(qū)的一上表面； 一柵極，設(shè)置于該柵極絕緣層上； 一第一連接電極與一第二連接電極，分別設(shè)置于該柵極絕緣層的兩側(cè)，該第一連接電極覆蓋該第一接觸區(qū)的該上表面并與該第一接觸區(qū)的該上表面接觸，且該第二連接電極覆蓋該第二接觸區(qū)的該上表面并與該第二接觸區(qū)的該上表面接觸，其中該第一連接電極與該第二連接電極未與該柵極絕緣層在一垂直投影方向上重疊； 一介電層，設(shè)置于該柵極、該第一連接電極與該第二連接電極上，其中該介電層具有一第一接觸洞至少部分暴露出該第一連接電極的一上表面，以及一第二接觸洞至少部分暴露出該第二連接電極的一上表面；以及 一源極與一漏極，設(shè)置于該介電層上，其中該源極經(jīng)由該第一接觸洞與該第一連接電極電性連接，且該漏極經(jīng)由該第二接觸洞與該第二連接電極電性連接； 一第一保護層，設(shè)置于該介電層上，其中該第一保護層具有一第三接觸洞，至少部分暴露出該漏極；以及 一第一像素電極，設(shè)置于該第一保護層上，其中該第一像素電極經(jīng)由該第三接觸洞與該薄膜晶體管元件的該漏極電性連接。
2.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一連接電極與該第二連接電極未與該柵極在該垂直投影方向上重疊。
3.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該柵極的一側(cè)壁內(nèi)縮于該柵極絕緣層的一側(cè)壁。
4.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一連接電極與該第二連接電極包括金屬電極。
5.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，該第一連接電極與該第二連接電極包括金屬氧化物導(dǎo)電電極。
6.如權(quán)利要求1所述的像素結(jié)構(gòu)，更包括: 一顯示介質(zhì)層，設(shè)置于該第一像素電極上；以及 一第二像素電極，設(shè)置于該顯示介質(zhì)層上。
7.如權(quán)利要求6所述的像素結(jié)構(gòu)，其特征在于，該顯示介質(zhì)層為一有機電激發(fā)光層。
8.如權(quán)利要求6所述的像素結(jié)構(gòu)，其特征在于，另包括一第二保護層，設(shè)置于該第一保護層上，其中該第二保護層具有一開口，至少部分暴露出該第一像素電極，且該顯示介質(zhì)層設(shè)置于該第二保護層的該開口內(nèi)。
9.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，另包括一儲存電容元件設(shè)置于該基板上，其中該儲存電容元件包括:一儲存電容下電極，設(shè)置于該基板上； 一電容介電層，設(shè)置于該儲存電容下電極上并部分覆蓋該儲存電容下電極的一上表面； 一儲存電容上電極，設(shè)置于該電容介電層上；以及 一導(dǎo)電圖案，設(shè)置于該電容介電層的至少一側(cè)并部分覆蓋該儲存電容下電極的該上表面。
10.如權(quán)利要求9所述的像素結(jié)構(gòu)，其特征在于，該儲存電容下電極與該氧化物半導(dǎo)體層由同一層圖案化氧化物半導(dǎo)體層所構(gòu)成，該電容介電層與該柵極絕緣層由同一層圖案化絕緣層所構(gòu)成，該儲存電容上電極與該柵極由同一層圖案化導(dǎo)電層所構(gòu)成，且該導(dǎo)電圖案、該第一連接電極與該第二連接電極由同一層圖案化導(dǎo)電層所構(gòu)成。
11.一種制作像素結(jié)構(gòu)的方法，其特征在于，包括: 提供一基板； 于該基板上形成一圖案化氧化物半導(dǎo)體層，其中該圖案化氧化物半導(dǎo)體層包括一氧化物半導(dǎo)體層，且該氧 化物半導(dǎo)體層具有一通道區(qū)，以及一第一接觸區(qū)與一第二接觸區(qū)分別位于該通道區(qū)的兩相對側(cè)； 于該基板與該圖案化氧化物半導(dǎo)體層上依序形成一絕緣層以及一第一導(dǎo)電層； 于該第一導(dǎo)電層上形成一圖案化遮蔽層，其中該圖案化遮蔽層部分覆蓋該第一導(dǎo)電層； 去除該圖案化遮蔽層所暴露出的該第一導(dǎo)電層以形成一第一圖案化導(dǎo)電層，以及去除該圖案化遮蔽層所暴露出的該絕緣層以形成一圖案化絕緣層，其中該圖案化絕緣層包括一柵極絕緣層，該柵極絕緣層覆蓋該通道區(qū)的一上表面并暴露出該第一接觸區(qū)的一上表面以及該第二接觸區(qū)的一上表面，以及該第一圖案化導(dǎo)電層包括一柵極位于該柵極絕緣層上；于該圖案化遮蔽層所暴露出的該基板上、該氧化物半導(dǎo)體層的該第一接觸區(qū)的該上表面上以及該第二接觸區(qū)的該上表面上形成一第二導(dǎo)電層； 進行一掀離(lift-off)工藝，同時移除該圖案化遮蔽層以及位于該圖案化遮蔽層上的該第二導(dǎo)電層以形成一第二圖案化導(dǎo)電層，其中該第二圖案化導(dǎo)電層包括一第一連接電極與一第二連接電極，以自行對準(zhǔn)(self-align)方式分別形成于該第一接觸區(qū)的該上表面上以及該第二接觸區(qū)的該上表面上，且該第一連接電極與該第二連接電極未與該柵極絕緣層在一垂直投影方向上重疊； 于該柵極、該第一連接電極與該第二連接電極上形成一介電層，其中該介電層具有一第一接觸洞至少部分暴露出該第一連接電極的一上表面，以及一第二接觸洞至少部分暴露出該第二連接電極的一上表面；以及 于該介電層上形成一第三圖案化導(dǎo)電層，其中該第三圖案化導(dǎo)電層包括一源極與一漏極，該源極經(jīng)由該第一接觸洞與該第一連接電極電性連接，且該漏極經(jīng)由該第二接觸洞與該第二連接電極電性連接； 于該介電層上形成一第一保護層，其中該第一保護層具有一第三接觸洞，至少部分暴露出該漏極；以及 于該第一保護層上形成一第一像素電極。
12.如權(quán)利要求11所述的制作像素結(jié)構(gòu)的方法，其特征在于，該第一連接電極與該第二連接電極與該柵極在該垂直投影方向上未重疊。
13.如權(quán)利要求11所述的制作像素結(jié)構(gòu)的方法，其特征在于，去除該圖案化遮蔽層所暴露出的該第一導(dǎo)電層以形成該第一圖案化導(dǎo)電層的步驟包括利用一等向性蝕刻使該柵極的一側(cè)壁內(nèi)縮于該柵極絕緣層的一側(cè)壁。
14.如權(quán)利要求11所述的制作像素結(jié)構(gòu)的方法，其特征在于，該第一連接電極與該第二連接電極包括金屬電極。
15.如權(quán)利要求11所述的制作像素結(jié)構(gòu)的方法，其特征在于，該第一連接電極與該第二連接電極包括金屬氧化物導(dǎo)電電極。
16.如權(quán)利要求11所述的制作像素結(jié)構(gòu)的方法，其特征在于，更包括: 于該第一保護層上形成一第二保護層，其中該第二保護層具有一開口，至少部分暴露出該第一像素電極； 于該第二保護層的該開口內(nèi)形成一顯示介質(zhì)層；以及 于該顯示介質(zhì)層上形成一第二像素電極。
17.如權(quán)利要求16所述的制作像素結(jié)構(gòu)的方法，其特征在于，該顯示介質(zhì)層為一有機電激發(fā)光層。
18.如權(quán)利要求1 1所述的制作像素結(jié)構(gòu)的方法，其特征在于，該圖案化氧化物半導(dǎo)體層另包括一儲存電容下電極、該圖案化絕緣層另包括一電容介電層設(shè)置于該儲存電容下電極上、該第一圖案化導(dǎo)電層另包括一儲存電容上電極設(shè)置于該電容介電層上，且該第二圖案化導(dǎo)電層另包括一導(dǎo)電圖案，設(shè)置于該電容介電層的至少一側(cè)并部分覆蓋該儲存電容下電極。
【文檔編號】H01L29/786GK104009043SQ201410209616
【公開日】2014年8月27日 申請日期:2014年5月19日 優(yōu)先權(quán)日:2014年3月27日
【發(fā)明者】周政偉 申請人:友達光電股份有限公司