本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種NAND閃存存儲單元、NAND閃存及其形成方法。

背景技術(shù)：

NAND閃存(NAND flash)是一種非易失閃存，主要功能是存儲資料，具較高的存儲單元密度，寫入和擦除速度快，同時NAND閃存的存儲單元尺寸幾乎是NOR閃存存儲單元尺寸的一半，可以在給定的模具尺寸內(nèi)提供更高的容量，目前主要用在數(shù)碼相機閃存卡和MP3播放機中。

一種現(xiàn)有NAND閃存的存儲單元如圖1所示，半導(dǎo)體襯底(未示出)上具有溝道層110，溝道層110上依次具有隧穿介質(zhì)層120、浮柵130、柵介質(zhì)層140和控制柵150，溝道層110上的其它區(qū)域為介質(zhì)層160。隨著半導(dǎo)體器件尺寸的減小，采用圖1所示浮柵結(jié)構(gòu)的NAND閃存，面臨著能夠隧穿至浮柵的電子不足的問題，并且隨著半導(dǎo)體結(jié)構(gòu)尺寸減小，存儲單元中浮柵尺寸越來越小，存儲單元能保存的電荷(電子)越來越少，因此存儲單元對數(shù)據(jù)的保持特性越來越差。浮柵形成過程中需要采用多次光刻和刻蝕工藝的問題等，隨著半導(dǎo)體結(jié)構(gòu)尺寸減小，存儲單元的形成區(qū)域需要越來越復(fù)雜的多次曝光光刻技術(shù)，成本越來越高。

圖1所示現(xiàn)有NAND閃存存在讀取干擾(read disturb)。讀取干擾通常指對一個數(shù)據(jù)單元的讀操作導(dǎo)致的對另一個數(shù)據(jù)單元保存的電荷的影響。如圖1顯示了兩個相鄰浮柵130，因此對應(yīng)有兩個相鄰的存儲單元。在多次對其中一個存儲單元進行讀取操作后，與之相鄰的存儲單元的數(shù)據(jù)會發(fā)生例如1至0的翻轉(zhuǎn)。這是因為，在對其中一個存儲單元讀取數(shù)據(jù)的時候，此存儲單元的漏端會有熱載流子形成，這些熱載流子在電場的作用下一部分會進入相鄰存儲單元的浮柵內(nèi)。如果原先此相鄰存儲單元的浮柵內(nèi)沒有電子，那么這些熱載流子的進入會讓此相鄰存儲單元的數(shù)據(jù)發(fā)生翻轉(zhuǎn)。上述過程即發(fā)生了熱載流子注入(HCI)。

熱載流子注入是固態(tài)電子器件中發(fā)生一個現(xiàn)象，當(dāng)電子或空穴獲得足夠的動能后，它們就能夠突破勢壘的約束(熱載流子中的“熱”這個術(shù)語是指用來對載流子密度進行建模的有效溫度，而非器件本身的溫度)。由于載流子被束縛在金屬氧化物半導(dǎo)體場效應(yīng)管的柵極電介質(zhì)層中，晶體管的開關(guān)性能可以被永久地改變，熱載流子注入是一種可能對半導(dǎo)體器件可靠性產(chǎn)生負面影響的機制。

對于NAND閃存，熱載流子(通常為熱電子)可能被注入到浮柵中，從而改變存儲單元所保存的數(shù)據(jù)狀態(tài)。當(dāng)其中一個存儲單元產(chǎn)生的熱載流子注入到相鄰存儲單元的浮柵之后，會導(dǎo)致相鄰存儲單元存儲的數(shù)據(jù)出現(xiàn)錯誤，從而導(dǎo)致此相鄰存儲單元的存儲數(shù)據(jù)出現(xiàn)差錯(no good，NG)。

為了解決讀取干擾的問題，目前對NAND閃存采用的方法是改變讀取操作時字線(word line)的電壓，減緩熱載流子的形成。例如減小讀取單元和它相鄰電源字線間的電壓差。然而，通過減小讀取單元和它相鄰電源字線間的電壓差，只能緩解這種讀取干擾現(xiàn)象的發(fā)生。由于數(shù)據(jù)0和1對應(yīng)的存儲單元間的閾值差(ΔVth)必須保證數(shù)據(jù)的可區(qū)分，不能持續(xù)減小。所以隨著閃存器件尺寸的減小和集成度的增加，這個辦法將無法運用。另外，對于多位數(shù)據(jù)單元(MLC，一個數(shù)據(jù)單元內(nèi)存放多位數(shù)據(jù))的閾值跨度比一位數(shù)據(jù)單元(SLC，一個數(shù)據(jù)單元內(nèi)存放一位數(shù)據(jù))更大，所以這種讀取干擾的情況會更嚴(yán)重。

除此之外，圖1所示現(xiàn)有NAND閃存還存在傳輸干擾(pass disturb)、編程干擾(programme disturb)和浮柵耦合干擾(FG coupling)等問題。傳輸干擾通常發(fā)生在陣列中和編程單元相同串的單元。發(fā)生傳輸干擾時，溝道電位被設(shè)定為接地，柵極節(jié)點被設(shè)置為編程通過電壓(Vppass)電壓。于是，相應(yīng)的存儲單元受到有效的編程電壓(Vpgm)為Vppass的軟編程效應(yīng)，即傳輸干擾。編程干擾發(fā)生在與所選擇的存儲單元共享字線的那些存儲單元，盡管這些存儲單元的溝道電位會隨著柵極電位上升而被提升，但還是不能避免較弱的軟編程，尤其是出現(xiàn)大量的編程脈沖的時候，此干擾即為編程干擾。浮柵耦合干擾(FG coupling)通常指處于擦除態(tài)的一個存儲單元的開啟電壓(Vt)會受到邊上存儲單元數(shù)據(jù)狀態(tài)的影響，如果它邊上的存儲單元都是編 程態(tài)，那么它的開啟電壓會變高，嚴(yán)重的情況下會使電路誤判它的數(shù)據(jù)狀態(tài)。

另一種現(xiàn)有NAND閃存的存儲單元如圖2所示，半導(dǎo)體襯底(未示出)上具有溝道層210，溝道層210上依次具有隧穿介質(zhì)層220、電荷陷阱層230和柵介質(zhì)層240，以及位于柵介質(zhì)層240上相互分立的多個控制柵250，柵介質(zhì)層240上的其它區(qū)域為介質(zhì)層260。然而，圖2所示的NAND閃存存儲單元同樣存在讀取干擾、編程干擾和傳輸干擾等問題。隨著半導(dǎo)體結(jié)構(gòu)尺寸減小，圖2所示NAND閃存的存儲單元相鄰的間距越來越小，其受到的讀取干擾、編程干擾和傳輸干擾等也越來越嚴(yán)重。

由于圖1和圖2所示現(xiàn)有NAND閃存存在多種干擾問題。為此，業(yè)界提出了三維NAND閃存。

但是，已有的三維NAND閃存中，存儲單元陣列的讀取可靠性需要提高，數(shù)據(jù)密度有待提高，并且，制作成本高昂。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種NAND閃存存儲單元、NAND閃存及其形成方法，以提高NAND閃存存儲單元的性能，減小NAND閃存存儲單元和NAND閃存的尺寸，并簡化NAND閃存存儲單元和NAND閃存的制作工藝。

為解決上述問題，本發(fā)明提供一種NAND閃存存儲單元，包括：

半導(dǎo)體襯底；

位于所述半導(dǎo)體襯底上的第一鰭部；

所述第一鰭部至少包括從下到上層疊的第一隔離層、第一疊層結(jié)構(gòu)、第二隔離層和第二疊層結(jié)構(gòu)；

所述第一疊層結(jié)構(gòu)包括第一源層、第一溝道層和第一漏層；

所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。

可選的，所述NAND閃存存儲單元還包括：

一個或者相互分立的多個第一柵極，所述第一柵極橫跨所述第一鰭部并覆蓋在部分所述第一鰭部的頂部和兩側(cè)；所述第一柵極與所述第一鰭部之間 還具有第一隧穿介質(zhì)層、第一電荷陷阱層和第一柵介質(zhì)層；

串源極，所述串源極位于在所述第一鰭部的第一端，所述串源極與所述第一源層和所述第二源層相連接；

串漏極，所述串漏極位于在所述第一鰭部的第二端，所述串漏極與所述第一漏層和所述第二漏層相連接。

可選的，所述第一鰭部包括一個或者多個第三疊層結(jié)構(gòu)；所述第二疊層結(jié)構(gòu)與位于所述第二疊層結(jié)構(gòu)上方的第一個所述第三疊層結(jié)構(gòu)之間具有第三隔離層；所述第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；所述串源極與所述第三源層相連接；所述串漏極與所述第三漏層相連接。

可選的，所述第一隔離層為絕緣層，或者為摻雜類型與所述第一源層相反的半導(dǎo)體層；所述第二隔離層為絕緣層，或者為摻雜類型與所述第二源層相反的半導(dǎo)體層；所述第三隔離層為絕緣層，或者為摻雜類型與所述第三源層相反的半導(dǎo)體層。

為解決上述問題，本發(fā)明還提供了一種NAND閃存存儲單元的形成方法，包括：

提供半導(dǎo)體襯底；

在所述半導(dǎo)體襯底上形成第一結(jié)構(gòu)，形成所述第一結(jié)構(gòu)至少包括形成從下到上層疊的第一隔離材料層、第一疊層組合、第二隔離材料層和第二疊層組合；所述第一疊層組合包括第一源材料層、第一溝道材料層和第一漏材料層；所述第二疊層組合包括第二源材料層、第二溝道材料層和第二漏材料層；

刻蝕所述第一結(jié)構(gòu)直至形成第一鰭部，所述第一鰭部至少包括從下到上層疊的第一隔離層、第一疊層結(jié)構(gòu)、第二隔離層和第二疊層結(jié)構(gòu)；所述第一疊層結(jié)構(gòu)包括第一源層、第一溝道層和第一漏層；所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。

可選的，所述形成方法還包括：

形成一個或者相互分立的多個第一柵極，所述第一柵極橫跨所述第一鰭部并覆蓋在部分所述第一鰭部的頂部和兩側(cè)；所述第一柵極與所述第一鰭部 之間還具有第一隧穿介質(zhì)層、第一電荷陷阱層和第一柵介質(zhì)層；

形成串源極，所述串源極位于在所述第一鰭部的第一端，所述串源極與所述第一源層和所述第二源層相連接；

形成串漏極，所述串漏極位于在所述第一鰭部的第二端，所述串漏極與所述第一漏層和所述第二漏層相連接。

可選的，形成所述第一結(jié)構(gòu)還包括在所述第二疊層組合上形成一個或者多個第三疊層組合，并在所述第二疊層結(jié)構(gòu)與位于所述第二疊層結(jié)構(gòu)上方的第一個所述第三疊層結(jié)構(gòu)之間形成第三隔離材料層；刻蝕所述第一結(jié)構(gòu)得到的所述第一鰭部還包括一個或者多個第三疊層結(jié)構(gòu)；所述第二疊層結(jié)構(gòu)與位于所述第二疊層結(jié)構(gòu)上方的第一個所述第三疊層結(jié)構(gòu)之間具有第三隔離層；所述第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；所述串源極與所述第三源層相連接；所述串漏極與所述第三漏層相連接。

可選的，采用絕緣層制作所述第一隔離層，或者采用與所述第一源層摻雜類型相反的半導(dǎo)體層制作所述第一隔離層；采用絕緣層制作所述第二隔離層，或者采用與所述第二源層摻雜類型相反的半導(dǎo)體層制作所述第二隔離層；采用絕緣層制作所述第三隔離層，或者采用與所述第三源層摻雜類型相反的半導(dǎo)體層制作所述第三隔離層。

為解決上述問題，本發(fā)明還提供了一種NAND閃存，包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心區(qū)和外圍區(qū)；

位于所述核心區(qū)的第一鰭部，所述第一鰭部至少包括從下到上層疊的第一隔離層、第一疊層結(jié)構(gòu)、第二隔離層和第二疊層結(jié)構(gòu)；

所述第一疊層結(jié)構(gòu)包括第一源層、第一溝道層和第一漏層；

所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層；

位于所述外圍區(qū)的第二鰭部。

可選的，所述形成方法還包括：

一個或者相互分立的多個第一柵極，所述第一柵極橫跨所述第一鰭部并覆蓋在部分所述第一鰭部的頂部和兩側(cè)；所述第一柵極與所述第一鰭部之間 還具有第一隧穿介質(zhì)層、第一電荷陷阱層和第一柵介質(zhì)層；

串源極，所述串源極位于所述第一鰭部的第一端，所述串源極與所述第一源層和所述第二源層相連接；

第一單漏極，所述第一單漏極位于所述第一鰭部的第二端，所述第一單漏極與所述第一漏層相連接；

第二單漏極，所述第二單漏極位于所述第一鰭部的第二端，所述第二單漏極與所述第二漏層相連接；

第二柵極，所述第二柵極橫跨所述第二鰭部并覆蓋在部分所述第二鰭部的頂部和兩側(cè)；所述第二柵極與所述第二鰭部之間還具有第二隧穿介質(zhì)層和第二柵介質(zhì)層；

源極，所述源極位于所述第二鰭部的第一端；

漏極，所述漏極位于所述第二鰭部的第二端。

可選的，所述第一鰭部還包括位于所述第二疊層結(jié)構(gòu)的一個或者多個第三疊層結(jié)構(gòu)，所述第二疊層結(jié)構(gòu)與位于所述第二疊層結(jié)構(gòu)上方的第一個所述第三疊層結(jié)構(gòu)之間具有第三隔離層，所述第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；所述串源極與所述第三源層相連接；所述NAND閃存還包括一個或者多個第三單漏極，一個所述第三單漏極對應(yīng)與一個所述第三漏層相連接。

可選的，所述第一鰭部包括多個所述第三疊層結(jié)構(gòu)，上下兩個所述第三疊層結(jié)構(gòu)之間具有第四隔離層。

可選的，所述第一隔離層為絕緣層，或者為摻雜類型與所述第一源層相反的半導(dǎo)體層；所述第二隔離層為絕緣層，或者為摻雜類型與所述第二源層相反的半導(dǎo)體層；所述第三隔離層為絕緣層，或者為摻雜類型與所述第三源層相反的半導(dǎo)體層，所述第四隔離層為絕緣層，或者為摻雜類型與所述第三源層相反的半導(dǎo)體層。

可選的，在所述第一鰭部上還具有源選擇晶體管和漏選擇晶體管的至少其中之一，所述源選擇晶體管位于所述串源極與所述第一柵極之間，所述漏 選擇晶體管位于所述第一單漏極和所述第二單漏極與所述第一柵極之間。

為解決上述問題，本發(fā)明還提供了一種NAND閃存的形成方法，包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心區(qū)和外圍區(qū)；

在所述核心區(qū)形成凹槽；

在所述凹槽內(nèi)形成填充結(jié)構(gòu)，形成所述填充結(jié)構(gòu)的過程至少包括形成從下到上層疊的第一隔離材料層、第一疊層組合、第二隔離材料層和第二疊層組合；所述第一疊層組合包括第一源材料層、第一溝道材料層和第一漏材料層；所述第二疊層組合包括第二源材料層、第二溝道材料層和第二漏材料層；

對所述填充結(jié)構(gòu)和所述外圍區(qū)的半導(dǎo)體襯底同時進行刻蝕，直至形成位于所述核心區(qū)的第一鰭部和位于所述外圍區(qū)的第二鰭部，所述第一鰭部至少包括第一隔離層、第一疊層結(jié)構(gòu)、第二隔離層和第二疊層結(jié)構(gòu)；所述第一疊層結(jié)構(gòu)包括第一源層、第一溝道層和第一漏層，所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。

可選的，所述形成方法還包括：

形成一個或者相互分立的多個第一柵極，所述第一柵極橫跨所述第一鰭部并覆蓋在部分所述第一鰭部的頂部和兩側(cè)；并在所述第一柵極與所述第一鰭部之間形成第一隧穿介質(zhì)層、第一電荷陷阱層和第一柵介質(zhì)層；

形成串源極，所述串源極位于所述第一鰭部的第一端，所述串源極與所述第一源層和所述第二源層相連接；

形成第一單漏極，所述第一單漏極位于所述第一鰭部的第二端，所述第一單漏極與所述第一漏層相連接；

形成第二單漏極，所述第二單漏極位于所述第一鰭部的第二端，所述第二單漏極與所述第二漏層相連接；

形成第二柵極，所述第二柵極橫跨所述第二鰭部并覆蓋在部分所述第二鰭部的頂部和兩側(cè)；并在所述第二柵極與所述第二鰭部之間形成第二隧穿介質(zhì)層和第二柵介質(zhì)層；

形成源極，所述源極位于所述第二鰭部的第一端；

形成漏極，所述漏極位于所述第二鰭部的第二端。

可選的，形成所述填充結(jié)構(gòu)還包括：在第二疊層組合上形成一個或者多個第三疊層組合，并在所述第二疊層組合與位于第二疊層組合上方的第一個所述第三疊層組合之間形成第三材料隔離層；所述第一鰭部還包括位于所述第二疊層結(jié)構(gòu)的一個或者多個第三疊層結(jié)構(gòu)，所述第二疊層結(jié)構(gòu)與位于所述第二疊層結(jié)構(gòu)上方的第一個所述第三疊層結(jié)構(gòu)之間具有第三隔離層。

可選的，所述形成方法形成多個所述第三疊層組合，在上下兩個所述第三疊層組合之間形成第四材料隔離層；所述第一鰭部包括多個第三疊層結(jié)構(gòu)，在上下兩個所述第三疊層結(jié)構(gòu)之間形成第四隔離層。

可選的，所述形成方法采用絕緣層制作所述第一隔離層，或者采用摻雜類型與所述第一源層相反的半導(dǎo)體層制作所述第一隔離層；采用絕緣層制作所述第二隔離層，或者采用摻雜類型與所述第二源層相反的半導(dǎo)體層制作所述第二隔離層；采用絕緣層制作所述第三隔離層，或者采用摻雜類型與所述第三源層相反的半導(dǎo)體層制作所述第三隔離層；采用絕緣層制作所述第四隔離層，或者采用摻雜類型與所述第三源層相反的半導(dǎo)體層制作所述第四隔離層。

可選的，所述形成方法還包括將源選擇晶體管和漏選擇晶體管的至少其中之一制作在所述第一鰭部上，所述源選擇晶體管制作在所述串源極與所述第一柵極之間，所述漏選擇晶體管制作在所述第一單漏極和所述第二單漏極與所述第一柵極之間。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明的技術(shù)方案中，先形成第一結(jié)構(gòu)，所述第一結(jié)構(gòu)包括了從下到上層疊的所述第一隔離材料層、所述第一疊層組合、所述第二隔離材料層和所述第二疊層組合。然后刻蝕所述第一結(jié)構(gòu)形成所述第一鰭部，所述第一鰭部包括從下到上層疊的第一隔離層、所述第一疊層結(jié)構(gòu)、第二隔離層和所述第二疊層結(jié)構(gòu)。所述形成方法與鰭式場效應(yīng)晶體管工藝兼容，即所述形成方法的各個步驟可以從鰭式場效應(yīng)晶體管工藝的各個步驟通過修改工藝條件、對換順序和調(diào)整工藝參數(shù)等方法實現(xiàn)，能夠節(jié)省成本。并且所形成的NAND閃 存存儲單元是具有三維垂直柵極的NAND閃存存儲單元，因此能夠保持三維NAND閃存存儲單元固有的優(yōu)勢，具有很好的工藝尺寸持續(xù)縮小能力(scale down)。同時，由于NAND閃存存儲單元具有三維垂直柵極，在一個疊層結(jié)構(gòu)中，各個NAND閃存存儲單元之間是并聯(lián)關(guān)系，減少了讀取干擾和相鄰數(shù)據(jù)干擾(data pattern dependence)等問題，提高了NAND閃存存儲單元陣列操作的可靠性。

附圖說明

圖1是現(xiàn)有NAND閃存結(jié)構(gòu)示意圖；

圖2是現(xiàn)有NAND閃存結(jié)構(gòu)示意圖；

圖3至圖13是本發(fā)明實施例所提供的NAND閃存存儲單元的形成方法對應(yīng)的結(jié)構(gòu)示意圖；

圖14至圖22是本發(fā)明實施例所提供的NAND閃存的形成方法對應(yīng)的結(jié)構(gòu)示意圖；

圖23是本發(fā)明另一實施例所提供的NAND閃存的形成方法對應(yīng)的結(jié)構(gòu)示意圖。

具體實施方式

正如背景技術(shù)所述，已有的三維NAND閃存中，存儲單元陣列的讀取可靠性需要提高，數(shù)據(jù)密度有待提高。

為此，本發(fā)明提供了一種新的NAND閃存存儲單元，所述NAND閃存存儲單元包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的第一鰭部；所述第一鰭部至少包括從下到上層疊的第一隔離層、第一疊層結(jié)構(gòu)、第二隔離層和第二疊層結(jié)構(gòu)；所述第一疊層結(jié)構(gòu)包括第一源層、第一溝道層和第一漏層；所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。所述NAND閃存存儲單元的第一源層、第一溝道層和第一漏層在豎向上層疊，因此，所述NAND閃存存儲單元具有很好的工藝尺寸持續(xù)縮小能力，提高NAND存儲單元的可靠性。

同時，國外廠商也已經(jīng)提出三維NAND閃存制作工藝。但這些制作工藝 都不約而同將存儲單元陣列的制作放在了外圍器件區(qū)域制作后面。對于許多廠商而言，這種工藝無法直接通過現(xiàn)有三維晶體管制作工藝經(jīng)過幅度相當(dāng)較小的修改而得到。換句話說，要研發(fā)類似的工藝流程的成本很高。

為此，本發(fā)明還提供了一種新的NAND閃存的形成方法，所述方法通過先在半導(dǎo)體襯底核心區(qū)上形成凹槽，然后在所述凹槽內(nèi)形成填充結(jié)構(gòu)，形成所述填充結(jié)構(gòu)的過程至少包括形成從下到上層疊的第一隔離材料層、第一疊層組合、第二隔離材料層和第二疊層組合；所述第一疊層組合包括第一源材料層、第一溝道材料層和第一漏材料層；所述第二疊層組合包括第二源材料層、第二溝道材料層和第二漏材料層；之后對所述填充結(jié)構(gòu)和所述外圍區(qū)的半導(dǎo)體襯底同時進行刻蝕，直至形成位于所述核心區(qū)的第一鰭部和位于所述外圍區(qū)的第二鰭部，所述第一鰭部至少包括第一隔離層、第一疊層結(jié)構(gòu)、第二隔離層和第二疊層結(jié)構(gòu)；所述第一疊層結(jié)構(gòu)包括第一源層、第一溝道層和第一漏層，所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。根據(jù)上述過程，所述形成方法能夠直接從傳統(tǒng)鰭式場效應(yīng)晶體管(FinFET)的制作工藝經(jīng)過修改和調(diào)整得到，從而降低工藝技術(shù)難度和工藝成本，同時改善所形成的NAND閃存的可靠性。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

本發(fā)明實施例提供一種NAND閃存存儲單元的形成方法，請結(jié)合參考圖3至圖13。

請參考圖3和圖4，本實施例所提供的NAND閃存存儲單元的形成方法首先提供半導(dǎo)體襯底(所述半導(dǎo)體襯底僅示出圖4中的阱層300)，然后在所述半導(dǎo)體襯底上形成第一結(jié)構(gòu)(未標(biāo)注)，之后刻蝕所述第一結(jié)構(gòu)直至形成第一鰭部(未標(biāo)注)。圖3為在半導(dǎo)體襯底上形成所述第一鰭部后的俯視結(jié)構(gòu)示意圖，圖4為圖3所示結(jié)構(gòu)沿A-A點劃線剖切得到的剖面結(jié)構(gòu)示意圖。

圖3的俯視結(jié)構(gòu)中顯示，形成所述第一鰭部后，所述第一鰭部的最頂層為第三隔離層303，而所述第一鰭部周邊的所述半導(dǎo)體襯底被介質(zhì)層304覆蓋。圖4中顯示了所述半導(dǎo)體襯底中的阱層300，位于阱層300上的所述第一鰭部， 所述第一鰭部的最底層為半導(dǎo)體層3000。第一鰭部還包括從下到上層疊的第一隔離層301、第一疊層結(jié)構(gòu)(未標(biāo)注)、第二隔離層302和第二疊層結(jié)構(gòu)(未標(biāo)注)。所述第一疊層結(jié)構(gòu)包括第一源層311、第一溝道層312和第一漏層313。所述第二疊層結(jié)構(gòu)包括第二源層321、第二溝道層322和第二漏層323。所述第一鰭部還包括位于最頂層的第三隔離層303。

上述過程中，在所述半導(dǎo)體襯底上形成所述第一結(jié)構(gòu)的過程包括：形成從下到上層疊的第一隔離材料層(未示出)、第一疊層組合(未示出)、第二隔離材料層(未示出)、第二疊層組合(未示出)和第三隔離材料層(未示出)；所述第一疊層組合包括第一源材料層(未示出)、第一溝道材料層(未示出)和第一漏材料層(未示出)；所述第二疊層組合包括第二源材料層(未示出)、第二溝道材料層(未示出)和第二漏材料層(未示出)。所述第一結(jié)構(gòu)中的每一層都可以采用外延生長方法或者沉積方法形成。

在刻蝕所述第一結(jié)構(gòu)形成所述第一鰭部的過程中，所述第一隔離材料層被刻蝕成為第一隔離層301；所述第一疊層組合被刻蝕成為所述第一疊層結(jié)構(gòu)，即所述第一源材料層被刻蝕成為第一源層311，所述第一溝道材料層被刻蝕成為第一溝道層312，所述第一漏材料層被刻蝕成為第一漏層313；所述第二隔離材料層被刻蝕成為第二隔離層302；所述第二疊層組合被刻蝕成為所述第二疊層結(jié)構(gòu)，即所述第二源材料層被刻蝕成為第二源層321，所述第二溝道材料層被刻蝕成為第二溝道層322，所述第二漏材料層被刻蝕成為第二漏層323；所述第三隔離材料層被刻蝕成為第三隔離層303。

本實施例中，可以采用絕緣層制作第一隔離層301，或者采用與第一源層311摻雜類型相反的半導(dǎo)體層制作第一隔離層301；可以采用絕緣層制作第二隔離層302，或者采用與第二源層321摻雜類型相反的半導(dǎo)體層制作第二隔離層302；可以采用絕緣層制作第三隔離層303，或者采用與第三源層摻雜類型相反的半導(dǎo)體層制作第三隔離層303。

通常，上述各源層和各漏層可以采用N型摻雜的半導(dǎo)體層制作，例如為N型摻雜的硅材料層(具體還可以是N型重摻雜的硅材料層)，此時，上述摻雜類型與各源層相反的半導(dǎo)體層可以為P型摻雜的半導(dǎo)體層，例如為P型摻雜的硅材料層。

通常，上述各溝道層可以是未摻雜的半導(dǎo)體層，或者是P型輕摻雜的半導(dǎo)體層，例如為未摻雜的硅材料層或者為P型輕摻雜的硅材料層。

請繼續(xù)參考圖4，在所述第一鰭部的剖面結(jié)構(gòu)中可以看到，形成所述第一鰭部還包括形成與第一源層311位于同一層的占位層3111，還包括形成與第一漏層313位于同一層的占位層3131，還包括形成與第二源層321位于同一層的占位層3211，還包括形成與第二漏層323位于同一層的占位層3231。占位層3111、占位層3131、占位層3211和占位層3231不導(dǎo)電，它們可以為非摻雜的半導(dǎo)體層，也可以為絕緣層。

需要說明的是，其它實施你還中，第一源層311和第一漏層313的上下位置關(guān)系可以對換，第二源層321和第二漏層323的上下位置關(guān)系也可以對換。

本實施例中，占位層3111的形成過程可以為：在第一隔離層301上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第一源材料層，而未摻雜的所述半導(dǎo)體層保留為占位層3111，即占位層3111和所述第一源材料層由同一半導(dǎo)體層分別形成。占位層3131的形成過程可以為：在第一漏材料層上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第一漏材料層，而未摻雜的所述半導(dǎo)體層保留為占位層3131。占位層3211的形成過程可以為：在第二隔離層302上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第二源材料層，而未摻雜的所述半導(dǎo)體層保留為占位層3211。占位層3231的形成過程可以為：在第二漏材料層上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第二漏材料層，而未摻雜的所述半導(dǎo)體層保留為占位層3131。

本實施例中，在所述第一鰭部長度方向上(即圖4所示的水平方向上)，占位層3111位于所述第一鰭部的右側(cè)，同一層中，占位層3111以左的其它部分均為第一源層311，第一源層311的長度大于占位層3111的長度(第一源層311的長度可以為占位層3111長度的1.5倍以上)。

在所述第一鰭部長度方向上，占位層3131位于所述第一鰭部的左側(cè)，同一層中，占位層3131以右的部分為第一漏層313，第一漏層313的長度大于占位層3131的長度(第一漏層313的長度可以為占位層3131長度的1.5倍以上)。通過以上設(shè)置，保證在所述第一鰭部高度方向上，第一源層311和第一漏層313有部分重疊，如圖4所示。

本實施例中，在所述第一鰭部長度方向上，占位層3211位于所述第一鰭部的右側(cè)，同一層中，占位層3211以左的其它部分均為第二源層321，第二源層321的長度大于占位層3211的長度(第二源層321的長度可以為占位層3211長度的1.5倍以上)。在所述第一鰭部長度方向上，占位層3231位于所述第一鰭部的左側(cè)，同一層中，占位層3231以右的部分為第二漏層323，第二漏層323的長度大于占位層3231的長度(第二漏層323的長度可以為占位層3231長度的1.5倍以上)。通過以上設(shè)置，保證在所述第一鰭部高度方向上，第二源層321和第二漏層323有部分重疊，如圖4所示。

通過以上設(shè)置，還保證在所述第一鰭部高度方向上，第一漏層313和第二源層321也有部分重疊，如圖4所示。

請參考圖5，圖5為圖4所示結(jié)構(gòu)沿B-B(豎直)點劃線剖切得到的剖面結(jié)構(gòu)示意圖。B-B點劃線恰好經(jīng)過第一源層311、第一漏層313、第二源層321和第二漏層323都相互重疊的部分。因此，圖5顯示所述剖面結(jié)構(gòu)包括位于阱層300上的所述第一鰭部，圖5中所述第一鰭部的剖面結(jié)構(gòu)包括半導(dǎo)體層3000、第一隔離層301、第一源層311、第一溝道層312、第一漏層313、第二隔離層302、第二源層321、第二溝道層322、第二漏層323和第三隔離層303。

請參考圖6，圖6為圖4所示結(jié)構(gòu)沿C-C(豎直)點劃線剖切得到的剖面結(jié)構(gòu)示意圖。C-C點劃線經(jīng)過所述第一鰭部右側(cè)，圖6中顯示所述剖面結(jié)構(gòu)包括位于阱層300上的所述第一鰭部，圖6中所述第一鰭部的剖面結(jié)構(gòu)包括半導(dǎo)體層3000、第一隔離層301、占位層3111、第一溝道層312、第一漏層313、第二隔離層302、占位層3211、第二溝道層322、第二漏層323和第三隔離層303。

請結(jié)合參考圖7和圖8，形成第一柵極340，第一柵極340橫跨第一鰭部并覆蓋在部分第一鰭部的頂部和兩側(cè)；第一柵極340與第一鰭部之間還具有第一復(fù)合疊層330，第一復(fù)合疊層330包括第一隧穿介質(zhì)層(未單獨顯示)、第一電荷陷阱層(未單獨顯示)和第一柵介質(zhì)層(未單獨顯示)。

本實施例中，所述第一電荷陷阱層的材料可以為氮化硅，形成所述第一電荷陷阱層用于作為存儲單元的數(shù)據(jù)存儲層，即所述第一電荷陷阱層用于保存相應(yīng)的數(shù)據(jù)電荷。

圖8為圖7所示結(jié)構(gòu)沿D-D(豎直)點劃線剖切得到的剖面結(jié)構(gòu)示意圖。D-D點劃線經(jīng)過所述第一鰭部和第一柵極340。在圖8所示切面中，第一柵極340包圍在所述第一鰭部的頂部和兩個側(cè)面，第一復(fù)合疊層330則位于第一柵極340和所述第一鰭部之間。圖8顯示第一柵極340至介質(zhì)層304之間具有一定距離(未標(biāo)注)，此距離小于半導(dǎo)體層3000的高度。

從圖8所示的切面結(jié)構(gòu)可知，通過上述步驟，本實施例形成了具有三維垂直柵極結(jié)構(gòu)的NAND閃存存儲單元，其中，三維垂直柵極結(jié)構(gòu)的定義如下：本實施例中，第一柵極340位于第一溝道層312側(cè)面的部分作為一個柵極，控制相應(yīng)的電荷(電子)能夠從第一溝道層312穿過第一隧穿介質(zhì)層而到達第一電荷陷阱層的其中一部分(此部分第一電荷陷阱層位于第一溝道層312側(cè)面)，并儲存在所述第一電荷陷阱層的相應(yīng)位置中；上述部分第一柵極340的長度方向在圖8所示平面中是垂直方向(或者說縱向)，因此，將它定義為三維垂直柵極結(jié)構(gòu)。同樣的道理，第一柵極340位于第二溝道層322側(cè)面的部分作為一個柵極，控制相應(yīng)的電子能夠從第二溝道層322穿過第一隧穿介質(zhì)層而到達第一電荷陷阱層的另一部分(此部分第一電荷陷阱層位于第二溝道層322側(cè)面)；上述部分第一柵極340的長度方向在圖8所示平面中是垂直方向(或者說縱向)，因此，也將它定義為三維垂直柵極結(jié)構(gòu)?？梢?，一個第一柵極340可以劃分定義出兩個三維垂直柵極結(jié)構(gòu)。另外，從第一柵極340的整個來看，第一柵極340也是呈垂直狀態(tài)位于第一鰭部的側(cè)面，因此，也可以將整個第一柵極340劃分成一個整體的三維垂直柵極結(jié)構(gòu)。

需要說明的是，其它實施例中，可以形成相互分立的多個第一柵極340，多個第一柵極340均橫跨第一鰭部并覆蓋在部分第一鰭部的頂部和兩側(cè)，但 它們兩兩分隔開來，每個第一柵極340與所述一鰭部之間都可以具有上述第一復(fù)合疊層330，并且，第一復(fù)合疊層330可以是相互分開的，也可以不是相互分開的，即不同第一柵極340下面的第一復(fù)合疊層330也可以是相互連接的整體結(jié)構(gòu)。

請結(jié)合參考圖9和圖10，形成串源極351，串源極351位于在第一鰭部的第一端，從而使得串源極351與第一源層311和第二源層321連接。形成串漏極352，串漏極352位于在第一鰭部的第二端，從而使得串漏極352與第一漏層313和第二漏層323相連接。圖10為圖9所示結(jié)構(gòu)沿E-E(豎直)點劃線剖切得到的剖面結(jié)構(gòu)示意圖。E-E點劃線經(jīng)過串漏極352。在圖10所示切面中，串漏極352包圍在所述第一鰭部的頂部和兩個側(cè)面，串漏極352至介質(zhì)層304之間具有一定距離(未標(biāo)注)，此距離小于半導(dǎo)體層3000的高度。

本實施例中，串源極351和串漏極352的材料可以為碳化硅(SiC)或者鍺硅(SiGe)。具體的，可以采用原位摻雜的N型碳化硅或者鍺硅作為鰭式場效晶體管的串源極351和串漏極352。并且還可以對串源極351和串漏極352進行輕摻雜漏注入。

圖9還顯示串源極351頂部制作有高摻雜源接觸區(qū)。圖9和圖10還顯示，串源極351頂部制作有高摻雜源接觸區(qū)361，串漏極352頂部制作有高摻雜漏接觸區(qū)362。

本實施例中，串源極351未與第一漏層313或第二漏層323相連接。這是因為，在串源極351所覆蓋的所述第一鰭部第一端中，串源極351連接的是與第一漏層313位于同一層的占位層3131，以及與第二漏層323位于同一層的占位層3231。

本實施例中，串漏極352未與第一源層311或第二源層321相連接。這是因為，在串漏極352所覆蓋的所述第一鰭部第二端中，串漏極352連接的是與第一源層311位于同一層的占位層3111，以及與第二源層321位于同一層的占位層3211，如圖10所示。

請結(jié)合參考圖11、圖12和圖13，在串源極351上形成源接出電極371，在第一柵極340上形成柵接出電極370，在串漏極352上制作漏接出電極372。 圖12為圖10所示結(jié)構(gòu)沿F-F(豎直)點劃線剖切得到的剖面結(jié)構(gòu)示意圖。F-F點劃線經(jīng)過第一柵極340和柵接出電極370。結(jié)合圖11和圖12可知，柵接出電極370位于第一柵極340上。圖13為圖10所示結(jié)構(gòu)沿G-G(豎直)點劃線剖切得到的剖面結(jié)構(gòu)示意圖。G-G點劃線經(jīng)過串漏極352和漏接出電極372。結(jié)合圖11和圖13可知，漏接出電極372位于串漏極352上。

本實施例中，源接出電極371、漏接出電極372和柵接出電極370可以采用金屬材料制作，例如可以采用鎢金屬制作。具體的，可以在后續(xù)形成層間介質(zhì)層覆蓋圖9所示的結(jié)構(gòu)之后，在所述層間介質(zhì)層上形成通孔，然后采用鎢金屬填充所述通孔，從而形成相應(yīng)的源接出電極371、漏接出電極372和柵接出電極370。

需要說明的是，其它實施例中，形成所述第一結(jié)構(gòu)還可以包括在第二疊層組合上形成一個或者多個第三疊層組合，并在第二疊層結(jié)構(gòu)與位于第二疊層結(jié)構(gòu)上方的第一個第三疊層結(jié)構(gòu)之間形成第三隔離材料層；每個第三疊層組合都包括第三源材料層、第三溝道材料層和第三漏材料層，每個第三疊層組合在經(jīng)過相應(yīng)的刻蝕后，都成為所述第一鰭部中的一個第三疊層結(jié)構(gòu)，因此刻蝕第一結(jié)構(gòu)得到的第一鰭部相應(yīng)的還可以包括一個或者多個第三疊層結(jié)構(gòu)；第二疊層結(jié)構(gòu)與位于第二疊層結(jié)構(gòu)上方的第一個第三疊層結(jié)構(gòu)之間具有第三隔離層303；第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；串源極351與第三源層相連接；串漏極352與第三漏層相連接。其中，第三疊層組合的個數(shù)可以根據(jù)工藝能力和結(jié)構(gòu)需求等因素的綜合考慮后進行選取。

本實施例所提供的NAND閃存存儲單元的形成方法中，先形成第一結(jié)構(gòu)，所述第一結(jié)構(gòu)包括了從下到上層疊的所述第一隔離材料層、所述第一疊層組合、所述第二隔離材料層、所述第二疊層組合和所述第三隔離材料層。然后刻蝕所述第一結(jié)構(gòu)形成所述第一鰭部，所述第一鰭部包括從下到上層疊的第一隔離層301、所述第一疊層結(jié)構(gòu)、第二隔離層302、所述第二疊層結(jié)構(gòu)和第三隔離層303。所述形成方法與鰭式場效應(yīng)晶體管工藝兼容，即所述形成方法的各個步驟可以從鰭式場效應(yīng)晶體管工藝的各個步驟通過修改工藝條件、對換順序和調(diào)整工藝參數(shù)等方法實現(xiàn)，能夠節(jié)省成本。并且所形成的NAND閃存存儲單元是具有三維垂直柵極的NAND閃存存儲單元，因此能夠保持三維 NAND閃存存儲單元固有的優(yōu)勢，具有很好的工藝尺寸持續(xù)縮小能力。同時，由于NAND閃存存儲單元具有三維垂直柵極，在一個疊層結(jié)構(gòu)中，各個NAND閃存存儲單元之間是并聯(lián)關(guān)系，減少了讀取干擾和相鄰數(shù)據(jù)干擾等問題，提高了NAND閃存存儲單元陣列操作的可靠性。

本發(fā)明實施例還提供一種NAND閃存存儲單元，所述NAND閃存存儲單元可以采用前述實施例所提供的方法形成，因此，所述NAND閃存存儲單元的結(jié)構(gòu)和性質(zhì)可以參考前述實施例相應(yīng)內(nèi)容，并可參合參考圖3至圖13。

具體的，所述NAND閃存存儲單元包括半導(dǎo)體襯底，位于半導(dǎo)體襯底上的第一鰭部，第一鰭部至少包括從下到上層疊的第一隔離層301、第一疊層結(jié)構(gòu)、第二隔離層302和第二疊層結(jié)構(gòu)，第一疊層結(jié)構(gòu)包括第一源層311、第一溝道層312和第一漏層313，第二疊層結(jié)構(gòu)包括第二源層321、第二溝道層322和第二漏層323。所述NAND閃存存儲單元還包括第一柵極340，第一柵極340橫跨第一鰭部并覆蓋在部分第一鰭部的頂部和兩側(cè)；第一柵極340與第一鰭部之間還具有第一復(fù)合疊層330，第一復(fù)合疊層330包括所述第一隧穿介質(zhì)層、所述第一電荷陷阱層和所述第一柵介質(zhì)層。所述NAND閃存存儲單元還包括串源極351和串漏極352，串源極351位于在所述第一鰭部的第一端，串源極351與第一源層311和第二源層321相連接串漏極352位于在所述第一鰭部的第二端，串漏極352與第一漏層313和第二漏層323相連接。

本實施例中，所述第一鰭部還包括與第一源層311位于同一層的占位層3111，還包括與第一漏層313位于同一層的占位層3131，還包括與第二源層321位于同一層的占位層3211，還包括與第二漏層323位于同一層的占位層3231。占位層3111、占位層3131、占位層3211和占位層3231不導(dǎo)電，它們可以為非摻雜的半導(dǎo)體層，也可以為絕緣層。更多有關(guān)占位層3111、占位層3131、占位層3211和占位層3231的結(jié)構(gòu)、位置、性質(zhì)、形成方法和作用可參考前述實施例相應(yīng)內(nèi)容。

其它實施例中，可以具有相互分立的多個第一柵極340。

本實施例中，第一隔離層301為絕緣層，或者為摻雜類型與第一源層311相反的半導(dǎo)體層；第二隔離層302為絕緣層，或者為摻雜類型與第二源層321 相反的半導(dǎo)體層；第三隔離層303為絕緣層，或者為摻雜類型與第三源層相反的半導(dǎo)體層。

通常，上述各源層和各漏層可以采用N型摻雜的半導(dǎo)體層制作，例如為N型摻雜的硅材料層(具體還可以是N型重摻雜的硅材料層)，此時，上述摻雜類型與各源層相反的半導(dǎo)體層可以為P型摻雜的半導(dǎo)體層，例如為P型摻雜的硅材料層。

通常，上述各溝道層可以是未摻雜的半導(dǎo)體層，或者是P型輕摻雜的半導(dǎo)體層，例如為未摻雜的硅材料層或者為P型輕摻雜的硅材料層。

需要說明的是，其它實施例中，第一鰭部還可以包括一個或者多個第三疊層結(jié)構(gòu)；第二疊層結(jié)構(gòu)與位于第二疊層結(jié)構(gòu)上方的第一個第三疊層結(jié)構(gòu)之間具有第三隔離層303；第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；串源極351與第三源層相連接；串漏極352與第三漏層相連接。第三疊層結(jié)構(gòu)的個數(shù)可以根據(jù)工藝能力和結(jié)構(gòu)需求等因素的綜合考慮后進行選取。

本發(fā)明實施例提供一種NAND閃存存儲單元中，即使多個所述NAND閃存存儲單元制作于同一第一鰭部中，由于各源層和各漏層之間的電場方向并不指向相鄰存儲單元的電荷陷阱層，而是從源層到漏層，因此能夠防止在對一個存儲單元進行讀取操作時，熱載流子進入相鄰存儲單元的現(xiàn)象，即從器件結(jié)構(gòu)上解決了存儲單元讀取干擾的問題，提高可靠性。

本發(fā)明實施例提供一種NAND閃存的形成方法，請結(jié)合參考圖14至圖22。

請參考圖14和圖19，本實施例所提供的NAND閃存的形成方法首先提供半導(dǎo)體襯底400，半導(dǎo)體襯底400包括核心區(qū)和外圍區(qū)。圖14顯示的是在所述核心區(qū)上形成的結(jié)構(gòu)，圖19顯示的是在所述外圍區(qū)上形成的結(jié)構(gòu)。

請參考圖14，半導(dǎo)體襯底400包括第一摻雜類型深阱4001和第二摻雜類型阱4002。

本實施例中，第一摻雜類型深阱4001可以為N型摻雜深阱，第二摻雜類型阱4002可以為P型摻雜阱。

圖14中雖未顯示，但本實施例首先在所述核心區(qū)形成凹槽(未示出)，并在所述在凹槽內(nèi)形成填充結(jié)構(gòu)(未示出)。

形成凹槽的過程為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。

形成所述填充結(jié)構(gòu)的過程至少包括形成從下到上層疊的第一隔離材料層(未示出)、第一疊層組合(未示出)、第二隔離材料層(未示出)和第二疊層組合(未示出)。第一疊層組合包括第一源材料層(未示出)、第一溝道材料層(未示出)和第一漏材料層(未示出)。第二疊層組合包括第二源材料層(未示出)、第二溝道材料層(未示出)和第二漏材料層(未示出)。形成所述填充結(jié)構(gòu)的過程可以參考本說明書第一實施例形成所述第一結(jié)構(gòu)的內(nèi)容，不同的是，所述填充結(jié)構(gòu)特定形成在所述凹槽中，以填充所述凹槽。

在所述核心區(qū)形成所述凹槽，是為了保證在所述核心區(qū)形成所述填充結(jié)構(gòu)后，所述核心區(qū)上的高度與所述外圍區(qū)上的高度基本保持相等，從而保證整個NAND閃存的形成，并且保證在后續(xù)工藝過程中，對所述核心區(qū)和所述外圍區(qū)進行的一些工藝步驟可以同時進行。

請繼續(xù)結(jié)合參考圖14和圖19，對填充結(jié)構(gòu)和外圍區(qū)的半導(dǎo)體襯底400同時進行刻蝕，直至形成位于核心區(qū)的第一鰭部和位于外圍區(qū)的第二鰭部。

在刻蝕所述填充結(jié)構(gòu)形成所述第一鰭部的過程中，所述第一隔離材料層被刻蝕成為第一隔離層401；所述第一疊層組合被刻蝕成為所述第一疊層結(jié)構(gòu)，即所述第一源材料層被刻蝕成為第一源層411，所述第一溝道材料層被刻蝕成為第一溝道層412，所述第一漏材料層被刻蝕成為第一漏層413；所述第二隔離材料層被刻蝕成為第二隔離層402；所述第二疊層組合被刻蝕成為所述第二疊層結(jié)構(gòu)，即所述第二源材料層被刻蝕成為第二源層，所述第二溝道材料層被刻蝕成為第二溝道層，所述第二漏材料層被刻蝕成為第二漏層；所述第三隔離材料層被刻蝕成為第三隔離層403。

本實施例中，可以采用絕緣層制作第一隔離層401，或者采用與第一源層411摻雜類型相反的半導(dǎo)體層制作第一隔離層401；可以采用絕緣層制作第二隔離層402，或者采用與第二源層摻雜類型相反的半導(dǎo)體層制作第二隔離層402；可以采用絕緣層制作第三隔離層403，或者采用與第三源層摻雜類型相 反的半導(dǎo)體層制作第三隔離層403。

請繼續(xù)參考圖14，形成所述第一鰭部后，所述第一鰭部的最頂層為第三隔離層403，而所述第一鰭部周邊的所述半導(dǎo)體襯底400被介質(zhì)層4003覆蓋。圖4中顯示了所述半導(dǎo)體襯底400中的第二摻雜類型阱4002，位于第二摻雜類型阱4002上的所述第一鰭部，所述第一鰭部的最底層為半導(dǎo)體層4000。第一鰭部還包括從下到上層疊的第一隔離層401、第一疊層結(jié)構(gòu)(未標(biāo)注)、第二隔離層402和第二疊層結(jié)構(gòu)(未標(biāo)注)。所述第一疊層結(jié)構(gòu)包括第一源層411、第一溝道層412和第一漏層413。所述第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。第一鰭部還包括位于最頂層的第三隔離層403。

本實施例中，半導(dǎo)體層4000為所述第一鰭部的最底層，而在未刻蝕形成所述第一鰭部前，半導(dǎo)體層4000屬于第二摻雜類型阱4002的一部分。即原本半導(dǎo)體層4000的頂部表面為所述凹槽的底部表面，在形成所述第一鰭部的過程中，所述刻蝕工藝?yán)^續(xù)向凹槽底部刻蝕一定的深度，從而使部分所述第二摻雜類型阱4002被刻蝕成為半導(dǎo)體層4000。

請繼續(xù)參考圖14，在所述第一鰭部的剖面結(jié)構(gòu)中可以看到，形成所述第一鰭部還包括形成與第一源層411位于同一層的占位層4111，還包括形成與第一漏層413位于同一層的占位層4131，還包括形成與第二源層位于同一層的占位層4211，還包括形成與第二漏層位于同一層的占位層4231和占位層4232。占位層4111、占位層4131、占位層4211、占位層4231和占位層4232不導(dǎo)電，它們可以為非摻雜的半導(dǎo)體層，也可以為絕緣層。

本實施例中，占位層4111的形成過程可以為：在第一隔離層401上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第一源材料層，而未摻雜的所述半導(dǎo)體層保留為占位層4111，即占位層4111和所述第一源材料層由同一半導(dǎo)體層分別形成。占位層4131的形成過程可以為：在第一漏材料層上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第一漏材料層，而未摻雜的所述半導(dǎo)體層保留為占位層4131。占位層4211的形成過程可以為：在第二隔離層402上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第二源材料層，而未摻 雜的所述半導(dǎo)體層保留為占位層4211。占位層4231和占位層4232的形成過程可以為：在第二漏材料層上形成半導(dǎo)體層(未示出)，然后，對部分所述半導(dǎo)體層進行摻雜，接受摻雜的所述半導(dǎo)體層形成所述第二漏材料層，而未摻雜的所述半導(dǎo)體層保留為占位層4131和占位層4232，其中占位層4131位于所述第二漏材料層左側(cè)，占位層4232位于所述第二漏材料層右側(cè)。

本實施例中，在所述第一鰭部長度方向上(即圖14所示的水平方向上)，占位層4111位于所述第一鰭部的右側(cè)，同一層中，占位層4111以左的其它部分均為第一源層411，第一源層411的長度大于占位層4111的長度(第一源層411的長度可以為占位層4111長度的1.5倍以上)。

在所述第一鰭部長度方向上，占位層4131位于所述第一鰭部的左側(cè)，同一層中，占位層4131以右的部分為第一漏層413，第一漏層413的長度大于占位層4131的長度(第一漏層413的長度可以為占位層4131長度的1.5倍以上)。通過以上設(shè)置，保證在所述第一鰭部高度方向上，第一源層411和第一漏層413有部分重疊，如圖14所示。

本實施例中，在所述第一鰭部長度方向上，占位層4211位于所述第一鰭部的右側(cè)，同一層中，占位層4211以左的其它部分均為第二源層，第二源層的長度大于占位層4211的長度(第二源層的長度可以為占位層4211長度的1.5倍以上)。

在所述第一鰭部長度方向上，占位層4231位于所述第一鰭部的左側(cè)，占位層4232位于所述第一鰭部的右側(cè)，即同一層中，第二漏層位于占位層4231和占位層4232之間，第二漏層的長度大于占位層4231和占位層4232的長度(第二漏層的長度可以為占位層4231長度的1.5倍以上，同時為占位層4232長度的1.5倍以上)。通過以上設(shè)置，保證在所述第一鰭部高度方向上，第二源層和第二漏層有部分重疊，如圖14所示。

通過以上設(shè)置，還保證在所述第一鰭部高度方向上，第一漏層413和第二源層也有部分重疊，如圖14所示。

請繼續(xù)參考圖14，形成串源極450，串源極450位于所述第一鰭部的第一端，串源極450與第一源層411和第二源層相連接。

圖15為圖14所示結(jié)構(gòu)沿H-H虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。H-H虛線經(jīng)過串源極450的頂部和側(cè)面。在圖15所示切面中，串源極450包圍在所述第一鰭部的頂部和兩個側(cè)面，并且串源極450直接與第一源層411和第二源層接觸。同時，串源極450還與占位層4131和占位層4231接觸。串源極450僅與占位層4131和占位層4231接觸，而不與第一漏層413和第二漏層接觸。串源極450同時還與第一隔離層401、第二隔離層402和第三隔離層403接觸，并且串源層可以與半導(dǎo)體層4000接觸。圖15還顯示串源極450的頂部還具有高摻雜源區(qū)451。

請繼續(xù)參考圖14，形成三個相互分立的多個第一柵極，第一柵極橫跨所述第一鰭部并覆蓋在部分所述第一鰭部的頂部和兩側(cè)，并在第一柵極與所述第一鰭部之間形成第一復(fù)合疊層，所述第一復(fù)合疊層包括第一隧穿介質(zhì)層(未單獨顯示)、第一電荷陷阱層(未單獨顯示)和第一柵介質(zhì)層(未單獨顯示)。

與現(xiàn)有傳統(tǒng)的鰭式場效應(yīng)晶體管工藝相比，第一柵極和所述第一鰭部之間具有包括第一隧穿介質(zhì)層、第一電荷陷阱層和第一柵介質(zhì)層的第一復(fù)合疊層，這是本實施例與傳統(tǒng)的鰭式場效應(yīng)晶體管工藝的不同之處。本實施例中，第一電荷陷阱層的材料可以為氮化硅，形成第一電荷陷阱層用于作為存儲單元的數(shù)據(jù)存儲層，即第一電荷陷阱層用于保存相應(yīng)的數(shù)據(jù)電荷。可見，與現(xiàn)有傳統(tǒng)的鰭式場效應(yīng)晶體管工藝相比，本實施例在制作位于鰭部和柵極之間的柵介質(zhì)層階段，至少增加了第一電荷陷阱層和第一隧穿介質(zhì)層的形成步驟，并且后續(xù)存儲單元陣列利用第一電荷陷阱層作為數(shù)據(jù)存儲介質(zhì)。

本實施例中，第一柵極可以采用金屬材料制作。

圖16為圖14所示結(jié)構(gòu)沿I-I虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。I-I虛線經(jīng)過其中一個第一柵極的頂部和側(cè)面。在圖16所示切面中，第一柵極包圍在所述第一鰭部的頂部和兩個側(cè)面，第一復(fù)合疊層則位于第一柵極和所述第一鰭部之間。圖16顯示第一柵極至介質(zhì)層4003之間具有一定距離(未標(biāo)注)，此距離小于半導(dǎo)體層4000的高度。

從圖16所示的切面結(jié)構(gòu)可知，通過上述步驟，本實施例形成了具有三維垂直柵極結(jié)構(gòu)的NAND閃存存儲單元，其中，三維垂直柵極結(jié)構(gòu)的定義如下： 本實施例中，第一柵極位于第一溝道層412側(cè)面的部分作為一個柵極，控制相應(yīng)的電子能夠從第一溝道層412穿過第一隧穿介質(zhì)層而到達第一電荷陷阱層的其中一部分(此部分第一電荷陷阱層位于第一溝道層412側(cè)面)，并儲存在第一電荷陷阱層的相應(yīng)位置中；上述部分第一柵極的長度方向在圖16所示平面中是垂直方向(或者說縱向)，因此，將它定義為三維垂直柵極結(jié)構(gòu)。同樣的道理，第一柵極位于第二溝道層側(cè)面的部分作為一個柵極，控制相應(yīng)的電子能夠從第二溝道層穿過第一隧穿介質(zhì)層而到達第一電荷陷阱層的另一部分(此部分第一電荷陷阱層位于第二溝道層側(cè)面)；上述部分第一柵極的長度方向在圖16所示平面中是垂直方向(或者說縱向)，因此，也將它定義為三維垂直柵極結(jié)構(gòu)。可見，一個第一柵極可以劃分定義出兩個三維垂直柵極結(jié)構(gòu)。另外，從第一柵極的整個來看，第一柵極也是呈垂直狀態(tài)位于第一鰭部的側(cè)面，因此，也可以將整個第一柵極劃分定義成一個整體的三維垂直柵極結(jié)構(gòu)。

需要說明的是，其它實施你還中，第一源層411和第一漏層413的上下位置關(guān)系可以對換，第二源層和第二漏層的上下位置關(guān)系也可以對換。

請繼續(xù)參考圖14，形成第一單漏極460，第一單漏極460位于所述第一鰭部的第二端，第一單漏極460與第一漏層413相連接。

圖17為圖14所示結(jié)構(gòu)沿J-J虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。J-J虛線經(jīng)過第一單漏極460的頂部和側(cè)面。在圖17所示切面中，第一單漏極460包圍在所述第一鰭部的頂部和兩個側(cè)面，并且第一單漏極460直接與第一漏層413接觸。同時，第一單漏極460還與占位層4111、占位層4211和占位層4232接觸。本實施例中，制作占位層4232是為了使第一單漏極460與占位層4232接觸而不與第二漏層接觸。第一單漏極460同時還與第一隔離層401、第二隔離層402和第三隔離層403接觸，并且第一單漏極460可以與半導(dǎo)體層4000接觸，如圖17所示。圖17還顯示第一單漏極460的頂部還具有第一高摻雜漏區(qū)461。

請繼續(xù)參考圖14，形成第二單漏極470，第二單漏極470位于所述第一鰭部的第二端，第二單漏極470與第二漏層相連接。

圖18為圖14所示結(jié)構(gòu)沿K-K虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。K-K虛線經(jīng)過第二單漏極470的頂部和側(cè)面。在圖18所示切面中，第二單漏極470包圍在所述第一鰭部的頂部和兩個側(cè)面，但是第二單漏極470的高度較小(或者說第二單漏極470從所述第一鰭部頂部向下延伸較小的長度)，因此第二單漏極470僅包圍所述第一鰭部兩個側(cè)面的其中一部分。具體的，第二單漏極470從第一鰭部的頂部向兩個側(cè)面下延伸至第二隔離層402的側(cè)面，從而使得第二單漏極470不與第一漏層413和第一源層411接觸。同時，第二單漏極470還與占位層4211接觸，制作占位層4211是為了使第二單漏極470與占位層4211接觸而不與第二源層接觸。圖18還顯示第二單漏極470的頂部還具有第二高摻雜漏區(qū)471。

本實施例中，串源極450、第一單漏極460和第二單漏極470的材料可以為碳化硅或者鍺硅。

請繼續(xù)參考圖19，形成第二柵極492，第二柵極492橫跨所述第二鰭部并覆蓋在部分所述第二鰭部的頂部和兩側(cè)。并在第二柵極492與所述第二鰭部之間形成第二復(fù)合疊層491，所述第二復(fù)合疊層491包括第二隧穿介質(zhì)層(未單獨顯示)和第二柵介質(zhì)層(未單獨顯示)。圖19中顯示所述第二鰭部包括半導(dǎo)體層4800和位于半導(dǎo)體層4800上的溝道層4810。

本實施例中，第二柵極492可以采用金屬材料制作，并且第二柵極492可以和第一柵極同時制作。所述第二隧穿介質(zhì)層可以和所述第一隧穿介質(zhì)層同時制作。所述第二柵介質(zhì)層可以和所述第一柵介質(zhì)層同時制作。同時，在所述外圍區(qū)中，未形成電荷陷阱層，因此，本實施例在具體過程中，可以先同時在核心區(qū)和外圍區(qū)形成電荷陷阱材料層，然后去除位于外圍區(qū)的所述電荷陷阱材料層，同時，在所述核心區(qū)的所述電荷陷阱材料層保留為所述第一電荷陷阱層。

請繼續(xù)參考圖19，形成源極493，源極493位于所述第二鰭部的第一端，形成漏極494，漏極494位于所述第二鰭部的第二端。

本實施例中，串源極450可以和源極493同時制作，漏極494可以和第一單漏極460同時制作。源極493和漏極494可以是N型重摻雜的半導(dǎo)體層， 例如為N型重摻雜的硅材料層。

圖中雖未顯示，但本實施例還可以對所述第二鰭部進行LDD。最終，圖19中形成的位于外圍區(qū)的晶體管為鰭式場效應(yīng)晶體管。

圖20為圖19所示結(jié)構(gòu)沿L-L虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。L-L虛線經(jīng)過源極493的頂部和側(cè)面。在圖19所示切面中，可以看到源極493的外形呈鉆石外形。其它實施例中，源極493也可以為其它外形。源極493中還具有高摻雜源區(qū)4931。

圖21為圖19所示結(jié)構(gòu)沿M-M虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。M-M虛線經(jīng)過第二柵極492的頂部和側(cè)面。在圖19所示切面中，可以看到第二柵極492包圍在部分第二鰭部的頂部和側(cè)面。

圖22為圖19所示結(jié)構(gòu)沿N-N虛(折)線剖切得到的剖面結(jié)構(gòu)示意圖。N-N虛線經(jīng)過漏極494的頂部和側(cè)面。在圖19所示切面中，可以看到漏極494的外形呈鉆石外形。其它實施例中，漏極494也可以為其它外形。漏極494中還具有高摻雜漏區(qū)4941。

需要說明的是，圖中雖未顯示，但是，本實施例還可以包括在第一柵極表面形成第一側(cè)墻和第二側(cè)墻。其中，所述第一側(cè)墻可以作為對串源極450和第一單漏極460進行注入時的掩模結(jié)構(gòu)，所述第二側(cè)墻可以作為對第二單漏極470進行注入時的掩模結(jié)構(gòu)。

在形成源極493和漏極494時，本實施例還可以進行快速熱退火(RTA)步驟，從而使得源極493和漏極494形成過程中所注入離子能夠被激活。所述快速熱退火的溫度可以為1050℃。

需要說明的是，其它實施例中，形成填充結(jié)構(gòu)還可以包括：在第二疊層組合上形成一個或者多個第三疊層組合，并在第二疊層組合與位于第二疊層組合上方的第一個第三疊層組合之間形成第三材料隔離層；每個第三疊層組合都包括第三源材料層、第三溝道材料層和第三漏材料層，每個第三疊層組合在經(jīng)過相應(yīng)的刻蝕后，都成為所述第一鰭部中的一個第三疊層結(jié)構(gòu)，因此所述第一鰭部還包括位于第二疊層結(jié)構(gòu)的一個或者多個第三疊層結(jié)構(gòu)，第二疊層結(jié)構(gòu)與位于第二疊層結(jié)構(gòu)上方的第一個第三疊層結(jié)構(gòu)之間具有第三隔離 層403；第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；此時串源極450與第三源層相連接；整個NAND閃存還包括與第三漏層相同數(shù)量的第三單漏極，并且一個第三單漏極與一個第三漏層相連接。其中，第三疊層組合的個數(shù)可以根據(jù)工藝能力和結(jié)構(gòu)需求等因素的綜合考慮后進行選取。

本實施例中，可以采用絕緣層制作第一隔離層401，或者采用摻雜類型與第一源層411相反的半導(dǎo)體層制作第一隔離層401；可以采用絕緣層制作第二隔離層402，或者采用摻雜類型與第二源層相反的半導(dǎo)體層制作第二隔離層402；可以采用絕緣層制作第三隔離層403，或者采用摻雜類型與第三源層相反的半導(dǎo)體層制作第三隔離層403。

需要說明的是，當(dāng)形成多個第三疊層組合，在上下兩個第三疊層組合之間形成第四材料隔離層；所述第一鰭部包括多個第三疊層結(jié)構(gòu)，在上下兩個第三疊層結(jié)構(gòu)之間形成第四隔離層。此時，可以采用絕緣層制作第四隔離層，或者采用摻雜類型與第三源層相反的半導(dǎo)體層制作第四隔離層。

通常，上述各源層和各漏層可以采用N型摻雜的半導(dǎo)體層制作，例如為N型摻雜的硅材料層(具體還可以是N型重摻雜的硅材料層)，此時，上述摻雜類型與各源層相反的半導(dǎo)體層可以為P型摻雜的半導(dǎo)體層，例如為P型摻雜的硅材料層。

通常，上述各溝道層可以是未摻雜的半導(dǎo)體層，或者是P型輕摻雜的半導(dǎo)體層，例如為未摻雜的硅材料層或者為P型輕摻雜的硅材料層。

需要說明的是，在其它實施例中，上述各源層和各漏層也可以采用P型摻雜的半導(dǎo)體層制作，此時相應(yīng)的，上述各溝道層可以是N型輕摻雜的半導(dǎo)體層。此時，為了保證NAND閃存的正常工作，可以調(diào)整核心區(qū)中，第一柵極的功函數(shù)，從而使得當(dāng)N型溝道層在第一柵極的電壓為零時，相應(yīng)的溝道層處于關(guān)斷狀態(tài)。

本實施例所提供的NAND閃存的形成方法中，通過形成凹槽，然后在凹槽內(nèi)形成填充結(jié)構(gòu)，所述填充結(jié)構(gòu)包括了從下到上層疊的所述第一隔離材料層、所述第一疊層組合、所述第二隔離材料層、所述第二疊層組合和所述第三隔離材料層。然后刻蝕所述填充結(jié)構(gòu)形成所述第一鰭部，所述第一鰭部包 括從下到上層疊的第一隔離層401、所述第一疊層結(jié)構(gòu)、第二隔離層402、所述第二疊層結(jié)構(gòu)和第三隔離層403。所述形成方法與鰭式場效應(yīng)晶體管工藝兼容，即所述形成方法的各個步驟可以從鰭式場效應(yīng)晶體管工藝的各個步驟通過修改工藝條件、對換順序和調(diào)整工藝參數(shù)等方法實現(xiàn)，能夠節(jié)省成本，并且所形成的NAND閃存是具有三維垂直柵極的NAND閃存，因此能夠保持三維NAND閃存固有的優(yōu)勢，具有很好的工藝尺寸持續(xù)縮小能力。同時，由于NAND閃存具有三維垂直柵極，在一個疊層結(jié)構(gòu)中，各個NAND閃存存儲單元之間是并聯(lián)關(guān)系，減少了讀取干擾和相鄰數(shù)據(jù)干擾等問題，提高了NAND閃存存儲單元陣列操作的可靠性。

本實施例所提供的NAND閃存的形成方法中，核心區(qū)的存儲單元能夠和外圍區(qū)的鰭式晶體管同時制作(所述同時制作并不排除有些結(jié)構(gòu)先后形成，但主要結(jié)構(gòu)同時形成，例如刻蝕第一鰭部和第二鰭部的過程同時進行，第一柵極和第二柵極492同時形成等)，因此，不必將NAND閃存存儲單元陣列區(qū)(即核心區(qū))的制作放在了外圍區(qū)制作的后面，從而節(jié)省工藝成本，降低工藝難度，提高工藝效率。

本實施例所提供的NAND閃存的形成方法中，所述核心區(qū)中，存儲單元的源極為相應(yīng)的源層，存儲單元的漏極為相應(yīng)的漏層，而各源層和各漏層直接通過各源材料層和各漏材料層刻蝕而成，因此，所述核心區(qū)中的存儲單元不必進行輕摻雜漏注入(LDD)，進一步節(jié)約工藝成本，簡化工藝步驟。

本發(fā)明實施例還提供了一種NAND閃存，所述NAND閃存可以由前一實施例所提供的形成方法形成，因此，所述NAND閃存的結(jié)構(gòu)和性質(zhì)可以參考前述實施例相應(yīng)內(nèi)容，并可參合參考圖14至圖21。

具體的，所述NAND閃存包括半導(dǎo)體襯底400，半導(dǎo)體襯底400包括核心區(qū)和外圍區(qū)。圖14顯示的是在所述核心區(qū)上形成的結(jié)構(gòu)，圖19顯示的是在所述外圍區(qū)上形成的結(jié)構(gòu)。半導(dǎo)體襯底400包括第一摻雜類型深阱4001和第二摻雜類型阱4002。

請參考圖14，所述NAND閃存還包括位于核心區(qū)的所述第一鰭部，所述第一鰭部至少包括從下到上層疊的第一隔離層401、第一疊層結(jié)構(gòu)、第二隔離 層402和第二疊層結(jié)構(gòu)；第一疊層結(jié)構(gòu)包括第一源層411、第一溝道層412和第一漏層413；第二疊層結(jié)構(gòu)包括第二源層、第二溝道層和第二漏層。

請參考圖14，所述NAND閃存還包括三個第一柵極，第一柵極橫跨所述第一鰭部并覆蓋在部分所述第一鰭部的頂部和兩側(cè)；第一柵極與所述第一鰭部之間還具有第一復(fù)合疊層，所述第一復(fù)合疊層包括所述第一隧穿介質(zhì)層、所述第一電荷陷阱層和所述第一柵介質(zhì)層。

請參考圖14，所述NAND閃存還包括串源極450，串源極450位于所述第一鰭部的第一端，串源極450與第一源層411和第二源層相連接。

請參考圖14，所述NAND閃存還包括第一單漏極460，第一單漏極460位于所述第一鰭部的第二端，第一單漏極460與第一漏層413相連接。

請參考圖14，所述NAND閃存還包括第二單漏極470，第二單漏極470位于所述第一鰭部的第二端，第二單漏極470與第二漏層相連接。

請參考圖19，所述NAND閃存還包括位于所述外圍區(qū)的所述第二鰭部。

請參考圖19，所述NAND閃存還包括第二柵極492，第二柵極492橫跨所述第二鰭部并覆蓋在部分所述第二鰭部的頂部和兩側(cè)。第二柵極492與所述第二鰭部之間還具有第二復(fù)合疊層，所述第二復(fù)合疊層包括所述第二隧穿介質(zhì)層和所述第二柵介質(zhì)層。

請參考圖19，所述NAND閃存還包括源極493，源極493位于所述第二鰭部的第一端。

請參考圖19，所述NAND閃存還包括漏極494，漏極494位于所述第二鰭部的第二端。

本實施例中，第一隔離層401可以為絕緣層，或者可以為摻雜類型與第一源層411相反的半導(dǎo)體層；第二隔離層402可以為絕緣層，或者可以為摻雜類型與第二源層相反的半導(dǎo)體層；第三隔離層403可以為絕緣層，或者可以為摻雜類型與第三源層相反的半導(dǎo)體層，第四隔離層可以為絕緣層，或者可以為摻雜類型與第三源層相反的半導(dǎo)體層。

通常，上述各源層和各漏層可以采用N型摻雜的半導(dǎo)體層制作，例如為 N型摻雜的硅材料層(具體還可以是N型重摻雜的硅材料層)，此時，上述摻雜類型與各源層相反的半導(dǎo)體層可以為P型摻雜的半導(dǎo)體層，例如為P型摻雜的硅材料層。

通常，上述各溝道層可以是未摻雜的半導(dǎo)體層，或者是P型輕摻雜的半導(dǎo)體層，例如為未摻雜的硅材料層或者為P型輕摻雜的硅材料層。

需要說明的是，其它實施例中，所述第一鰭部還可以包括位于第二疊層結(jié)構(gòu)的一個或者多個第三疊層結(jié)構(gòu)，第二疊層結(jié)構(gòu)與位于第二疊層結(jié)構(gòu)上方的第一個第三疊層結(jié)構(gòu)之間具有第三隔離層403，第三疊層結(jié)構(gòu)包括第三源層、第三溝道層和第三漏層；串源極450與第三源層相連接；還包括一個或者多個第三單漏極，一個第三單漏極對應(yīng)與一個第三漏層相連接。所述第一鰭部包括多個第三疊層結(jié)構(gòu)，上下兩個第三疊層結(jié)構(gòu)之間具有第四隔離層。第三疊層結(jié)構(gòu)的個數(shù)可以根據(jù)工藝能力和結(jié)構(gòu)需求等因素的綜合考慮后進行選取。

本實施例所提供的NAND閃存中，NAND閃存是具有三維垂直柵極的NAND閃存，因此能夠保持三維NAND閃存固有的優(yōu)勢，具有很好的工藝尺寸持續(xù)縮小能力。同時，由于NAND閃存具有三維垂直柵極，在一個疊層結(jié)構(gòu)中，各個NAND閃存存儲單元之間是并聯(lián)關(guān)系，減少了讀取干擾和相鄰數(shù)據(jù)干擾等問題，提高了NAND閃存存儲單元陣列操作的可靠性。

本實施例所提供的NAND閃存的工作原理和傳統(tǒng)浮柵NAND閃存沒有大的區(qū)別，但是，本實施例所提供的NAND閃存沒有傳統(tǒng)浮柵NAND閃存中位線(bit line)的P阱，因此，本實施例所提供的NAND閃存在擦除的時候，需要通過依靠將相應(yīng)的源層和漏層同時加低電壓，以將溝道層偏置到低壓，從而實現(xiàn)像傳統(tǒng)浮柵NAND閃存一樣的整塊擦除操作(即多個存儲單元的數(shù)據(jù)同時擦除)。

本發(fā)明另一實施例提供另一種NAND閃存的形成方法，所述NAND閃存的大部分結(jié)構(gòu)與圖14至圖22所對應(yīng)的NAND閃存形成方法相同，本實施例著重對它們之間的不同部分加以說明，其它結(jié)構(gòu)可以參考前述實施例相應(yīng)內(nèi)容。

請參考圖23，所述NAND閃存的形成方法還包括將源選擇晶體管560制作在所述第一鰭部上，源選擇晶體管560制作在串源極510與第一柵極540之間。其中，源層500為所述第一鰭部的其中一層結(jié)構(gòu)。源層500周邊形成介質(zhì)層520，并且源層500兩側(cè)形成至少三個第一柵極540，相鄰第一柵極540形成絕緣層550，絕緣層550可以為側(cè)墻結(jié)構(gòu)。第一柵極540與源層500之間形成第一復(fù)合疊層530，第一復(fù)合疊層530包括第一隧穿介質(zhì)層(未單獨顯示)、第一電荷陷阱層(未單獨顯示)和第一柵介質(zhì)層(未單獨顯示)。

本實施例中，源選擇晶體管560同樣形成在所述第一鰭部上，并且源選擇晶體管560以所述源層500的其中一部分為溝道區(qū)561，即源層500中有部分區(qū)域作為源選擇晶體管560的溝道區(qū)561，如圖22所示。具體溝道區(qū)561的形成過程可以為：在對所述第一鰭部進行摻雜形成源層500時，采用掩膜層保護在溝道區(qū)561上方，從而防止此區(qū)域進行摻雜，而保留為本征半導(dǎo)體結(jié)構(gòu)(例如為本征硅結(jié)構(gòu))。并且，之后還可以對此區(qū)域進行與源層500摻雜類型相反的輕摻雜。例如當(dāng)源層500進行的是N型重摻雜時，可以對溝道區(qū)561進行P型輕摻雜。

本實施例中，源選擇晶體管560中，溝道區(qū)561兩側(cè)被柵介質(zhì)層562覆蓋。本實施例中，柵介質(zhì)層562既可以是在形成第一隧穿介質(zhì)層和第一柵介質(zhì)層時，保留在溝道區(qū)561兩側(cè)的疊層結(jié)構(gòu)，也可以是單獨在溝道區(qū)561兩側(cè)專門制作的單層介質(zhì)結(jié)構(gòu)。

本實施例中，源選擇晶體管560中，柵介質(zhì)層562被柵極563覆蓋，并且柵極563包圍覆蓋在溝道區(qū)561兩側(cè)，柵極563可以和第一柵極540一同制作而成。

圖中雖未示出，但本實施例后續(xù)還可以繼續(xù)在柵極563和第一柵極540上形成金屬硅化物(未示出)，并形成接觸插塞(未示出)連接各金屬硅化物。

在所述鰭部長度所在方向上，由于源選擇晶體管560制作在串源極510和第一柵極540之間，即源選擇晶體管560制作在串源極510和各NAND閃存存儲單元之間，因此，源選擇晶體管560可以控制串源極510與各NAND閃存存儲單元之間是否導(dǎo)通。

本實施例中，可以形成多個第一柵極540(例如4個、8個、16個或者32個柵極)，對應(yīng)的構(gòu)成多個NAND閃存存儲單元。此多個NAND閃存存儲單元與串源極510、所述串漏極以及源選擇晶體管560形成NAND閃存存儲單元陣列結(jié)構(gòu)。

需要說明的是，其它實施例中，也可以在所述第一鰭部上形成漏選擇晶體管，或者在所述第一鰭部上同時形成源選擇晶體管和漏選擇晶體管。其中，所述源選擇晶體管位于串源極510與第一柵極540之間，所述漏選擇晶體管制作在第一單漏極(未示出)和第二單漏極(未示出)與第一柵極540之間。

本發(fā)明另一實施例提供另一種NAND閃存，所述NAND閃存可以由上述實施例所提供的形成方法形成，因此，所述NAND閃存的結(jié)構(gòu)和性質(zhì)可參考前述實施例相應(yīng)內(nèi)容，并可以結(jié)合參考圖23。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。