這里通過參考并入2015年8月25日提交的日本專利申請No.2015-165708的全部公開內(nèi)容，包括說明書、附圖和摘要。

技術(shù)領(lǐng)域

本發(fā)明涉及一種成像器件及其制造方法，并且在包括例如鈍化膜的成像器件中被有利地利用。

背景技術(shù)：

在成像器件中，像素區(qū)域和外圍電路區(qū)域被布置。在像素區(qū)域中形成像素元件，像素元件將接收到的光進行光電轉(zhuǎn)換并將產(chǎn)生的電子作為模擬信號輸出。在外圍電路區(qū)域中形成外圍電路元件，外圍電路元件執(zhí)行諸如從輸出模擬信號中去除噪聲等的校正，將如此校正的模擬信號轉(zhuǎn)換成數(shù)字信號，并輸出如此轉(zhuǎn)換的數(shù)字信號。順便提及，日本未審查專利申請公開No.2003-51585作為公開成像器件的文獻的一個示例而被提出。

最近，在成像器件的領(lǐng)域中，工藝的細(xì)化被推動以便應(yīng)對高質(zhì)量成像的請求，使得像素的數(shù)量增加等。此外，隨著像素的數(shù)目增加，在外圍電路區(qū)域中用于信號處理的電路的規(guī)模也增加。另一方面，要求成像器件的芯片尺寸減小。因此，要求成像器件通過增加布線層的數(shù)目來增加集成度。

在這種情況下，當(dāng)類似于在外圍電路區(qū)域中的布線層的數(shù)目增加，在像素區(qū)域中的布線層的數(shù)目增加時，光入射的微透鏡和形成于半導(dǎo)體襯底上的光電二極管之間的距離變長，光被衰減直到光到達光電二極管的速率增加，并且靈敏度降低。因此，要求通過最大可能程度地減少像素區(qū)域中的布線層的數(shù)量來減少(低輪廓化(promote low profile))微透鏡和光電二極管之間的距離。

此外，在還包括成像器件的半導(dǎo)體裝置中，形成鈍化膜以覆蓋半導(dǎo)體元件等，以便確保耐濕性。在成像器件的像素區(qū)域中，形成膜厚度相對薄的鈍化膜，以便抑制光的衰減。在外圍電路區(qū)域中形成膜厚度與覆蓋像素區(qū)域的鈍化膜的膜厚度相同的鈍化膜。

技術(shù)實現(xiàn)要素：

要求在所述成像器件的外圍電路區(qū)域中用鈍化膜充分地覆蓋最上層布線層的側(cè)面等。

但是，在現(xiàn)有的成像器件的外圍電路區(qū)域中，膜厚度與像素區(qū)域中形成的鈍化膜的膜厚度相同并且膜厚度相對薄的鈍化膜被形成，以便抑制光的衰減。因此，可以預(yù)料到會發(fā)生這樣的不便：即，變得難以充分確保成像器件的耐濕性。

本發(fā)明的其它主題和新的特征將通過本說明書和附圖的描述變得顯而易見。

根據(jù)本發(fā)明的一個實施例的成像器件包括：半導(dǎo)體襯底、像素區(qū)域和外圍電路區(qū)域、包括光電轉(zhuǎn)換單元的像素元件、外圍電路元件、包括多個布線層和多個層間絕緣膜的多層布線結(jié)構(gòu)、濾色器、微透鏡和插入膜。插入膜被插入在位于所述多個層間絕緣膜中的最上位置處的最上層絕緣膜和所述濾色器之間，并且與最上層絕緣膜相接觸地從像素區(qū)域延伸到外圍電路區(qū)域。在像素區(qū)域中，插入膜被形成有第一膜厚度。在外圍電路區(qū)域中，插入膜被形成有比所述第一膜厚度厚的第二膜厚度。

根據(jù)另一實施例的用于成像器件的制造方法包括以下步驟。在半導(dǎo)體襯底上分別限定像素區(qū)域和外圍電路區(qū)域。在像素區(qū)域中形成包括光電轉(zhuǎn)換單元的像素元件。在外圍電路區(qū)域中形成外圍電路元件。形成包括多個布線層和多個層間絕緣膜的多層布線結(jié)構(gòu)，以便覆蓋所述像素元件和外圍電路元件。在位于層間絕緣膜中的最上位置處的最上層絕緣膜之上形成濾色器和微透鏡。在形成多層布線結(jié)構(gòu)的步驟和 形成濾色器和微透鏡的步驟之間形成插入膜，所述插入膜被插入在最上層絕緣膜和濾色器之間并且與最上層絕緣膜相接觸地從像素區(qū)域延伸到外圍電路區(qū)域。在形成插入膜的步驟中，形成第一膜。在第一膜中，位于外圍電路區(qū)域中的第一膜的部分被原樣地留下，位于像素區(qū)域中的第一膜的部分被去除，并且最上層絕緣膜被暴露。形成第二膜，以便覆蓋在像素區(qū)域中的被暴露的最上層絕緣膜并且以便覆蓋在外圍電路區(qū)域中的所述第一膜的被留下的部分。

根據(jù)與一個實施例相關(guān)的成像器件，可以充分地確保所述成像器件的耐濕性。

根據(jù)與另一實施例相關(guān)的用于成像器件的制造方法，可以制造充分確保耐濕性的成像器件。

附圖說明

圖1是示出根據(jù)各實施例的成像器件的平面結(jié)構(gòu)的一個示例的平面圖。

圖2是示出根據(jù)第一實施例的成像器件的一個示例的剖面圖。

圖3是示出在根據(jù)第一實施例的成像器件的像素區(qū)域中的紅色像素區(qū)域、綠色像素區(qū)域和藍色像素區(qū)域的相應(yīng)結(jié)構(gòu)的示例的剖面圖。

圖4是示出根據(jù)第一實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖5是示出在第一實施例中在圖4所示的工藝之后要被執(zhí)行的一個工藝的一個示例的剖面圖。

圖6是示出在第一實施例中在圖5所示的工藝之后要被執(zhí)行的一個工藝的一個示例的剖面圖。

圖7是示出在第一實施例中在圖6所示的工藝之后要被執(zhí)行的一個工藝的一個示例的剖面圖。

圖8是示出在第一實施例中在圖7所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖9是示出在第一實施例中在圖8所示的工藝之后要執(zhí)行的一個 工藝的一個示例的剖面圖。

圖10是示出在第一實施例中在圖9所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖11是示出在第一實施例中在圖10所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖12是示出在第一實施例中在圖11所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖13是示出在第一實施例中在圖12所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖14是示出在第一實施例中在圖13所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖15是示出在第一實施例中在圖14所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖16是示出在第一實施例中在圖15所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖17是示出在第一實施例中在圖16所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖18是示出在第一實施例中在圖17所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖19是示出在第一實施例中在圖18所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖20是示出根據(jù)比較示例的成像器件的一個示例的剖面圖。

圖21是示出根據(jù)第二實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖22是示出在第二實施例中在圖21所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖23是示出在第二實施例中在圖22所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖24是示出在第二實施例中在圖23所示的工藝之后要執(zhí)行的一 個工藝的一個示例的剖面圖，主要部分的形成已經(jīng)完成的成像器件的剖面圖。

圖25是示出根據(jù)第三實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖26是示出在第三實施例中在圖25所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖27是示出在第三實施例中在圖26所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖，主要部分的形成已經(jīng)完成的成像器件的剖面圖。

圖28是示出根據(jù)第四實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖29是示出在第四實施例中在圖28所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖30是示出在第四實施例中在圖29所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖31是示出在第四實施例中在圖30所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖32是示出在第四實施例中在圖31所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖33是示出在第四實施例中在圖32所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖，主要部分的形成已經(jīng)完成的成像器件的剖面圖。

圖34是示出根據(jù)第五實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖35是示出在第五實施例中在圖34所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖36是示出在第五實施例中在圖35所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖，主要部分的形成已經(jīng)完成的成像器件的剖面圖。

圖37是示出根據(jù)第六實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖38是示出在第六實施例中在圖37所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖39是示出在第六實施例中在圖38所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖，主要部分的形成已經(jīng)完成的成像器件的剖面圖。

圖40是示出根據(jù)第七實施例的用于成像器件的制造方法的一個工藝的一個示例的剖面圖。

圖41是示出在第七實施例中在圖40所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖42是示出在第七實施例中在圖41所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖。

圖43是示出在第七實施例中在圖42所示的工藝之后要執(zhí)行的一個工藝的一個示例的剖面圖，主要部分的形成已經(jīng)完成的成像器件的剖面圖。

具體實施方式

首先，將描述根據(jù)各個實施例的成像器件的平面結(jié)構(gòu)的一個示例。如圖1所示，在成像器件IS中，外圍電路區(qū)域PHR被布置以使得包圍接收光的像素區(qū)域PER。在像素區(qū)域PER中形成對接收到的光進行光電轉(zhuǎn)換的光電二極管。此外，形成諸如放大晶體管等等之類的像素晶體管(像素元件)，其被配置用于將光電二極管中生成的電子作為模擬信號輸出。在外圍電路區(qū)域PHR中形成外圍電路元件，其執(zhí)行諸如從輸出模擬信號中去除噪聲等的校正，將如此校正的模擬信號轉(zhuǎn)換成數(shù)字信號，并輸出數(shù)字信號。在下面，在各實施例中，將對像素區(qū)域PER和外圍電路區(qū)域PHR的結(jié)構(gòu)示例進行具體說明。

第一實施例

將描述根據(jù)第一實施例的成像器件。如圖2所示，像素區(qū)域PER 和外圍電路區(qū)域PHR由在半導(dǎo)體襯底SUB上的分離絕緣膜STI來限定。在像素區(qū)域PER中形成P型阱PW。在P型阱PW之上形成包括光電二極管PD、柵電極GET等的傳輸晶體管TT以及包括柵電極GEN等的像素晶體管PT。形成包括抗反射膜ARC等的保護膜BF，以便覆蓋光電二極管PD。

在外圍電路區(qū)域PHR中形成多個P型阱PW和多個N型阱NW。在一個P型阱PW之上形成包括柵電極GENH等的NMOS晶體管NHT。在另一P型阱PW之上形成包括柵電極GENL等的NMOS晶體管NLT。此外，在一個N型阱NW之上形成包括柵電極GEPH等的PMOS晶體管PHT。在另一N型阱NW之上形成包括柵電極GEPL等的PMOS晶體管PLT。

NMOS晶體管NHT和PMOS晶體管PHT均是用例如大約3.3伏的高電壓驅(qū)動的場效應(yīng)晶體管。另一方面，NMOS晶體管NLT和PMOS晶體管PLT均是用例如大約1.5伏的低電壓驅(qū)動的場效應(yīng)晶體管。

形成第一層間絕緣膜FIL，以便覆蓋光電二極管PD、傳輸晶體管TT、像素晶體管PT、NMOS晶體管NHT、PMOS晶體管PHT、NMOS晶體管NLT、PMOS晶體管PLT等。

在第一層間絕緣膜FIL的表面之上形成多個第一布線層M1。在像素區(qū)域PER中所關(guān)注的第一布線層MI和預(yù)定的像素晶體管PT等經(jīng)由插塞PG而電耦合在一起。在外圍電路區(qū)域PHR中所關(guān)注的第一布線層M1和諸如NMOS晶體管NHT的一個預(yù)定的外圍晶體管等經(jīng)由該插塞PG而電耦合在一起。

形成第二層間絕緣膜SIL，以便覆蓋多個第一布線層M1。在第二層間絕緣膜SIL的表面之上形成多個第二布線層M2。在像素區(qū)域PER中所關(guān)注的第二布線層M2和一個預(yù)定的布線層M1經(jīng)由過孔V1而電耦合在一起。在外圍電路區(qū)域PHR中所關(guān)注的第二布線層M2和一個預(yù)定的第一布線層M1經(jīng)由該過孔V1而電耦合在一起。

形成第三層間絕緣膜TIL，以便覆蓋多個第二布線層M2。在第 三層間絕緣膜TIL的表面之上形成多個第三布線層M3。在像素區(qū)域PER中所關(guān)注的第三布線層M3和一個預(yù)定的第二布線層M2經(jīng)由過孔V2而電耦合在一起。在外圍電路區(qū)域PHR中所關(guān)注的第三布線層M3和一個預(yù)定的第二布線層M2經(jīng)由該過孔V2而電耦合在一起。

形成第四層間絕緣膜LIL，以便覆蓋多個第三布線層M3。在根據(jù)第一實施例的成像器件中，第四層間絕緣膜LIL充當(dāng)位于最上層上的層間絕緣膜。在外圍電路區(qū)域PHR中的第四層間絕緣膜LIL的表面之上進一步形成包括焊盤的第四布線層M4。另一方面，在像素區(qū)域PER上不形成對應(yīng)于第四布線層M4的任何布線層。

鈍化膜PSF(插入膜)被形成為與在像素區(qū)域PER中的第四層間絕緣膜LIL相接觸，并且被形成為使得覆蓋與外圍電路區(qū)域PHR中的第四層間絕緣膜LIL相接觸的第四布線層M4。鈍化膜PSF被插入在稍后描述的濾色器CF和第四層間絕緣膜LIL之間。在外圍電路區(qū)域PHR中的鈍化膜PSF中形成焊盤開口PK，充當(dāng)焊盤的第四布線層M4通過焊盤開口PK而被相應(yīng)地暴露。

在根據(jù)第一實施例的成像器件中，位于外圍電路區(qū)域PHR中的鈍化膜PSF的膜厚度比位于像素區(qū)域PER中的鈍化膜PSF的膜厚度更厚。這里，位于外圍電路區(qū)域PHR中的鈍化膜PSF是由兩個氮化硅膜構(gòu)成，即氮化硅膜SN1和氮化硅膜SN2。位于像素區(qū)域PER中的鈍化膜PSF由一個氮化硅膜構(gòu)成，即氮化硅膜SN2。

平坦化膜FF1被形成為與像素區(qū)域PER中的鈍化膜PSF接觸。濾色器CF被形成為與平坦化膜FF1接觸。濾色器CF的厚度取決于紅色像素區(qū)域、綠色像素區(qū)域和藍色像素區(qū)域中的每個像素區(qū)域而不同。如圖3所示，在綠色像素區(qū)域GPER中形成的濾色器CFG的厚度是最薄的，在藍色像素區(qū)域BPER中形成的濾色器CFB的厚度是最厚的。在紅色像素區(qū)域RPER中形成的濾色器CFR具有在濾色器CFG和濾色器CFB的厚度之間的厚度。

在像素區(qū)域PER中進一步形成平坦化膜FF2，平坦化膜FF2覆蓋厚度彼此不同的濾色器CFR、CFG和CFB，以便平坦化濾色器CFR、 CFG和CFB。微透鏡ML被布置在平坦化膜FF2的表面之上。成像器件的主要部分如上所述地進行配置。

然后，將描述用于上述成像器件的制造方法的一個示例。如圖4所示，例如通過溝槽分離方法，在半導(dǎo)體襯底SUB上形成分離絕緣膜STI。然后，如圖5所示，通過將P型雜質(zhì)注入半導(dǎo)體襯底SUB中，形成P型阱PW。另外，通過將N型雜質(zhì)注入半導(dǎo)體襯底SUB中，形成N型阱NW。

此后，通過執(zhí)行N型雜質(zhì)的注入、P型雜質(zhì)的注入、導(dǎo)電膜的圖案化等，在像素區(qū)域PER中形成包括光電二極管PD、保護膜BF、柵電極GET等的傳輸晶體管TT以及包括柵電極GEN等的像素晶體管PT。類似地，在外圍電路區(qū)域PHR中形成NMOS晶體管NHT、PMOS晶體管PHT、NMOS晶體管NLT、PMOS晶體管PLT等。

然后，形成例如由TEOS(正硅酸四乙酯)氧化物膜等配置的第一層間絕緣膜FIL(參照圖6)，以覆蓋光電二極管PD、NMOS晶體管NHT等。然后，形成貫穿第一層間絕緣膜FIL的接觸孔，并且在接觸孔中形成包括阻擋膜的導(dǎo)電膜。此后，通過例如在第一層間絕緣膜FIL上執(zhí)行化學(xué)機械拋光處理來形成貫穿第一層間絕緣膜FIL的插塞PG，如圖6所示。

然后，形成導(dǎo)電膜(未示出)諸如例如鋁膜等，以便覆蓋第一層間絕緣膜FIL。然后，如圖7所示，通過在導(dǎo)電膜上執(zhí)行預(yù)定的光刻工藝和蝕刻工藝，形成第一布線層M1。

然后，如圖8所示，形成第二層間絕緣膜SIL，以便覆蓋第一布線層M1。然后，通過執(zhí)行預(yù)定的光刻工藝，形成光致抗蝕劑圖案PR1。然后，通過使用光致抗蝕劑圖案PR1作為蝕刻掩膜，在第二層間絕緣膜SIL上執(zhí)行蝕刻工藝，由此形成通孔TH，第一布線層M1通過該通孔TH而被暴露于外部。此后，去除光致抗蝕劑圖案PR1。

然后，如圖9所示，通過在通孔TH中形成包括阻擋膜的導(dǎo)電膜，形成過孔V1。然后，形成導(dǎo)電膜(未示出)，以覆蓋第二層間絕緣膜SIL，并且通過在導(dǎo)電膜上執(zhí)行預(yù)定的光刻工藝和蝕刻工藝，形成 第二布線層M2。然后，形成第三層間絕緣膜TIL，以便覆蓋第二布線層M2。然后，通過與形成過孔V1相同的工藝來形成過孔V2以便貫穿第三層間絕緣膜TIL。

然后，形成導(dǎo)電膜(未示出)，以覆蓋第二層間絕緣膜SIL，并且通過在導(dǎo)電膜上執(zhí)行預(yù)定的光刻工藝和蝕刻工藝，形成第三布線層M3。然后，形成第四層間絕緣膜LIL，以便覆蓋第三布線層M3。第四層間絕緣膜LIL充當(dāng)最上的層間絕緣膜。然后，在位于外圍電路區(qū)域PHR中的第四層間絕緣膜LIL中形成貫穿第四層間絕緣膜LIL的過孔V3。

然后，形成導(dǎo)電膜(未示出)，以覆蓋第四層間絕緣膜LIL，并且通過在導(dǎo)電膜上執(zhí)行預(yù)定的光刻工藝和蝕刻工藝，在外圍電路區(qū)域PHR中形成包括焊盤的第四布線層M4。另一方面，在像素區(qū)域PER中不形成任何新的布線層。然后，如圖10所示，通過例如等離子體CVD(化學(xué)氣相沉積)方法，形成膜厚度約700nm至約800nm的氮化硅膜SN1，以便覆蓋第四層間絕緣膜LIL。氮化硅膜SN1配置外圍電路區(qū)域PHR中的鈍化膜的一部分。

然后，如圖11所示，通過執(zhí)行預(yù)定的光刻工藝，形成暴露像素區(qū)域PER且覆蓋外圍電路區(qū)域PHR的光致抗蝕劑圖案PR2。然后，如圖12所示，位于像素區(qū)域PER中的氮化硅膜SN1被去除，并且通過使用光致抗蝕劑圖案PR2作為蝕刻掩膜，在暴露的氮化硅膜SN1上執(zhí)行蝕刻工藝，來將第四層間絕緣膜LIL暴露于外部。此后，去除光致抗蝕劑圖案PR2。

然后，如圖13所示，例如通過等離子體CVD方法來形成膜厚度約200nm至約300nm的氮化硅膜SN2。氮化硅膜SN2被形成為使得覆蓋像素區(qū)域PER中的第四層間絕緣膜LIL。氮化硅膜SN2被形成為使得覆蓋外圍電路區(qū)域PHR中的氮化硅膜SN1。以這種方式在像素區(qū)域PER中形成包括氮化硅膜SN2等的鈍化膜PSF。在外圍電路區(qū)域PHR中形成包括氮化硅膜SN1、氮化硅膜SN2等的鈍化膜PSF。

然后，通過執(zhí)行預(yù)定的光刻工藝和蝕刻工藝，在位于外圍電路區(qū) 域PHR中的鈍化膜PSF的部分中形成焊盤開口PK，充當(dāng)焊盤的第四布線層M4通過焊盤開口PK被暴露于外部，如圖14所示。然后，如圖15所示，形成平坦化膜FFq1，以便覆蓋由于在外圍電路區(qū)域PHR中形成焊盤開口PK等而產(chǎn)生的水平差。有機材料被用作平坦化膜FF1的材料，并且通過將有機材料施加于鈍化膜PSF來形成平坦化膜FF1。

然后，如圖16所示，形成濾色器CF。包含顏料的光致抗蝕劑被用作濾色器CF的材料。通過將光致抗蝕劑施加到平坦化膜FF1并在光致抗蝕劑上執(zhí)行預(yù)定光刻工藝來形成濾色器CF。在此場合下，分別形成濾色器CFR、CFG和CFB，其分別對應(yīng)于紅色像素區(qū)域RPER、綠色像素區(qū)域GPER和藍色像素區(qū)域BPER并且厚度相互不同(參見圖3)。

然后，如圖17所示，形成平坦化膜FF2，以覆蓋厚度相互不同的濾色器CF(CFR、CFG和CFB)之間的水平差。與平坦化膜FF1的材料相同的有機材料被用作平坦化膜FF2的材料。通過將有機材料涂覆到濾色器上而形成平坦化膜FF2。然后，如圖18所示，在像素區(qū)域PER中形成微透鏡ML。有機材料被用作微透鏡ML的材料。通過將有機材料涂覆到平坦化膜FF2上并執(zhí)行預(yù)定的光刻工藝和預(yù)定的回流焊工藝來形成微透鏡ML。

然后，通過執(zhí)行預(yù)定的光刻工藝，形成覆蓋像素區(qū)域PER并暴露外圍電路區(qū)域PHR的光致抗蝕劑圖案(未示出)。然后，通過使用光致抗蝕劑圖案作為蝕刻掩膜，在暴露的平坦化膜FF2和FF1上執(zhí)行蝕刻工藝，來去除位于外圍電路區(qū)域PHR中的平坦化膜FF2和FF1，如圖9所示。此后，去除光致抗蝕劑圖案。以這種方式形成成像器件的主要部分。

在上述成像器件中，將位于外圍電路區(qū)域PHR中的鈍化膜PSF的膜厚度制成比位于像素區(qū)域PER中的鈍化膜PSF的膜厚度更厚。由此，能夠充分確保在外圍電路區(qū)域中的耐濕性。將相比較于根據(jù)相對于該點的比較示例的成像器件，來對根據(jù)第一實施例的成像器件進行描述。

如圖20所示，在根據(jù)比較示例的成像器件中，形成位于外圍電路區(qū)域PHR中的鈍化膜PSF，使得具有與位于像素區(qū)域PER中的鈍化膜PSF相同的膜厚度。順便提及，由于其它的配置與圖2中所示的成像器件的那些相同，所以相同的標(biāo)號被指派給相同的部件，并且除非另有要求，否則不重復(fù)其描述。

如已經(jīng)描述的，形成膜厚度相對較薄的鈍化膜作為鈍化膜PSF，以便抑制像素區(qū)域PER中的入射光的衰減。因此，當(dāng)要在外圍電路區(qū)域PHR中形成的鈍化膜PSF被形成為具有與如上所述相對較薄的膜厚度相同的膜厚度時，可以預(yù)料到它會變得難以充分地確保成像器件的耐濕性。

與根據(jù)比較示例的成像器件相反，在根據(jù)第一實施例的成像器件中，位于像素區(qū)域PER中的鈍化膜PSF由單個氮化硅膜構(gòu)成，即氮化硅膜SN2。另一方面，位于外圍電路區(qū)域PHR中的鈍化膜PSF由兩個氮化硅膜構(gòu)成，即氮化硅膜SN1和氮化硅膜SN2。

由此，位于外圍電路區(qū)域PHR中的鈍化膜PSF被形成有比位于像素區(qū)域PER中的鈍化膜PSF的膜厚度更厚的膜厚度。因此，可以充分地確保成像器件的耐濕性，并且可以提高成像器件的可靠性。

另外，在像素區(qū)域PER中，可以抑制入射光的衰減，并且可以抑制由于形成膜厚度相對薄的鈍化膜所引起的成像器件的靈敏度的降低。在根據(jù)第一實施例的成像器件中，可以以這種方式促進耐濕性的提高以及靈敏度的提高。

第二實施例

將描述根據(jù)第二實施例的成像器件。首先，將描述用于成像器件的制造方法的一個示例。順便提及，在第二和后續(xù)實施例中，相同的標(biāo)號被指派給與第一個實施例中的那些部件相同的部件，并且按照需要進行關(guān)于它們的描述。首先，如圖21所示，通過如圖4至圖12所示的那些工藝相同的工藝，在外圍電路區(qū)域PHR中原樣地留下覆蓋第四層間絕緣膜LIL的氮化硅膜SN1，并且在像素區(qū)域PER中去除氮化硅膜SN1并且使第四層間絕緣膜LIL暴露于外部。

然后，如圖22所示，例如通過等離子體CVD方法，形成膜厚度約50nm至約80nm的氮氧化硅膜SON。形成氮氧化硅膜SON以便覆蓋在像素區(qū)域PER中的第四層間絕緣膜LIL。形成氮氧化硅膜SON以便覆蓋在外圍電路區(qū)域PHR中的氮化硅膜SN1。

然后，如圖23所示，例如通過等離子體CVD方法，形成膜厚度約200nm至約300nm的氮化硅膜SN2。氮化硅膜SN2被形成為使得覆蓋像素區(qū)域PER中的氮氧化硅膜SON。氮化硅膜SN2被形成為使得覆蓋外圍電路區(qū)域PHR中的氮氧化硅膜SON。

以這種方式在像素區(qū)域PER中形成在氮氧化硅膜SON之上層疊氮化硅膜SN2的鈍化膜PSF。在外圍電路區(qū)域PHR中形成氮化硅膜SN1、氮氧化硅膜SON和氮化硅膜SN2層疊的鈍化膜PSF。此后，通過與如圖14到圖19中所示的工藝相同的工藝來完成成像器件的主要部分的形成，如圖24所示。

在上述的成像器件中，位于像素區(qū)域PER中的鈍化膜PSF包括氮氧化硅膜SON、氮化硅膜SN2等。另一方面，位于外圍電路區(qū)域PHR中的鈍化膜PSF包括氮化硅膜SN1、氮氧化硅膜SON、氮化硅膜SN2等。

由此，位于外圍電路區(qū)域PHR中的鈍化膜PSF被形成有比位于像素區(qū)域PER中的鈍化膜PSF的膜厚度厚的膜厚度。因此，可以充分地確保成像器件的耐濕性，并且可以提高成像器件的可靠性。

另外，在上述成像器件的像素區(qū)域PER中，可以抑制來自鈍化膜PSF和第四層間絕緣膜LIL之間的界面的入射光的反射。將針對此點進行描述。

氮化硅膜SN2的折射率n為約1.9。包括氧化硅膜如TEOS氧化物膜等的第四層間絕緣膜LIL的折射率n為約1.4至約1.5。氮氧化硅膜SON的折射率n為約1.5至約1.7。氮氧化硅膜SON在像素區(qū)域PER中被插入在第四層間絕緣膜LIL和氮化硅膜SN2之間。

由此，氮氧化硅膜SON(鈍化膜PSF)的折射率和第四層間絕緣膜LIL的折射率之間的差異變得比氮化硅膜SN2的折射率和第四層 間絕緣膜LIL的折射率之間的差異小。因此，可以抑制來自氧氮化硅膜SON(鈍化膜PSF)和第四層間絕緣膜LIL之間的界面的入射光的反射，并且可以進一步提高成像器件的靈敏度。

根據(jù)由本發(fā)明人等人所做出的評估，當(dāng)用固定強度的光照射成像器件并且評估輸出的信號(電壓值)時，可以確認(rèn)的是，與未在像素區(qū)域PER中形成氮氧化硅膜SON的成像器件相比，該電壓值增加了百分之幾。

第三實施例

將描述根據(jù)第三實施例的成像器件。首先，將描述用于成像器件的制造方法的一個示例。首先，如圖25所示，在外圍電路區(qū)域PHR中，通過與如圖4至圖12所示的那些工藝相同的工藝，原樣地留下覆蓋第四層間絕緣膜LIL的氮化硅膜SN1，并且在像素區(qū)域PER中去除氮化硅膜SN1并使得第四層間絕緣膜LIL暴露于外部。

然后，如圖26所示，例如通過等離子體CVD方法，形成膜厚度大約50nm至約80nm的氮氧化硅膜SON1。氮氧化硅膜SON1被形成為使得覆蓋在像素區(qū)域PER中的第四層間絕緣膜LIL。氮氧化硅膜SON1被形成為使得覆蓋在外圍電路區(qū)域PHR中的氮化硅膜SN1。

然后，例如通過等離子體CVD方法，形成膜厚度約200nm至約300nm的氮化硅膜SN2。氮化硅膜SN2被形成為使得覆蓋像素區(qū)域PER中的氮氧化硅膜SON1。氮化硅膜SN2被形成為使得覆蓋外圍電路區(qū)域PHR中的氮氧化硅膜SON1。

然后，例如通過等離子體CVD方法，進一步形成膜厚度約50nm至約80nm的氮氧化硅膜SON2。氮氧化硅膜SON2被形成為使得覆蓋在像素區(qū)域PER中的氮化硅膜SN2。氮氧化硅膜SON2被形成為使得覆蓋在外圍電路區(qū)域PHR中的氮化硅膜SN2。

以這種方式在像素區(qū)域PER中形成氮氧化硅膜SON1、氮化硅膜SN2和氮氧化硅膜SON2層疊的鈍化膜PSF。在外圍電路區(qū)域PHR中形成氮化硅膜SN1、氮氧化硅膜SON1、氮化硅膜SN2和氮氧化硅膜SON2層疊的鈍化膜PSF。此后，通過與如圖14到圖19中所示的 工藝相同的工藝來完成成像器件的主要部分的形成，如圖27所示。

在上述的成像器件中，位于像素區(qū)域PER中的鈍化膜PSF包括氮氧化硅膜SON1、氮化硅膜SN2、氮氧化硅膜SON2等。另一方面，位于外圍電路區(qū)域PHR中的鈍化膜PSF包括氮化硅膜SN1、氮氧化硅膜SON1、氮化硅膜SN2、氮氧化硅膜SON2等。

由此，位于外圍電路區(qū)域PHR中的鈍化膜PSF被形成有比位于像素區(qū)域PER中的鈍化膜PSF的膜厚度厚的膜厚度。因此，可以充分地確保成像器件的耐濕性，并且可以提高成像器件的可靠性。

另外，在上述成像器件的像素區(qū)域PER中，類似于在第二實施例中描述的配置，氮氧化硅膜SON1被插入在第四層間絕緣膜LIL和氮化硅膜SN2之間。由此，氮氧化硅膜SON1的折射率和第四層間絕緣膜LIL的折射率之間的差異變得比氮化硅膜SN2的折射率和第四層間絕緣膜LIL的折射率之間的差異小，并且由此可以抑制來自氧氮化硅膜SON1和第四層間絕緣膜LIL之間的界面的入射光的反射。

另外，在上述成像器件的像素區(qū)域PER中，可以抑制來自平坦化膜FF1和鈍化膜PSF之間的界面的入射光的反射。將針對此點進行描述。

氮化硅膜SN2的折射率n為約1.9。由有機材料如樹脂等制成的平坦化膜FF1的折射率n為約1.4至約1.5。氮氧化硅膜SON2的折射率n為約1.5至約1.7。氮氧化硅膜SON2在像素區(qū)域PER中被插入在平坦化膜FF1和氮化硅膜SN2之間。

由此，平坦化膜FF1的折射率和氮氧化硅膜SON2(鈍化膜PSF)的折射率之間的差異變得比平坦化膜FF1的折射率和氮化硅膜SN2的折射率之間的差異小。因此，可以抑制來自平坦化膜FF1和氮氧化硅膜SON2(鈍化膜PSF)之間的界面的入射光的反射。

在上述的成像器件中，可以抑制來自平坦化膜FF1和鈍化膜PSF之間的界面以及鈍化膜PSF和第四層間絕緣膜LIL之間的界面的入射光的反射，并且以這種方式可以進一步提高成像器件的靈敏度。

第四實施例

將描述根據(jù)第四實施例的成像器件。首先，將描述用于成像器件的制造方法的一個示例。首先，如圖28所示，通過如圖4至圖12所示的那些工藝相同的工藝，在像素區(qū)域PER中暴露氮化硅膜SN1并且在外圍電路區(qū)域PHR中形成覆蓋氮化硅膜SN1的光致抗蝕劑圖案PR2。

然后，如圖29所示。通過使用光致抗蝕劑圖案PR2作為蝕刻掩膜來執(zhí)行蝕刻工藝，去除在像素區(qū)域PER中的暴露于外部的氮化硅膜SN1，并且從而將第四層間絕緣膜LIL的表面暴露于外部。暴露的第四層間絕緣膜LIL通過進一步連續(xù)地執(zhí)行蝕刻工藝而被蝕刻。

從而，如圖30所示，位于像素區(qū)域PER中的第四層間絕緣膜LIL的表面位于比位于外圍電路區(qū)域PHR中的第四層間絕緣膜LIL的表面的位置更低的位置處。此后，如圖31所示，光致抗蝕劑圖案PR2被去除并且位于外圍電路區(qū)域PHR中的氮化硅膜SN1被暴露于外部。

然后，如圖32所示，例如通過等離子體CVD方法，形成膜厚度為約200nm至約300nm的氮化硅膜SN2。氮化硅膜SN2被形成為使得覆蓋在像素區(qū)域PER中的第四層間絕緣膜LIL。氮化硅膜SN2被形成為使得覆蓋在外圍電路區(qū)域PHR中的氮化硅膜SN1。

以這種方式在像素區(qū)域PER中形成包括氮化硅膜SN2等的鈍化膜PSF。在外圍電路區(qū)域PHR中形成氮化硅膜SN1和氮化硅膜SN2層疊的鈍化膜PSF。此后，通過與如圖14到圖19中所示的工藝相同的工藝來完成成像器件的主要部分的形成，如圖33所示。

在上述的成像器件中，位于外圍電路區(qū)域PHR中的鈍化膜PSF被形成有比位于像素區(qū)域PER中的鈍化膜PSF的膜厚度厚的膜厚度，并且從而可以充分地確保所述成像器件的耐濕性，類似于第一實施例中所描述的配置。

另外，在上述的成像器件中，在像素區(qū)域PER中的第四層間絕緣膜LIL的表面位于比在外圍電路區(qū)域PHR中的第四層間絕緣膜LIL的表面的位置更低的位置處。因此，在像素區(qū)域PER中的鈍化膜PSF和第四層間絕緣膜LIL之間的界面(界面A)位于比在外圍電路區(qū)域 PHR中的鈍化膜PSF和第四層間絕緣膜LIL之間的界面(界面B)的位置更低的位置處。

從而，光入射在其上的微透鏡ML和光電二極管PD之間的距離變得比當(dāng)界面A與界面B是在同一水平(位置)處時所獲得的距離更短(輪廓更低)。因此，可以進一步抑制入射光的衰減，并且可以可靠地抑制成像器件的靈敏度的降低。

第五實施例

將描述根據(jù)第五實施例的成像器件。首先，將描述用于成像器件的制造方法的一個示例。首先，在與如圖4至圖11中所示的工藝相同的工藝已被執(zhí)行并且然后與如圖30和圖31中所示的工藝相同的工藝已被執(zhí)行之后，位于像素區(qū)域PER中的第四層間絕緣膜LIL的表面位于比位于外圍電路區(qū)域PHR中的第四層間絕緣膜LIL的表面的位置更低的位置處，并且位于外圍電路區(qū)域PHR中的氮化硅膜SN1被暴露于外部，如圖34所示。

然后，如圖35所示，例如通過等離子體CVD方法，形成膜厚度約50nm至約80nm的氮氧化硅膜SON。然后，例如通過等離子體CVD方法，形成膜厚度約200nm至約300nm的氮化硅膜SN2。

以這種方式在像素區(qū)域PER中形成在氮氧化硅膜SON之上層疊氮化硅膜SN2的鈍化膜PSF。在外圍電路區(qū)域PHR中形成氮化硅膜SN1、氮氧化硅膜SON和氮化硅膜SN2層疊的鈍化膜PSF。此后，通過與如圖14到圖19中所示的工藝相同的工藝來完成成像器件的主要部分的形成，如圖36所示。

在上述的成像器件中，類似于在第二實施例中所述的配置，位于外圍電路區(qū)域PHR中的鈍化膜PSF被形成有比位于像素區(qū)域中的鈍化膜PSF的膜厚度厚的膜厚度，并且因而可以充分地確保成像器件的耐濕性。

此外，類似于第二實施例中描述的配置，氮氧化硅膜SON(折射率n：約1.5至約1.7)在像素區(qū)域PER中被插入在第四層間絕緣膜LIL(折射率n：約1.4至約1.5)和氮化硅膜SN2(折射率n：約1.9) 之間。從而，可以抑制來自氮氧化硅膜SON(鈍化膜PSF)和第四層間絕緣膜LIL之間的界面的入射光的反射。

另外，在上述的成像器件中，類似于第四實施例中描述的配置，在像素區(qū)域PER中的鈍化膜PSF和第四層間絕緣膜LIL之間的界面(界面A)位于比在外圍電路區(qū)域PHR中的鈍化膜PSF和第四層間絕緣膜LIL之間的界面(界面B)的位置更低的位置處。

從而，光入射在其上的微透鏡ML和光電二極管PD之間的距離變得比當(dāng)界面A與界面B是在同一水平(位置)處時所獲得的距離更短(輪廓更低)。因此，可以進一步抑制入射光的衰減，并且可以可靠地抑制成像器件的靈敏度的降低。

第六實施例

將描述根據(jù)第六實施例的成像器件。首先，將描述用于成像器件的制造方法的一個示例。首先，在與如圖4至圖11中所示的工藝相同的工藝已被執(zhí)行并且然后與如圖30和圖31中所示的工藝相同的工藝已被執(zhí)行之后，如圖37所示，位于像素區(qū)域PER中的第四層間絕緣膜LIL的表面位于比位于外圍電路區(qū)域PHR中的第四層間絕緣膜LIL的表面的位置更低的位置處，并且位于外圍電路區(qū)域PHR中的氮化硅膜SN1被暴露于外部。

然后，如圖38所示，例如通過等離子體CVD方法，形成膜厚度約50nm至約80nm的氮氧化硅膜SON1。然后，例如通過等離子體CVD方法，形成膜厚度約200nm至約300nm的氮化硅膜SN2。然后，例如通過等離子體CVD方法，形成膜厚度約50nm至約80nm的氮氧化硅膜SON2。

以這種方式在像素區(qū)域PER中形成氮氧化硅膜SON1、氮化硅膜SN2和氮氧化硅膜SON2層疊的鈍化膜PSF。在外圍電路區(qū)域PHR中形成氮化硅膜SN1、氮氧化硅膜SON1、氮化硅膜SN2和氮氧化硅膜SON2層疊的鈍化膜PSF。此后，通過與如圖14到圖19中所示的工藝相同的工藝來完成成像器件的主要部分的形成，如圖39所示。

在上述的成像器件中，類似于在第三實施例中所述的配置，位于 外圍電路區(qū)域PHR中的鈍化膜PSF被形成有比位于像素區(qū)域中的鈍化膜PSF的膜厚度厚的膜厚度，并且因而可以充分地確保成像器件的耐濕性。

此外，類似于第三實施例中描述的配置，氮氧化硅膜SON1(折射率n：約1.5至約1.7)在像素區(qū)域PER中被插入在第四層間絕緣膜LIL(折射率n：約1.4至約1.5)和氮化硅膜SN2(折射率n：約1.9)之間。然后，氮氧化硅膜SON2(折射率n：約1.5至約1.7)被插入在平坦化膜FF1(折射率n：約1.4至約1.5)和氮化硅膜SN2(折射率n：約1.9)之間。

由此，可以抑制來自平坦化膜FF1和氮氧化硅膜SON2(鈍化膜PSF)之間的界面的入射光的反射，并且也可以抑制來自氮氧化硅膜SON1和第四層間絕緣膜LIL之間的界面的入射光的反射。

另外，在上述的成像器件中，類似于第四實施例中描述的配置，在像素區(qū)域PER中的鈍化膜PSF和第四層間絕緣膜LIL之間的界面(界面A)位于比在外圍電路區(qū)域PHR中的鈍化膜PSF和第四層間絕緣膜LIL之間的界面(界面B)的位置更低的位置處。

從而，光入射在其上的微透鏡ML和光電二極管PD之間的距離變得比當(dāng)界面A與界面B是在同一水平(位置)處時所獲得的距離更短(輪廓更低)。因此，可以進一步抑制入射光的衰減，并且可以可靠地抑制成像器件的靈敏度的降低。

第七實施例

將描述根據(jù)第七實施例的成像器件。首先，將描述用于成像器件的制造方法的一個示例。首先，如圖40所示，通過如圖4至圖10所示的那些工藝相同的工藝，形成膜厚度約700nm至約800nm的氮化硅膜SN1，以便覆蓋第四層間絕緣膜LIL。

然后，如圖41所示，在氮化硅膜SN1的整個表面上執(zhí)行各向異性蝕刻工藝，并且由此原樣地留下位于每個第四布線層M4的每個側(cè)面上的氮化硅膜SN1的部分，并且去除位于第四層間絕緣膜LIL的上表面之上的氮化硅膜SN1的部分。由此，在外圍電路區(qū)域PHR中 的每個第四布線層M4的每個側(cè)面上形成側(cè)壁氮化物膜SW。

然后，如圖42所示，例如通過等離子體CVD方法，形成膜厚度約200nm至約300nm的氮化硅膜SN2。在像素區(qū)域PER中氮化硅膜SN2被形成為使得覆蓋第四層間絕緣膜LIL。在外圍電路區(qū)域PHR中氮化硅膜SN2被形成為使得覆蓋第四布線層M4和側(cè)壁氮化物膜SWN。

以這種方式在像素區(qū)域PER中形成包括氮化硅膜SN2等的鈍化膜PSF。在外圍電路區(qū)域PHR中形成包括側(cè)壁氮化物膜SWN、氮化硅膜SN2等的鈍化膜PSF。此后，如圖43所示，通過與如圖14到圖19中所示的工藝相同的工藝來完成成像器件的主要部分的形成。

在上述的成像器件的外圍電路區(qū)域PHR中，形成側(cè)壁氮化物膜SWN，以便覆蓋相應(yīng)第四布線層M4的側(cè)面，并且進一步形成氮化硅膜SN2，以便覆蓋側(cè)壁氮化物膜SWN和第四布線層M4。由此，可以充分確保成像器件的耐濕性，并且可以提高成像器件的可靠性。

而且，由于通過在氮化硅膜的整個表面上執(zhí)行各向異性蝕刻工藝可以簡單地形成覆蓋相應(yīng)第四布線層M4的側(cè)面的側(cè)壁氮化物膜SWN，并且它不要求執(zhí)行光刻工藝，所以還可以抑制生產(chǎn)成本的增加。

此外，類似于第一實施例中描述的配置，在像素區(qū)域PER中形成相對薄的鈍化膜PSF(氮化硅膜SN2)，因而可以抑制入射光的衰減，并且可以抑制成像器件的靈敏度的降低。

順便提及，在相應(yīng)實施例中描述的成像器件的配置可以按照需求以多種方式相互結(jié)合。此外，雖然在根據(jù)每個實施例的成像器件中，關(guān)于要被布置的布線層的數(shù)量，通過以舉例的方式采取3個布線層被布置在像素區(qū)域PER中以及四個布線層被布置在外圍電路區(qū)域PHR中的例子已經(jīng)做出了描述，但是布線層的上述數(shù)量只是一個示例，布線層的數(shù)量不限于此。被布置在外圍電路區(qū)域PHR中的布線層的數(shù)量可以與被布置在像素區(qū)域PER中的布線層的數(shù)量相同或比其更大。

雖然在上述中，由本發(fā)明人等人提出的本發(fā)明已經(jīng)在本發(fā)明的優(yōu)選實施例的基礎(chǔ)上具體地描述，但不用說，本發(fā)明并不限于上述的實 施例，并且可以在不脫離本發(fā)明的要旨的范圍內(nèi)以各種方式被改變和修改。

第七實施例包括以下構(gòu)成元件。

[附錄1]

一種成像器件包括

半導(dǎo)體襯底，

像素區(qū)域和外圍電路區(qū)域，在半導(dǎo)體襯底上分別被限定，

像素元件，被形成在像素區(qū)域中并且包括光電轉(zhuǎn)換單元的，

外圍電路元件，被形成在外圍電路區(qū)域中，

多層布線結(jié)構(gòu)，被形成為使得覆蓋所述像素元件和所述外圍電路元件，并且包括多個布線層和多個層間絕緣膜，

濾色器，被形成在像素區(qū)域中使得覆蓋所述多層布線結(jié)構(gòu)，

微透鏡，被形成在濾色器之上，

插入膜，被插入在位于所述多個層間絕緣膜中的最上位置處的最上層絕緣膜和所述濾色器之間，并且與所述最上層絕緣膜相接觸地從所述像素區(qū)域延伸到所述外圍電路區(qū)域，和

外圍布線層，被形成在位于所述外圍電路區(qū)域中的最上層絕緣膜的表面之上，其中

在所述外圍電路區(qū)域中，所述插入膜包括

在每個外圍布線層的每個側(cè)面上形成的第一部分，和

從所述像素區(qū)域延伸并覆蓋所述第一部分和每個外圍布線層的第二部分。