專利名稱：半導(dǎo)體存儲器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器的制造方法，特別涉及一種動態(tài)隨機存取存儲器(DRAM)的制造方法，這種動態(tài)隨機存取存儲器具有大大改進了單元電容和增加了的可靠性，通過集成多個單位單元來實現(xiàn)，而每個單元由一個傳輸晶體管和一個電荷存儲電容器組成。
隨著半導(dǎo)體存儲器集成度變得越大，每單位單元占有的表面面積就越小。一般來說，當(dāng)減少單元尺寸時，DRAM和每一單元中的電荷存儲電容器的有效面積也要減少，這將導(dǎo)致電容減少。在上述的DRAM單元中，電容的減少必然導(dǎo)致軟差錯(softerrors)的增加，該差錯是由α粒子產(chǎn)生的噪聲電荷的流入量引起的。因此，在減少單元尺寸的同時通過擴展電容器的有效面積增加單元電容是半導(dǎo)體存儲器高集成化中的主要任務(wù)。
為了滿足這一要求，自從70年代后期，就已使用了疊層電容器單元(STC)。STC單元一般是這樣構(gòu)成的在半導(dǎo)體基片的有源區(qū)內(nèi)形成MOS晶體管，其電容器通過掩埋的接觸點和MOS晶體管的源區(qū)相連，而電容器的存儲電極水平地延伸到晶體管柵極的上部并位于掩埋接觸點的中心，因此，形成具有疊層電容結(jié)構(gòu)的單元。該結(jié)構(gòu)能增加在上述存儲電極和相對于存儲電極而形成的平板電極之間所形成的電容器的有效面積。
參考通用的STC單元的制造工藝，首先，在半導(dǎo)體基片的有源區(qū)形成一MOS晶體管，然后形成高溫氧化膜(HTO)，以便使MOS晶體管的柵極絕緣，再在上述MOS晶體管的源區(qū)上面形成掩埋的接觸點。此后，淀積多晶硅以形成存儲電極，采用常規(guī)光刻工藝對其構(gòu)圖，于是，形成電容器的存儲電極。在那以后，相應(yīng)于上述存儲電極形成一層電介質(zhì)薄膜和平板電極，然后形成位線，便完成STC單元。
然而，通常的STC單元存儲電極的絕對有效區(qū)域必然隨單元尺寸而減少，而該單元尺寸也由于半導(dǎo)體存儲器件越來越高的集成度而繼續(xù)減少。因此，上述STC單元結(jié)構(gòu)無法適用于制造集成度超出一定限度(例如16Mb)的DRAM器件。
與此同時，可以采用高電介質(zhì)薄膜，即氧化鉭(Ta2O5)薄膜，作為增加存儲器單元電容器的電容量的另一種方法。然而，當(dāng)使用氧化鉭時，和使用氧化硅或者使用氮化硅時相比較，漏電流將增加。
提出了一種溝槽電容器，并且把它作為增加單元電容量的另外一種方法，其中，在半導(dǎo)體基片內(nèi)形成溝槽，再在槽內(nèi)形成電容器。然而，在16Mb的溝槽DRAM器件中，要隔離相鄰的電容器而又沒有有干擾，那是很難達到的。
另一方面，提出了一種翅狀結(jié)構(gòu)的電容器，以便借助于擴展電容器的有效面積來增加單元的電容量。這種結(jié)構(gòu)，由于它相對簡單的制造工藝和能保證大的單元電容，所以目前已引起很多研究者重視。
翅狀結(jié)構(gòu)的電容器是一種疊層電容器，它包括由多層導(dǎo)電層和把每個導(dǎo)電層隔開的隔離層組成的存儲電極。因為每個導(dǎo)電層的頂面、底面和側(cè)面均可被用作電容器的有效面積，所以這種結(jié)構(gòu)非常有利于高度集成化。
下面參考

圖1-圖5說明制造上述翅狀結(jié)構(gòu)電容器的一種常規(guī)方法(見“3-DimensionalStackedCapacitorCellfor16Mand64MDRAMs”byT.Emaetal.，IEDM，88，pp592-595)。
圖1是表示在半導(dǎo)體基片源區(qū)中形成的晶體管的剖面圖，在基片上淀積有交替的絕緣和導(dǎo)電材料層。
更具體地說，在半導(dǎo)體基片1上進行一種常規(guī)的LOCOS隔離法，使之能區(qū)分由場氧化膜2組成的無源區(qū)與由場氧化膜2限定的有源區(qū)。在有源區(qū)中形成由柵絕緣膜3、柵電極4、源區(qū)5和漏區(qū)6構(gòu)成的MOS晶體管在形成上述晶體管的柵電極4的圖形時，同時在場氧化膜2上形成的字線4-1。然后，為了隔離柵電極4，在所得結(jié)構(gòu)的整個表面上形成作為腐蝕阻擋層的氮化膜7。按順序在氮化硅膜7上面形成第一氧化硅層8a(即絕緣層)、第1多晶硅層9a(即導(dǎo)電層)和第二氧化硅層8b(即絕緣層)。此時，例如雙翅狀結(jié)構(gòu)交替地形成一層雙堆疊氧化硅層和一層單一的多晶硅層。(另一方面，3翅狀結(jié)構(gòu)是交替地形成一層3堆疊氧化硅層和2層多晶硅層。)圖2是表示在源區(qū)5上面形成接觸孔以后，在所得結(jié)構(gòu)的整個表面上形成導(dǎo)電層的剖面圖。
更詳細地說，借助掩模圖形在源區(qū)5上形成接觸孔，以便連接源區(qū)和電容器的存儲電極。然后，通過包括接觸孔的半導(dǎo)體基片的整個表面上淀積多晶硅而形成導(dǎo)電層，即第2多晶硅層9b，在上述半導(dǎo)體基片上，已經(jīng)按順序地形成了第1和第2氧化硅層8a和8b及第1多晶硅層9a。
圖3是表面通過使所得的結(jié)構(gòu)形成圖形而得到的電容器存儲電極圖形的剖面圖。
也就是說，用一掩模圖形按順序地進行腐蝕，該掩模圖形保留以接觸孔為中心的一定范圍之內(nèi)的第1和第2多晶硅層9a和9b及第2氧化層8b的選定部分，于是，形成了具有2層多晶硅的翅狀結(jié)構(gòu)的存儲電極圖形。
圖4是表示加工完了的電容器存儲電極的剖面圖。也就是通過濕法腐蝕，除掉保留在多晶硅9a和9b間的第2氧化層8b和在氮化硅7上形成的第1氧化層8a，而由此完成制造翅狀結(jié)構(gòu)的存儲電極9。此時，氮化硅膜7起抗腐蝕層的作用，以防止由于腐蝕工藝損傷晶體管。
圖5是表示加工完了的電容器和位線的剖面圖。即，在存儲電極9的頂面形成電介質(zhì)膜13，在如此得到的整個表面上淀積多晶硅層，然后進行布圖以便形成平板電極14。以后，為了把平板電極14與后面形成的位線隔離開而形成絕緣層15。在漏區(qū)6上形成接觸孔后，在半導(dǎo)體基片的整個表面上淀積導(dǎo)電材料形成位線16。
因為上述常規(guī)翅狀結(jié)構(gòu)電容器(已由T，Ema公開)能夠按需要增加它的有效面積，所以能保證足夠的單元電容，但是仍然存在下列問題。
第1，形成存儲電極圖形的腐蝕工藝是借助于反應(yīng)離子腐蝕方法，交替地腐蝕多晶硅層和氧化硅層而進行的。因此，這種方法過于復(fù)雜并因改變各層腐蝕工藝而損傷存儲電極的表面，以致降低單元電容的可靠性。
第2，當(dāng)按順序相應(yīng)地腐蝕氧化硅層和多晶硅層時，如果除掉它們的過腐蝕加工是不足的，在要避免形成存儲電極的外圍電路區(qū)域中容易產(chǎn)生縱向條。
第3，因為常規(guī)的翅狀結(jié)構(gòu)是要形成垂直多層結(jié)構(gòu)的存儲電極，單元的構(gòu)形很差。也說是，形成接觸孔和存儲電極圖形的光刻裕度會下降。
本發(fā)明的一個目的是提供一種半導(dǎo)體器件的制造方法，該方法能保證電容器有足夠大的有效面積，又減少掩埋接觸孔的寬度，由此，提供了一種改善了的形成接觸孔的加工裕度，增大了存儲器的集成化。
本發(fā)明的另一個目的是提供一種半導(dǎo)體器件的制造方法，通過防止電容器存儲電極的表面被電極損傷和防止存儲電極在它的翅狀連接處被斷裂，能形成穩(wěn)定的存儲電極。
本發(fā)明的再一個目的是提供了一種半導(dǎo)體器件的制造方法，其中提供了改善了的單元布局。
為了實現(xiàn)本發(fā)明的上述目的，提供了一種半導(dǎo)體存儲器的制造方法，其中包括下列步驟在半導(dǎo)體基片的要形成晶體管的表面區(qū)域上，按順序地形成第1絕緣層和第1導(dǎo)電層;在第1導(dǎo)電層上形成能被濕法腐蝕的平面化的第1材料層;形成一個接觸孔以便在第1材料層的預(yù)定區(qū)域露出半導(dǎo)體基片;在包括接觸孔的第1材料層上形成第2導(dǎo)電層;在第2導(dǎo)電層上從接觸孔中心向外到一預(yù)定距離的范圍內(nèi)形成光刻膠圖形;利用光刻膠圖形作為腐蝕掩模，腐蝕在光刻膠圖形下面的第2導(dǎo)電層;濕法腐蝕第2導(dǎo)電層下面的第1材料層;以及利用光刻膠圖形作為腐蝕的掩模腐蝕形成在第1材料層下面的第1導(dǎo)電層，由此形成由第1和第2導(dǎo)電層剩余部分組成的電容器的存儲電極。
另外，提供一種半導(dǎo)體存儲器的制造方法，該方法包括下列步驟在半導(dǎo)體基片的形成晶體管的表面區(qū)域上，形成第1絕緣層和第1導(dǎo)電層;在第1導(dǎo)電層上面形成腐蝕速率大于第1導(dǎo)電層的第2材料層，并相繼形成均勻厚度的第2導(dǎo)電層;形成接觸孔，以便露出第2材料層的預(yù)定區(qū)域中的半導(dǎo)體基片;在包括接觸孔的第2材料層上面形成第2導(dǎo)電層;形成一個光刻膠圖形，其范圍從接觸孔中心向外到一個預(yù)定距離處;利用光刻膠作為腐蝕掩模，腐蝕在光刻膠圖形下面的第2導(dǎo)電層;濕法腐蝕第2導(dǎo)電層下面的第2材料層;利用光刻膠圖形作為腐蝕掩模，腐蝕第2材料層下面形成的第1導(dǎo)電層，由此形成由第1和第2導(dǎo)電層組成的電容的存儲電極。
因為在本發(fā)明中，在第1導(dǎo)電層上形成的上述第1或第2材料層，其腐蝕速率比上述第1導(dǎo)電層塊，所以上述第1導(dǎo)電層保留著向接觸孔內(nèi)伸展的形狀。這是因為在形成接觸孔時，上述第1導(dǎo)電層作為上述第1和第2材料層的腐蝕阻擋層，要使電容器的存儲電極和晶體管的源區(qū)相連。
因此，即使使用常規(guī)接觸孔掩模，也可以減小接觸孔的寬度，而在形成相同尺寸接觸時，可以使用具有較大曝光區(qū)的掩模。
另外，因為第1和第2材料層是由可進行濕法腐蝕的材料組成的，所以能減小外圍電路產(chǎn)生縱向條的危險而不發(fā)生過腐蝕，也能減少對存儲電極的損環(huán)。
通過參考下列附圖詳細地敘述它的最佳實施例，本發(fā)明的上述目的和其它優(yōu)點將更加清楚。
圖1到圖5是表示制造具有常規(guī)翅狀結(jié)構(gòu)電容器的DRAM單元的方法的剖面圖。
圖6到圖15是表示按本發(fā)明第1實施例制造DRAM單元方法的剖面圖。
圖16到圖21是表示按本發(fā)明第2實施例制造DRAM單元方法的剖面圖。
下文，參考下述實施例說明本發(fā)明。
實施例1圖6到圖15是表示按照本發(fā)明第1實施例制造DRAM單元方法的剖面圖。下面參考附圖詳細地敘述本發(fā)明的第1實施例。
圖6表示在半導(dǎo)體基片21上面形成場氧化膜22的一個步驟。用局部氧化法(LOCOS)等常規(guī)的隔離方法在半導(dǎo)體基片21上形成場氧化膜22的無源區(qū)和由上述場氧化膜22圍繞的元件有源區(qū)。
圖7是說明在半導(dǎo)體基片21的有源區(qū)形成柵極24和在無源區(qū)上形成字線24-1這一步驟的剖面圖。具體地說，在半體基片21上形成柵絕緣膜23之后，形成柵電極24的導(dǎo)電層(形成柵電極的材料層)，在其上形成用作第1HTO膜25的高溫氧化膜(HTO)。然后，通過常規(guī)的光刻工藝同時將導(dǎo)電層刻出圖形，分別在有源區(qū)和無源區(qū)中形成柵電極24和字線24-1。此時，在柵電極24上形成的第1HTO膜25厚度為1000
～3000
，以便腐蝕加工源區(qū)上面的掩埋接觸孔時，防止接觸孔中的存儲電極和柵電極24之間發(fā)生短路。不過，如果需要，可省去形成第1HTO膜25的步驟。
圖8是表示形成晶體管的源/漏區(qū)27和28這一步驟的剖面圖。利用源/漏離子注入形成源區(qū)27和漏區(qū)28，其中不會發(fā)生離子注入到柵電極，因為極電極24上面的第1HTO膜25或柵電極24(當(dāng)未形成第1HTO膜時)會阻擋離子注入其中。然后，在基片的整個表面上形成隨后要被腐蝕的HTO膜，而在柵電極24和第1HTO膜25的側(cè)壁上形成第2HTO隔離層26。
圖9是說明為了隔離電容器在如此得到的圖8的整個結(jié)構(gòu)上面形成第3HTO膜這一步驟的剖面圖，其上形成第1導(dǎo)電層30，以便形成電容器的翅狀存儲電極。
由多晶硅形成的第1導(dǎo)電層30不僅起到擴大電容器有效面積的作用，而且在為形成掩埋接觸進行腐蝕時也起到腐蝕阻擋膜的作用?？紤]到整個單元的構(gòu)形、擴大的有效面積和接觸孔的尺寸，要薄薄地形成第1導(dǎo)電層30，例如，厚約500
到3000
。采用把砷注入到多晶硅、利用POCl3淀積摻雜，或者利用摻雜多晶硅形成第1導(dǎo)電層30，那都沒有區(qū)別。
圖10上表示在第1導(dǎo)電層30上形成平面化的第1材料層31后為形成用于形成接觸孔的光刻膠圖形這一步驟的剖面圖。為了形成平面化的第1材料層31，在第1導(dǎo)電層30的頂部淀積能回流的硼磷硅玻璃(BPSG)，其厚度約為2500
到4000
，然后使其回流，將表面平面化。此時，應(yīng)該使回流工藝的溫度應(yīng)保持在850°以下，以便不破壞已經(jīng)形成的晶體管的特性。在形成掩埋接觸之前，利用BPSG膜31使基片平面化，是為保證形成掩埋接觸和相繼形成的存儲電極的光刻工藝有足夠大的加工裕度。然后，在平面化的BPSG膜31上涂覆光刻膠，利用掩埋接觸掩模進行光刻工藝，以便形成光刻圖形32。此時，該掩埋接觸掩模的曝光面積比使用制造一個STC單元所用的常規(guī)掩埋觸掩所用的要大。當(dāng)進行掩埋接觸光刻加工時，使用有較大曝光面積的掩埋接觸掩模能使接觸孔容易開孔。同時，如果這樣使用常規(guī)的掩埋接觸掩模，和常規(guī)工藝相比，可減小接觸孔的寬度，而有利用集成化。因此，擴大了掩模選擇的范圍。
圖11是表示接觸孔33以后除去光刻膠圖形32這一步驟的剖面圖。具體地說，在腐蝕由光刻膠圖形32露出的BPSG時，第1導(dǎo)電層30作為BPSG膜31的腐蝕阻擋層，因為BPSG膜31的腐蝕速率比第1導(dǎo)電層30的大。然后，按順序除去露出的第1導(dǎo)電層30和第3HTO膜29，再除掉用作掩埋接觸圖形的光刻膠圖形32，這就完成了掩埋接觸孔33的形成。這里，腐蝕以后，由于第1導(dǎo)電層和BPSG膜的腐蝕速率不同，第1導(dǎo)電層30露出的邊緣向接觸孔中心稍微伸出BPAM膜31之外。在接著腐蝕第3HTO膜29時，第1導(dǎo)電層30的伸出部分起腐蝕掩模的作用。因此，較小的掩埋接觸孔33寬度進一步變窄，由此防止填充在掩埋接觸孔33中相繼產(chǎn)生的導(dǎo)電層和柵電極24或字線24-1之間發(fā)生短路。
圖12是說明在包括接觸孔33的BPSG膜31上面形成第2導(dǎo)電層34和形成光刻膠圖形35這一步驟的剖面圖，以便形成存儲電極。為了形成構(gòu)成存儲電極的第2導(dǎo)電層34，在形掩埋接觸孔33的整個基片上面淀積多晶硅，然后利用砷離子注入或POCl3把雜質(zhì)摻入多晶硅中以便形成存儲電極的第二導(dǎo)電層34。第2導(dǎo)電層34的厚度約為1000
到3000
。另一方面，實際上也可利用摻雜多晶硅作為第2導(dǎo)電層34的材料。涂覆光刻膠，并通過光刻工藝形成光刻膠圖形35，其中，使用形成存儲電極的掩模。此處，可使用形成STC單元的存儲電極的常規(guī)掩模。
圖13是表示利用光刻膠圖形35作為腐蝕掩模腐蝕第2導(dǎo)電層34和BPSG膜31的步驟的剖面圖。首先，腐蝕由光刻圖形35露出的第2導(dǎo)電層34。此時，因為第2導(dǎo)電層34下面的BPSG膜31很厚，所以過腐蝕第2導(dǎo)電層34不存在問題。因此，消除了在外圍電路內(nèi)產(chǎn)生縱向條的危險。然后，用HF或者緩沖氧化腐蝕劑(BOE)溶液，濕法腐蝕留下來的BPSG膜31。此時，簡化該工藝，并且完全除掉BPSG膜，因為使用濕法腐蝕而不是用常規(guī)的干法腐蝕。通過濕法腐蝕工藝所露出的第2導(dǎo)電層34的下面和側(cè)面的表面，都可用作存儲電極的有效面積。
圖14是表示形成電容器存儲電極這一步驟的剖面圖。更詳細地說，為使光刻膠粘附性良好，要烘焙和固化保留下來的光刻膠圖形35。而后，通過用光刻膠圖形35作為腐蝕腌模腐蝕第1導(dǎo)電層30，形成由第1和第2導(dǎo)電層組成的雙翅狀結(jié)構(gòu)的存儲電極。
圖15是表示完成電容器和形成位線39的步驟的剖面圖。即，在露出的存儲電極的整個表面上形成電介質(zhì)膜36，例如，氧化物/氮化物/氧化物(ONO)，再在所得到的整個表面上形成第3導(dǎo)電層以便形成平板電極37。此后，為了隔離位線(以后形成的)和平板電極37而形成絕緣膜38。然后，在漏區(qū)28上形成接觸孔。如此得到的整個表面上形成第4導(dǎo)電層，以便形成位線39，由此完成電容器的制造工藝。
根據(jù)如圖6到圖15所示的實施例1所公開的半導(dǎo)體存儲器的制造方法，由于陡峭的臺階差而造成的光刻工藝?yán)щy以及由形成常規(guī)翅狀結(jié)構(gòu)的Ema等人的電容器制造工藝所產(chǎn)生的問題，通過利用BPSG膜進行平面化而被解決。亦即，通過采用本發(fā)明的濕法腐蝕工藝除掉BPSG，就能簡化常規(guī)的復(fù)雜的干法腐蝕工藝。用這種干法腐蝕工藝形成存儲電極時，其工藝條件由于交替形成導(dǎo)電層和絕緣層而需要改變。而且，實施例1還消除了所關(guān)心的產(chǎn)生縱向條的問題。
實施例2圖16到圖21是表示按照本發(fā)明實施例2的步驟制造半導(dǎo)存儲器的工藝的剖面圖。這里，制造工藝的第1部分與實施例1的圖6到圖9所表示的情況完全相同，相同的標(biāo)號相同的構(gòu)成元件。
圖16是表示在第1導(dǎo)電層30上形成第2導(dǎo)電層41以便按照圖9所示步驟形成接觸孔的步驟的剖面圖。更具體地說，在第1導(dǎo)電層30的上面形成第2材料層41，在第1導(dǎo)電層30的整個表面上形成光刻膠層。于是，形成光刻膠圖形32以形成掩埋的接觸孔。在第1導(dǎo)電層30上以均勻厚度形成第2材料層41和相連的第2導(dǎo)電層(圖18中為標(biāo)號34)，第2材料層由比第1導(dǎo)電層30的腐蝕率大的材料組成。第2材料層41由HTO盡可能薄地形成。
同時，形成光刻膠圖32以便在源區(qū)27上形成掩埋接觸孔，其中，光刻膠圖形32是用具有一個比常規(guī)STC單元的掩埋接觸掩模或者實施例1中的常規(guī)STC單元的掩埋還要大的擴展了的曝露面積的掩模形成的。即使用擴展了曝露面積的掩埋接觸掩模，當(dāng)利用由上述掩模作為腐蝕掩模形成光刻膠圖形32，形成隨后的掩埋接觸時，因為第1導(dǎo)電層30的局部伸向掩埋接觸孔的內(nèi)側(cè)并保留在那里，所以，第1導(dǎo)電層30作為腐蝕阻擋膜會使掩埋的接觸孔的寬度變窄。這能使待形成的掩埋接觸孔小到令人滿意的程度，且保證有充分的工藝裕度。當(dāng)腐蝕掩埋接觸時，通過控制第1導(dǎo)電層的厚度和腐蝕時間，根據(jù)第1導(dǎo)電層伸向掩埋接觸孔內(nèi)側(cè)的剩余部分，就可以控制上述掩埋接觸孔的寬度。
圖17是表示形成接觸孔33這一步驟的剖面圖。具體地說，形成掩埋接觸孔33，以便露出源區(qū)27，其中，利用圖16的光刻膠圖形32作為腐蝕掩模腐蝕暴露出的第2材料層41，當(dāng)腐蝕第2材料層41(即HTO膜)時，在HTO膜周圍會產(chǎn)生聚合材料，并且可根據(jù)腐蝕的時間控制產(chǎn)生聚合材料的數(shù)量。這種聚合材料也起腐蝕阻擋的作用，這有利于減小掩埋接觸孔的寬度。另一方面，在腐蝕掩埋接觸期間，第2材料層41下面的第1材料層30不會受到嚴(yán)重的浸蝕，這是因為第2材料層41和BPSG膜，即實施例1中所示出的第1材料層相比，是很薄的，例如，1000
或更薄。
然而，如圖10所示，實施例1中的BPSG膜31用晶體管源區(qū)27上形成的一厚層平面化，其中將要形成上述的掩埋接觸。因此，在為形成掩埋接觸孔33而進行的腐蝕工藝期間，不得不完全地去掉掩埋接觸孔33中的BPSG膜31，那就需要作過腐蝕。因此，在BPSG膜31下面的第1導(dǎo)電層30被浸蝕。于是，在腐蝕處于浸蝕狀態(tài)的第1導(dǎo)電層時，第1導(dǎo)電層下面的HTO膜29、26和25也被浸蝕。而且，掩埋接觸孔33中HTO膜29下面的半導(dǎo)體基片21就可能被損壞，還可能浸蝕柵電極24，從而引起相繼形成的第2導(dǎo)電層34和柵電極24之間發(fā)生短路。
接著，通過腐蝕第1導(dǎo)電層30和第1導(dǎo)電層下面的HTO膜29，形成掩埋接觸孔33。由于上述聚合物和伸出的第1導(dǎo)電層的作用，掩埋接觸孔33越向底部變得越窄，如實施例1的圖11所示的那樣。因此，要充分地保證掩埋接觸孔33和柵電極24之間的間隔，由此防止短路和改進隔離性能。
圖18是表示在有上述接觸孔33的第2材料層41上形成第2導(dǎo)電層34和形成構(gòu)成電容器存儲電極的光刻膠圖形35的步驟的剖面圖。具體地說，在所得的其中形成了接觸孔33的結(jié)構(gòu)的整個表面上，形成第2導(dǎo)電層34，其上還涂覆有光刻膠。然后，形成光刻膠圖形35，以便形成電容器的存儲電極。用多晶硅，例如，用于第1導(dǎo)電層30的材料，形成第2導(dǎo)電層34。這里，形成的第1導(dǎo)電層30最好充分薄，例如，1000
或更少。如果形成的第2導(dǎo)電層34過厚，就可能填入掩埋接觸孔33，從而大大減少存儲電極的有效面積，或者在掩埋接觸孔的下部產(chǎn)生空洞。
圖19是表示利用光刻膠圖形35作為腐蝕掩模腐蝕部分第2導(dǎo)電層34并除去第2導(dǎo)電層34下面的第2材料層41的步驟的剖面圖。利用圖18的光刻膠圖形35作為腐蝕掩模，僅僅干法腐蝕導(dǎo)電層34，然后用濕法腐蝕除掉所有暴露的第2材料層41。此時，可以采用HF或者超級緩沖氧化腐蝕劑(SBOE)作為化學(xué)腐蝕劑。作為第2材料層41的HTO膜的腐蝕速率要比實施例1的BPSG膜的大得多。例如，利用BOE溶液作為腐蝕溶液時，BPSG膜的腐蝕速率是每分鐘800-900
，而HTO膜的腐蝕速率是每分1800-2000
，這表示HTO膜的腐蝕速率大約是BOSG膜的2倍。
因為實施例1所形成的BPSG膜31很厚，便于使它的表面平面化，所以腐蝕時間變得很長。因此如圖13所示，在腐蝕期間把第2導(dǎo)電層34的薄弱部分“A”浸蝕了，使人們擔(dān)心薄弱部分可能被斷裂。
然而，形成有第2材料層41很薄，并且具有很大的腐蝕速率。因此，圖19的“B”處，即翅狀結(jié)構(gòu)存儲電極的薄弱部分，僅稍微地被浸蝕。
圖20是表示完成電容器存儲電極這一步驟的剖面圖。詳細地說，烘焙和固化圖19所示的光刻膠圖形35，以獲得良好的粘附性，然后用它用為腐蝕暴露出的第1導(dǎo)電層30的掩模。這樣就完成了由第1和第2導(dǎo)電層30和34組成的存儲電極。
圖21是表示制完的電容器和形成的位線的剖面圖。更具體地說，在存儲電極的整個表面上的形成氧化物/氮化物/氧化物(ONO)膜作為電介質(zhì)膜36，通過在所得結(jié)構(gòu)的整個表面上形成第3導(dǎo)電層而構(gòu)成平板電極37。然后，形成用作隔離位線(以后形成)和平板電極37的絕緣膜38，再在漏區(qū)28上形成接觸孔。此后，在所得結(jié)構(gòu)的整個表面上形成第4導(dǎo)電層，然后，形成位線39。
從本發(fā)明的實施例2可以看出，根據(jù)本發(fā)明在制造雙翅狀結(jié)構(gòu)的電容器過程中在第1和第2導(dǎo)電層之間形成薄的HTO膜，能夠防止因過腐蝕對第2導(dǎo)電層產(chǎn)生的損傷，由于要使各單元獲得良好的構(gòu)形，可以順利地進行隨后的末端處理。另外，形成的晶體管不會改變它的特性，因為和實施例1一樣，為不必在高溫下進行使BPSG層表面平面化的加流工藝。而且，可能適當(dāng)?shù)販p少掩埋接觸孔的寬度和保證充分的工藝裕度。
應(yīng)當(dāng)了解，雖然詳細地描述了本發(fā)明的優(yōu)選實施例，但是在不偏離所附權(quán)利要求書所限定的本發(fā)明的構(gòu)思和范圍的情況下，本領(lǐng)域的普通技術(shù)人員可以對它作多種改型和變化。
權(quán)利要求
1.一種制造半導(dǎo)體存儲器方法，包括下列步驟在半導(dǎo)體基片的形成晶體管的表面區(qū)域上，按順序地形成第1絕緣層和第1導(dǎo)電層；在所述第1導(dǎo)電層上形成可被濕法腐蝕的平面化了的第1材料層；在所述第1材料層的預(yù)定區(qū)域中形成接觸孔，以便露出所述半導(dǎo)體基片；在包括所述接觸孔的所述第材料層上形成第2導(dǎo)電層；在所述第2導(dǎo)電層上形成光刻膠圖形，其范圍從所述接觸孔中心向外延伸到一定距離；利用的所述光刻膠圖形作為腐蝕掩模，腐蝕光刻膠圖形下面的所述第2導(dǎo)電層；濕法腐蝕所述第2導(dǎo)電層下成的所述第1材料層；以及利用所述光刻圖形作為腐蝕掩模，腐蝕所述第1材料層下面的所述第1導(dǎo)電層，由此形成由所述第1和第2導(dǎo)電層的剩余層組成的電容器的存儲電極。
2.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，其中，所述晶體管的柵電極是通過在材料層形成的柵電極上形成高溫氧化膜，并使由材料層和高溫氧化膜共同形成的柵電極形成圖形而形成的。
3.根據(jù)權(quán)利要求2的一種制造導(dǎo)體存儲器的方方法，其中，所述高溫氧化膜的厚度約為1000
或者更少。
4.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，其中，利用多晶硅形成的所述第1導(dǎo)電層，其厚度為500
到1000
。
5.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，其中，通過淀積BPSG并使其回流，形成所述第1材料層。
6.根據(jù)權(quán)利要求5的一種半導(dǎo)體存儲器的方法，其中利用HF或者BOE溶液，濕法腐蝕所述第材料層。
7.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，其中，借助于所述第1導(dǎo)電層進行自對準(zhǔn)工藝，使形成接觸孔的下部比其上部要窄。
8.根據(jù)權(quán)利要求7的一種制造半導(dǎo)體存儲器的方法，其中，所述接觸孔的寬度由調(diào)整所述第1導(dǎo)電層的厚度和腐蝕時間進行控制。
9.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，進一步包括在濕法腐蝕除去所述第1材料層后烘焙所述光刻膠圖形的步驟。
10.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，進一步除掉在形成的電容器的所述存儲電極后保留在所述第2導(dǎo)電層上的光刻膠圖形和形成電容的電介質(zhì)膜和平板電極的步驟。
11.一種制造半導(dǎo)體存儲器的方法，包括下列步驟在半導(dǎo)體基片的形成晶體管的表面區(qū)域上先后形成第1絕緣層和第1導(dǎo)電層;在所述第1導(dǎo)電層上，厚度均勻地形成腐蝕速度大于第1導(dǎo)電層以及相繼形成的第2導(dǎo)電層的第2材料層;形成接觸孔，以便在所述第2材料層的預(yù)定區(qū)域內(nèi)露出所述半導(dǎo)體基片;在包括所述接觸孔的第2材料層上形成第2導(dǎo)電層;形成光刻膠圖形，其范圍從所述接觸孔中心向外延伸到一定距離;利用所述光刻膠圖形作為腐蝕掩模，腐蝕形成在所述光刻膠圖形下面的所述第2導(dǎo)電層;濕法腐蝕所述第2導(dǎo)電層下面的第2材料層;以及利用所述光刻膠圖形作為腐蝕掩模，腐蝕所述第2材料層下的所述第1導(dǎo)電層，由此形成由所述第1和第2導(dǎo)電層的剩余部分組成的電容器存儲電極。
12.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，其中，所述第2材料層是高溫氧化物(HTO)膜。
13.根據(jù)權(quán)利要求12的一種制造半導(dǎo)體存儲器的方法，其中，在形成接觸孔過程中，通過調(diào)整腐蝕所述HTO膜時產(chǎn)生的聚合物的數(shù)量來控制接觸孔的寬度。
14.根據(jù)權(quán)利要求1的一種制造半導(dǎo)體存儲器的方法，其中，形成所述第2導(dǎo)電層時，使所述接觸孔的里面不被填充。
15.根據(jù)權(quán)利要求11的一種制造半導(dǎo)體存儲器的方法，其中，利用HF或者BOE溶液濕法腐蝕所述的第2材料層。
16.根據(jù)權(quán)利要求11的一種制造半導(dǎo)體存儲器的方法，其中，所述接觸孔的寬度是通過調(diào)整所述第1導(dǎo)電層的厚度而進行控制的。
全文摘要
一種半導(dǎo)體存儲器的制造方法，其中，提供具有雙翅狀結(jié)構(gòu)的一種電容器。在由導(dǎo)電層組成的兩翅片之間，通過施加能夠被濕法腐蝕的厚層平面材料形成存儲電極。因此，能夠解決由常規(guī)結(jié)構(gòu)中的不良臺階差所引起的光刻工藝問題。另外，采用腐蝕速率較大的薄的高溫氧化膜形成存儲電極。于是改善了單元的構(gòu)形和減少了存儲電極的損壞。
文檔編號H01L27/04GK1090090SQ9312081
公開日1994年7月27日 申請日期1993年12月10日 優(yōu)先權(quán)日1992年12月10日
發(fā)明者崔永帝, 鄭泰榮, 樸鐘佑, 金榮畢 申請人:三星電子株式會社