一種半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制備領(lǐng)域，尤其是涉及一種半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002] 隨著集成電路制造技術(shù)的發(fā)展，集成電路的集成度不斷增加，集成電路的特征尺 寸也不斷減小，而對(duì)于集成電路中各電器元件的質(zhì)量要求也越發(fā)嚴(yán)格。為此，集成電路制備 工藝也不斷革新，W提高制得的集成電路電器元件的質(zhì)量。
[0003] 如在C0MS制備工藝中，后柵（gatelast)工藝已逐漸取代前柵（gatefirst)工 藝W提高柵極的質(zhì)量。所謂前柵工藝是指，在半導(dǎo)體襯底的介質(zhì)層內(nèi)形成柵極開口后，直接 于柵極開口內(nèi)填充柵極材料，形成柵極，之后進(jìn)行源漏注入，并進(jìn)行退火工藝W激活源漏中 的離子，從而形成源區(qū)和漏區(qū)。但前柵工藝中，在退火工藝中，柵極不可避免地會(huì)受到高溫 加熱，其會(huì)導(dǎo)致晶體管的闊值電壓Vt漂移，從而影響半導(dǎo)體器件的電學(xué)性能。而在后柵工 藝中，先在介質(zhì)層的柵極開口內(nèi)形成偽柵巧日多晶娃），并在形成源區(qū)和漏區(qū)后，去除偽柵， 形成柵溝槽，并填充柵極材料，W形成柵極。后柵工藝成功地避開了形成源區(qū)和漏區(qū)時(shí)引入 的高溫而對(duì)于柵極的損傷，從而改善形成的半導(dǎo)體器件的電學(xué)性能。
[0004] 在后柵工藝的偽柵去除工藝中，濕法刻蝕工藝去除偽柵中的偽柵材料的效率低， 且刻蝕成本大；采用干法刻蝕工藝可高效去除偽柵材料，但干法刻蝕的刻蝕選擇比較低，在 去除偽柵材料的同時(shí)，會(huì)傷及偽柵中，位于偽柵材料下方的柵介質(zhì)層。
[0005] 因而曾有人嘗試，先W干法刻蝕工藝去除大部分的偽柵材料，之后再W濕法刻蝕 工藝去除剩余的偽柵材料，采用上述干法刻蝕和濕法刻蝕結(jié)合的方式，W提高偽柵材料去 除的效率。但即使如此，在后柵工藝中仍然會(huì)出現(xiàn)偽柵材料過刻蝕而傷及偽柵材料下方的 柵介質(zhì)層的現(xiàn)象。
[0006]為此，如何提高偽柵材料的刻蝕效率，在完全去除偽柵材料的同時(shí)，避免對(duì)于偽柵 材料下方的柵介質(zhì)層的損傷是本領(lǐng)域技術(shù)人員亟需解決的問題。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明解決的問題是提供一種半導(dǎo)體器件的形成方法，在提高去除偽柵材料效率 的同時(shí)，可有效避免偽柵材料下方的柵介質(zhì)層受到損傷。
[0008]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：
[0009] 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成柵介質(zhì)層；
[0010] 在所述柵介質(zhì)層上方形成第一材料層；
[0011] 在所述第一材料層上方形成阻擋層；
[0012] 在所述阻擋層上方形成第二材料層；
[0013] 依次刻蝕所述第二材料層、阻擋層、第一材料層和柵介質(zhì)層，形成偽柵堆疊；
[0014] 刻蝕所述第二材料層，至露出所述阻擋層；
[0015] 去除所述阻擋層；
[0016] 采用濕法刻蝕工藝去除所述第一材料層，形成柵極開口；
[0017] 在所述柵極開口內(nèi)填充滿金屬材料，形成柵極。
[0018] 可選地，所述阻擋層材料為氮化娃、氮氧化娃或碳氧化娃。
[0019] 可選地，
[0020] 所述阻擋層與第二材料層的厚度比為；1:8至2 ;65 ;
[0021] 所述阻擋層與第一材料層的厚度比為；1:5至1:1。
[0022] 可選地，所述第一材料層的厚度為20A至100A，所述阻擋層的厚度為20A至 50A
[0023] 可選地，所述第一材料層和第二材料層為多晶娃層。
[0024] 可選地，去除所述第一材料層的濕法刻蝕工藝采用的刻蝕劑為TMAH。
[00巧]可選地，所述濕法刻蝕工藝的條件為；TMAH的體積百分比濃度為2%~20%，溫度為 30°C~60°C，時(shí)間為 100s~300s。
[0026] 可選地，去除所述第二材料層的方法為干法刻蝕，去除所述阻擋層的方法為干法 刻蝕或濕法刻蝕。
[0027] 可選地，采用濕法刻蝕去除所述阻擋層的刻蝕劑為DHF。
[002引可選地，所述DHF的體積百分比濃度為0. 2%~0. 1%。
[0029] 可選地，采用干法刻蝕去除所述阻擋層的工藝包括；控制反應(yīng)腔的氣壓為3~ lOmtoor，偏置電壓為100~250V，射頻功率為100~400W，溫度為45~60°C，所采用的刻 蝕氣體為含有CF4、化和Ar的等離子體。
[0030] 可選地，采用干法刻蝕去除所述第二材料層的刻蝕劑為含有皿r、化和Cl2的混合 氣體。
[0031] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有W下優(yōu)點(diǎn)：
[0032] 在所述半導(dǎo)體襯底上形成柵介質(zhì)層后，在所述柵介質(zhì)層上由下至上依次形成第一 材料層、阻擋層和第二材料層，并刻蝕所述第二材料層、阻擋層、第一材料層和柵介質(zhì)層形 成偽柵堆疊。通過上述技術(shù)方案，形成的偽柵中，在柵介質(zhì)層上包括H層作為偽柵材料的結(jié) 構(gòu)：第一材料層、阻擋層和第二材料層。在去除上述H層偽柵材料層的過程中，所述阻擋層 可作為高效去除所述第二材料層的刻蝕終點(diǎn)，并在去除所述阻擋層后，留下的第一材料層 可采用對(duì)于第一材料層和柵介質(zhì)層具有較高刻蝕比的濕法刻蝕工藝去除，從而在保證除盡 所述H層偽柵材料的同時(shí)，避免所述H層偽柵結(jié)構(gòu)下方的柵介質(zhì)層受到損傷。上述技術(shù)方 案，在高效去除為H層偽柵材料層的同時(shí)，有效避免造成偽柵下方的柵介質(zhì)層受到損傷，從 而確保后續(xù)形成的柵極的質(zhì)量。
【附圖說明】
[0033] 圖1至圖7是本發(fā)明一個(gè)實(shí)施例提供的半導(dǎo)體器件的形成方法的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0034] 正如【背景技術(shù)】所述，在后柵工藝中，在偽柵去除過程中，經(jīng)常會(huì)出現(xiàn)偽柵過刻蝕而 損傷偽柵下方的柵介質(zhì)層的缺陷。從而影響半導(dǎo)體制備的進(jìn)程W及最終形成的柵極的質(zhì) 量。
[0035] 經(jīng)分析，出現(xiàn)上述缺陷的原因是；在半導(dǎo)體制備過程中，會(huì)在同一片晶圓上同時(shí)形 成多個(gè)柵極，而該些柵極的排列密度不同，包括密集區(qū)域和稀疏區(qū)域，在偽柵形成過程中， 在后柵工藝的偽柵刻蝕階段，基于各個(gè)偽柵的密度不同，進(jìn)而偽柵材料的去除量存有差異。 對(duì)于不同的偽柵中的偽柵材料去除過程中，相同時(shí)間的濕法刻蝕和干法刻蝕勢(shì)必造成部分 偽柵材料刻蝕不足，導(dǎo)致偽柵材料殘余，W及部分偽柵材料刻蝕過量，進(jìn)而造成偽柵材料下 方的柵介質(zhì)層損傷現(xiàn)象。
[0036] 針對(duì)上述缺陷，本發(fā)明提供了一種半導(dǎo)體器件的形成方法。在保證偽柵材料去除 效率、節(jié)省偽柵材料去除成本的同時(shí)，有效避免偽柵材料下方的柵介質(zhì)層受到損傷。
[0037] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖，W柵極的 形成方法中的刻蝕工藝為例，對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0038] 圖1至圖7是本發(fā)明提供的半導(dǎo)體器件的形成方法的一個(gè)實(shí)施例的結(jié)構(gòu)示意圖。
[0039] 先參考圖1所示，提供半導(dǎo)體襯底10,在所述半導(dǎo)體襯底10上形成柵介質(zhì)層11、 在所述柵介質(zhì)層11上形成第一材料層12;在所述第一材料層12上形成阻擋層13;在所述 阻擋層13上形成第二材料層14。
[0040] 本實(shí)施例中，所述半導(dǎo)體襯底10可W是單晶娃、多晶娃或非晶娃，也可W是娃、 錯(cuò)、神化嫁或娃錯(cuò)化合物。所述半導(dǎo)體襯底10可具有外延層或絕緣層上娃等結(jié)構(gòu)，現(xiàn)有的 半導(dǎo)體襯底皆可作為本實(shí)施例的半導(dǎo)體襯底，在此不再一一列舉。
[0041] 本實(shí)施例中，所述柵介質(zhì)層11為氧化物層。所述柵介質(zhì)層11的形成工藝可選為 熱氧化工藝。
[0042] 所述第一材料層12和第二材料層14可選為多晶娃層。所述第一材料層12和第 二材料層14的形成工藝為CVD(化學(xué)氣相沉積法)。
[0043] 本實(shí)施例中，所述阻擋層13材料可選為氮化娃、氮氧化娃或氮碳化娃。所述阻擋 層13的形成工藝可選為CVD。
[0044] 本實(shí)施例中，進(jìn)一步可選地，所述阻擋層13與第二材料層14的厚度比為1:8至2: 65;所述阻擋層13與第一材料層12的厚度比為1:5至1:1。
[0045] 本實(shí)施例中，所述第一材料層12的厚度為20A至100A，所述阻擋層13的厚度 為 20A至 50A。
[0046] 參考圖2所示，依次刻蝕所述第二材料層14、阻擋層13、第一材料層12和柵介質(zhì) 層11，形成偽柵堆疊。
[0047] 在所述半導(dǎo)體襯底10上，可同時(shí)形成多個(gè)偽柵堆疊，為了便于描述，本實(shí)施例中， 在所述半導(dǎo)體襯底10上形成兩個(gè)偽柵堆疊，第一偽柵堆疊100和第二偽柵堆疊200。
[0048] 所述第一偽柵堆疊100,由下至上依次包括柵介質(zhì)層111、第一材料層112、阻擋層 113和第二材料層114。所述第二偽柵堆疊200,由下至上依次包括柵介質(zhì)層211、第一材料 層212、阻擋層213和第二材料層214。
[0049] 參考圖3所示，在所述第一偽柵堆疊100和第二偽柵堆疊200的周邊形成側(cè)墻結(jié) 構(gòu)（圖中未標(biāo)號(hào))。
[0050] 所述側(cè)墻結(jié)構(gòu)的形成工藝可包括，先在所述第一偽柵堆疊100和第二偽柵堆疊 200上方W及半導(dǎo)體襯底10的上采用CVD等工藝形成側(cè)墻材料層，之后采用刻蝕工藝去除 所述第一偽柵堆疊100和第二偽柵堆疊200上方的側(cè)墻材料層露出所述第二材料層214和 114,從而形成如圖3所示的側(cè)墻結(jié)構(gòu)。
[0051] 所述側(cè)墻結(jié)構(gòu)還可W是多層結(jié)構(gòu)，現(xiàn)有的側(cè)墻結(jié)構(gòu)及形成側(cè)墻結(jié)構(gòu)的方法皆可應(yīng) 用于本實(shí)施例中，在此不再費(fèi)述。
[0052] 之后，在所述半導(dǎo)體襯底10、側(cè)墻結(jié)構(gòu)W及第一偽柵堆疊100和第二偽柵堆疊200 上形成介質(zhì)層300,并采用CMP等工藝去除第一偽柵堆疊100和第二偽柵堆疊20