y, SMT),以焊接材料640與線路板650電性連接。堆疊封裝結(jié)構600最上方的封裝單體的外引腳外露的表面610 (對應圖1的104C)，則可以經(jīng)由比如軟性電路板(flexible PCB)的導電元件630與線路板650電性連接。
[0036]綜上所述，本發(fā)明的芯片封裝結(jié)構，將二個芯片上有引腳(LOC)/引腳上有芯片(COL)的導線架封裝半成品疊合成一封裝單體，以利于封裝體的堆疊，并利用內(nèi)引腳部厚度較小，以形成容納芯片的空間，進一步薄化芯片封裝結(jié)構。經(jīng)由本發(fā)明的芯片封裝結(jié)構，利用導線架的接合，將二個相同或不同的芯片結(jié)合于一封裝單體，以利于封裝體的堆疊，其中利用導電膠及/或非導電膠粘合外引腳部，可以依需求選擇性電性連接或電性隔離特定的外引腳，甚至可以選擇性與芯片電性連接，使得芯片封裝結(jié)構的線路設計及腳位配置更具彈性。此外，本發(fā)明的芯片封裝結(jié)構，將二個導線架疊合并形成一封裝單體，使其上下二面都具有對外接點，以利于多個封裝單體之間彼此堆疊，同時堆疊后的上表面及下表面仍具有接點，可以進一步對外連接，使得芯片封裝結(jié)構的線路設計及腳位配置更具彈性。
[0037]經(jīng)由以上較佳具體實施例的詳述，是希望能更加清楚描述本發(fā)明的特征與精神，而并非以上述所揭露的較佳具體實施例來對本發(fā)明的范疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排于本發(fā)明所欲申請的專利范圍的范疇內(nèi)。雖然本發(fā)明已以實施方式揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本創(chuàng)作的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視后附的權利要求范圍所界定者為準。
[0038]【符號說明】
[0039]100:芯片封裝結(jié)構 IlOC:第二表面
[0040]102:封裝材料112、212:第二芯片
[0041]102A:封裝上表面 112A、212A:第二主動表面
[0042]102B:封裝下表面 112B、212B:第二背面
[0043]104:第一引腳114:粘合層
[0044]104A:第一內(nèi)引腳部 120:第一容置空間
[0045]104B:第一外引腳部 130:第二容置空間
[0046]104C:第一表面510、520:封裝單體
[0047]106:第一芯片512、522、610、620:表面
[0048]106A:第一主動表面 530:貼合材料
[0049]106B:第一背面600:堆疊封裝結(jié)構
[0050]108:焊線630:導電元件
[0051]110:第二引腳640:焊接材料
[0052]IlOA:第二內(nèi)引腳部 650:線路板
[0053]IlOB:第二外引腳部
【主權項】
1.一種芯片封裝結(jié)構，包括: 一封裝材料，具有一封裝上表面及相對的一封裝下表面； 多個第一引腳，每一第一引腳分別具有一第一內(nèi)引腳部及一第一外引腳部，所述多個第一引腳配置于該封裝材料中，所述多個第一外引腳部的一第一表面暴露于該封裝上表面； 一第一芯片，配置于該封裝材料中，該第一芯片位于所述多個第一內(nèi)引腳部上并與所述多個第一引腳電性連接； 多個第二引腳，每一第二引腳分別具有一第二內(nèi)引腳部及一第二外引腳部，所述多個第二引腳配置于該封裝材料中，所述多個第二外引腳部的一第二表面暴露于該封裝下表面； 一第二芯片，配置于該封裝材料中，該第二芯片位于所述多個第二內(nèi)引腳部上并與所述多個第二引腳電性連接；以及 一粘合層，配置于該封裝材料中并位于所述多個第一引腳與所述多個第二引腳之間，使得所述多個第一引腳與所述多個第二引腳相互連接。2.如權利要求1所述的芯片封裝結(jié)構，其特征在于，所述多個第一內(nèi)引腳部的厚度小于所述多個第一外引腳部的厚度，使得所述多個第一內(nèi)引腳部與該封裝上表面間形成一第一容置空間，該第一芯片位于該第一容置空間中。3.如權利要求1所述的芯片封裝結(jié)構，其特征在于，所述多個第二內(nèi)引腳部的厚度小于所述多個第二外引腳部的厚度，使得所述多個第二內(nèi)引腳部與該封裝下表面間形成一第二容置空間，該第二芯片位于該第二容置空間中。4.如權利要求1所述的芯片封裝結(jié)構，其特征在于，該粘合層包括一非導電膠，所述多個第一引腳分別對應所述多個第二引腳，并經(jīng)由該非導電膠電性隔離。5.如權利要求1所述的芯片封裝結(jié)構，其特征在于，該粘合層包括一導電膠，部分所述多個第一引腳分別對應部分所述多個第二引腳，并經(jīng)由該導電膠電性連接。6.如權利要求5所述的芯片封裝結(jié)構，其特征在于，該粘合層更包括一非導電膠，其他部分所述多個第一引腳分別對應其他部分所述多個第二引腳，并經(jīng)由該非導電膠電性隔離。7.如權利要求5所述的芯片封裝結(jié)構，其特征在于，其他部分所述多個第一引腳與其他部分所述多個第二引腳錯位排列，以使彼此電性隔離。8.一種電子裝置，包括: 一芯片封裝結(jié)構，包括: 一封裝材料，具有一封裝上表面及相對的一封裝下表面； 多個第一引腳，每一第一引腳分別具有一第一內(nèi)引腳部及一第一外引腳部，所述多個第一引腳配置于該封裝材料中，所述多個第一外引腳部的一第一表面暴露于該封裝上表面； 一第一芯片，配置于該封裝材料中，該第一芯片位于所述多個第一內(nèi)引腳部上并與所述多個第一引腳電性連接； 多個第二引腳，每一第二引腳分別具有一第二內(nèi)引腳部及一第二外引腳部，所述多個第二引腳配置于該封裝材料中，所述多個第二外引腳部的一第二表面暴露于該封裝下表面； 一第二芯片，配置于該封裝材料中，該第二芯片位于所述多個第二內(nèi)引腳部上并與所述多個第二引腳電性連接；以及 一粘合層，配置于該封裝材料中并位于所述多個第一引腳與所述多個第二引腳之間，使得所述多個第一引腳與所述多個第二引腳相互連接；以及 一線路板，該芯片封裝結(jié)構設置于該線路板上，并通過所述多個第二外引腳部的該第二表面與該線路板電性連接。9.如權利要求8所述的電子裝置，其特征在于，更包括一導電元件，電性連接所述多個第一外引腳部的該第一表面與該線路板。10.如權利要求8所述的電子裝置，其特征在于，所述多個第一內(nèi)引腳部的厚度小于所述多個第一外引腳部的厚度，使得所述多個第一內(nèi)引腳部與該封裝上表面間形成一第一容置空間，該第一芯片位于該第一容置空間中。11.如權利要求8所述的電子裝置，其特征在于，所述多個第二內(nèi)引腳部的厚度小于所述多個第二外引腳部的厚度，使得所述多個第二內(nèi)引腳部與該封裝下表面間形成一第二容置空間，該第二芯片位于該第二容置空間中。12.如權利要求8所述的電子裝置，其特征在于，該粘合層包括一非導電膠，所述多個第一引腳分別對應所述多個第二引腳，并經(jīng)由該非導電膠電性隔離。13.如權利要求8所述的電子裝置，其特征在于，該粘合層包括一導電膠，部分所述多個第一引腳分別對應部分所述多個第二引腳，并經(jīng)由該導電膠電性連接。14.如權利要求13所述的電子裝置，其特征在于，該粘合層更包括一非導電膠，其他部分所述多個第一引腳分別對應其他部分所述多個第二引腳，并經(jīng)由該非導電膠電性隔離。15.如權利要求13所述的電子裝置，其特征在于，其他部分所述多個第一引腳與其他部分所述多個第二引腳錯位排列，以使彼此電性隔離。
【專利摘要】一種芯片封裝結(jié)構及電子裝置，該芯片封裝結(jié)構包括：一封裝材料、多個第一引腳、一第一芯片、多個第二引腳、一第二芯片以及一粘合層。其中封裝材料具有一封裝上表面及相對的一封裝下表面，每一第一引腳分別具有一第一內(nèi)引腳部及一第一外引腳部，第一芯片位于第一內(nèi)引腳部上并與第一引腳電性連接，每一第二引腳分別具有一第二內(nèi)引腳部及一第二外引腳部，第二芯片位于第二內(nèi)引腳部上并與第二引腳電性連接，粘合層位于第一引腳與第二引腳之間，使得第一引腳與第二引腳相互連接，第一外引腳部的一第一表面暴露于封裝上表面，第二外引腳部的一第二表面暴露于封裝下表面。
【IPC分類】H01L23/495, H01L25/065, H01L23/31
【公開號】CN104979335
【申請?zhí)枴緾N201410282967
【發(fā)明人】石智仁
【申請人】南茂科技股份有限公司
【公開日】2015年10月14日
【申請日】2014年6月23日
【公告號】US20150294957