成。
[0043]在縱向上，所述P阱4、所述N阱5、各所述電極摻雜區(qū)覆蓋整個(gè)所述頂層硅2的厚度。
[0044]在俯視面上，所述第一 P+摻雜區(qū)7a和所述第二 N+摻雜區(qū)7b相隔一定距離且都被所述P阱4包圍，所述第三N+摻雜區(qū)7c和所述第四P+摻雜區(qū)7d相隔一定距離且都被所述N阱5包圍，所述第五重?fù)诫s區(qū)7e橫跨所述P阱4和所述N阱5的交界面且所述第五重?fù)诫s區(qū)7e的周側(cè)被所述P阱4和所述N阱5包圍。
[0045]在俯視面上，各所述電極摻雜區(qū)并排排列，所述第二 N+摻雜區(qū)7b比所述第一 P+摻雜區(qū)7a更加靠近所述第五重?fù)诫s區(qū)7e，所述第三N+摻雜區(qū)7c比所述第四P+摻雜區(qū)7d更加靠近所述第五重?fù)诫s區(qū)7e。
[0046]由圖4和圖5所示可知，各所述電極摻雜區(qū)和對(duì)應(yīng)的P講4或N講5都形成橫向接觸。
[0047]所述第一 P+摻雜區(qū)7a和所述第二 N+摻雜區(qū)7b都連接到陰極，所述第三N+摻雜區(qū)7c和所述第四P+摻雜區(qū)7d都連接到陽(yáng)極。
[0048]所述第一 P+摻雜區(qū)7a和所述第二 N+摻雜區(qū)7b通過(guò)接觸孔302和頂層金屬層連接到陰極，所述第三N+摻雜區(qū)7c和所述第四P+摻雜區(qū)7d通過(guò)接觸孔302和頂層金屬層連接到陽(yáng)極。
[0049]如圖4和圖5所示，本發(fā)明實(shí)施例用于SOI工藝靜電保護(hù)的LVTSCR的制造方法包括如下步驟:
[0050]步驟一、提供SOI襯底，所述SOI襯底包括頂層硅2、絕緣埋層I和底層襯底。較佳為，所述絕緣埋層I為二氧化硅埋層，所述底層襯底為底層硅襯底。
[0051]步驟二、在所述頂層硅2中形成場(chǎng)氧3，由所述場(chǎng)氧3環(huán)繞隔離出的有源區(qū)，LVTSCR形成區(qū)域所對(duì)應(yīng)的有源區(qū)為一個(gè)不包括場(chǎng)氧3的連續(xù)的有源區(qū)。較佳為，所述場(chǎng)氧3為淺溝槽場(chǎng)氧或者局部場(chǎng)氧。
[0052]步驟三、采用光刻加離子注入工藝在所述有源區(qū)中形成P阱4和N阱5，所述P阱4和所述N阱5相鄰接。
[0053]步驟四、所述頂層硅2頂部形成覆蓋層6。
[0054]較佳為，所述覆蓋層6的材料為多晶硅；或者，所述覆蓋層6的材料為金屬硅化物阻斷層。
[0055]步驟五、采用光刻刻蝕工藝在所述覆蓋層6中形成開孔，通過(guò)所述開孔定義出LVTSCR的電極摻雜區(qū)。
[0056]步驟六、通過(guò)離子注入工藝形成各所述電極摻雜區(qū)，所述電極摻雜區(qū)包括:形成于所述P阱4中的第一 P+摻雜區(qū)7a和第二 N+摻雜區(qū)7b，形成于所述N阱5中的第三N+摻雜區(qū)7c和第四P+摻雜區(qū)7d，形成于所述P阱4和所述N阱5交界處的第五重?fù)诫s區(qū)7e ;所述第五重?fù)诫s區(qū)7e由N+摻雜區(qū)和P+摻雜區(qū)中的任意一個(gè)組成。
[0057]在縱向上，所述P阱4、所述N阱5、各所述電極摻雜區(qū)覆蓋整個(gè)所述頂層硅2的厚度。
[0058]在俯視面上，所述第一 P+摻雜區(qū)7a和所述第二 N+摻雜區(qū)7b相隔一定距離且都被所述P阱4包圍，所述第三N+摻雜區(qū)7c和所述第四P+摻雜區(qū)7d相隔一定距離且都被所述N阱5包圍，所述第五重?fù)诫s區(qū)7e橫跨所述P阱4和所述N阱5的交界面且所述第五重?fù)诫s區(qū)7e的周側(cè)被所述P阱4和所述N阱5包圍。
[0059]在俯視面上，各所述電極摻雜區(qū)并排排列，所述第二 N+摻雜區(qū)7b比所述第一 P+摻雜區(qū)7a更加靠近所述第五重?fù)诫s區(qū)7e，所述第三N+摻雜區(qū)7c比所述第四P+摻雜區(qū)7d更加靠近所述第五重?fù)诫s區(qū)7e。
[0060]由圖4和圖5所示可知，各所述電極摻雜區(qū)和對(duì)應(yīng)的P講4或N講5都形成橫向接觸。
[0061]步驟七、將所述第一 P+摻雜區(qū)7a和所述第二 N+摻雜區(qū)7b都連接到陰極，將所述第三N+摻雜區(qū)7c和所述第四P+摻雜區(qū)7d都連接到陽(yáng)極。
[0062]較佳為，所述第一 P+摻雜區(qū)7a和所述第二 N+摻雜區(qū)7b通過(guò)接觸孔302和頂層金屬層連接到陰極，所述第三N+摻雜區(qū)7c和所述第四P+摻雜區(qū)7d通過(guò)接觸孔302和頂層金屬層連接到陽(yáng)極。
[0063]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種用于SOI工藝靜電保護(hù)的LVTSCR，S0I襯底包括頂層硅、絕緣埋層和底層襯底，其特征在于:在所述頂層硅中形成有由場(chǎng)氧環(huán)繞隔離出的有源區(qū)，LVTSCR形成于一個(gè)不包括場(chǎng)氧的連續(xù)的所述有源區(qū)中，所述有源區(qū)中形成有鄰接的P阱和N阱； 在頂層硅頂部形成有一覆蓋層，在所述覆蓋層中形成有開孔，通過(guò)所述開孔定義出LVTSCR的電極摻雜區(qū)； 所述電極摻雜區(qū)包括:形成于所述P阱中的第一 P+摻雜區(qū)和第二 N+摻雜區(qū)，形成于所述N阱中的第三N+摻雜區(qū)和第四P+摻雜區(qū)，形成于所述P阱和所述N阱交界處的第五重?fù)诫s區(qū)；所述第五重?fù)诫s區(qū)由N+摻雜區(qū)和P+摻雜區(qū)中的任意一個(gè)組成； 在縱向上，所述P阱、所述N阱、各所述電極摻雜區(qū)覆蓋整個(gè)所述頂層硅的厚度； 在俯視面上，所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)相隔一定距離且都被所述P阱包圍，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)相隔一定距離且都被所述N阱包圍，所述第五重?fù)诫s區(qū)橫跨所述P阱和所述N阱的交界面且所述第五重?fù)诫s區(qū)的周側(cè)被所述P阱和所述N阱包圍； 所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)都連接到陰極，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)都連接到陽(yáng)極。2.如權(quán)利要求1所述用于SOI工藝靜電保護(hù)的LVTSCR，其特征在于:所述覆蓋層的材料為多晶硅；或者，所述覆蓋層的材料為金屬硅化物阻斷層。3.如權(quán)利要求1所述用于SOI工藝靜電保護(hù)的LVTSCR，其特征在于:所述第一P+摻雜區(qū)和所述第二 N+摻雜區(qū)通過(guò)接觸孔和頂層金屬層連接到陰極，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)通過(guò)接觸孔和頂層金屬層連接到陽(yáng)極。4.如權(quán)利要求1所述用于SOI工藝靜電保護(hù)的LVTSCR，其特征在于:在俯視面上，各所述電極摻雜區(qū)并排排列，所述第二 N+摻雜區(qū)比所述第一 P+摻雜區(qū)更加靠近所述第五重?fù)诫s區(qū)，所述第三N+摻雜區(qū)比所述第四P+摻雜區(qū)更加靠近所述第五重?fù)诫s區(qū)。5.如權(quán)利要求1所述用于SOI工藝靜電保護(hù)的LVTSCR，其特征在于:所述場(chǎng)氧為淺溝槽場(chǎng)氧或者局部場(chǎng)氧。6.如權(quán)利要求1所述用于SOI工藝靜電保護(hù)的LVTSCR，其特征在于:所述絕緣埋層為二氧化硅埋層，所述底層襯底為底層硅襯底。7.一種用于SOI工藝靜電保護(hù)的LVTSCR的制造方法，其特征在于，包括如下步驟: 步驟一、提供SOI襯底，所述SOI襯底包括頂層硅、絕緣埋層和底層襯底； 步驟二、在所述頂層硅中形成場(chǎng)氧，由所述場(chǎng)氧環(huán)繞隔離出的有源區(qū)，LVTSCR形成區(qū)域所對(duì)應(yīng)的有源區(qū)為一個(gè)不包括場(chǎng)氧的連續(xù)的有源區(qū)； 步驟三、采用光刻加離子注入工藝在所述有源區(qū)中形成P阱和N阱，所述P阱和所述N阱相鄰接； 步驟四、所述頂層硅頂部形成覆蓋層； 步驟五、采用光刻刻蝕工藝在所述覆蓋層中形成開孔，通過(guò)所述開孔定義出LVTSCR的電極摻雜區(qū)； 步驟六、通過(guò)離子注入工藝形成各所述電極摻雜區(qū)，所述電極摻雜區(qū)包括:形成于所述P阱中的第一 P+摻雜區(qū)和第二 N+摻雜區(qū)，形成于所述N阱中的第三N+摻雜區(qū)和第四P+摻雜區(qū)，形成于所述P阱和所述N阱交界處的第五重?fù)诫s區(qū)；所述第五重?fù)诫s區(qū)由N+摻雜區(qū)和P+摻雜區(qū)中的任意一個(gè)組成； 在縱向上，所述P阱、所述N阱、各所述電極摻雜區(qū)覆蓋整個(gè)所述頂層硅的厚度； 在俯視面上，所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)相隔一定距離且都被所述P阱包圍，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)相隔一定距離且都被所述N阱包圍，所述第五重?fù)诫s區(qū)橫跨所述P阱和所述N阱的交界面且所述第五重?fù)诫s區(qū)的周側(cè)被所述P阱和所述N阱包圍； 步驟七、將所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)都連接到陰極，將所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)都連接到陽(yáng)極。8.如權(quán)利要求7所述用于SOI工藝靜電保護(hù)的LVTSCR的制造方法，其特征在于:所述覆蓋層的材料為多晶硅；或者，所述覆蓋層的材料為金屬硅化物阻斷層。9.如權(quán)利要求7所述用于SOI工藝靜電保護(hù)的LVTSCR的制造方法，其特征在于:所述第一 P+摻雜區(qū)和所述第二 N+摻雜區(qū)通過(guò)接觸孔和頂層金屬層連接到陰極，所述第三N+摻雜區(qū)和所述第四P+摻雜區(qū)通過(guò)接觸孔和頂層金屬層連接到陽(yáng)極。10.如權(quán)利要求7所述用于SOI工藝靜電保護(hù)的LVTSCR的制造方法，其特征在于:在俯視面上，各所述電極摻雜區(qū)并排排列，所述第二 N+摻雜區(qū)比所述第一 P+摻雜區(qū)更加靠近所述第五重?fù)诫s區(qū)，所述第三N+摻雜區(qū)比所述第四P+摻雜區(qū)更加靠近所述第五重?fù)诫s區(qū)。11.如權(quán)利要求7所述用于SOI工藝靜電保護(hù)的LVTSCR的制造方法，其特征在于:所述場(chǎng)氧為淺溝槽場(chǎng)氧或者局部場(chǎng)氧。12.如權(quán)利要求7所述用于SOI工藝靜電保護(hù)的LVTSCR的制造方法，其特征在于:所述絕緣埋層為二氧化硅埋層，所述底層襯底為底層硅襯底。
【專利摘要】本發(fā)明公開了一種用于SOI工藝靜電保護(hù)的LVTSCR，LVTSCR形成于頂層硅一個(gè)連續(xù)的有源區(qū)中，有源區(qū)中形成有鄰接的P阱和N阱；在頂層硅頂部形成有一開孔的覆蓋層，通過(guò)開孔定義出LVTSCR的電極摻雜區(qū)；電極摻雜區(qū)由N+或P+區(qū)組成并形成于對(duì)應(yīng)的P阱和N阱中，P阱、N阱、各電極摻雜區(qū)覆蓋整個(gè)頂層硅的厚度；各電極摻雜區(qū)被對(duì)應(yīng)的阱區(qū)包圍形成橫向接觸，通過(guò)電極摻雜區(qū)的橫向接觸組成LVTSCR。本發(fā)明還公開了一種用于SOI工藝靜電保護(hù)的LVTSCR的制造方法。本發(fā)明器件能形成于SOI襯底中，為SOI工藝電路提供靜電保護(hù)。
【IPC分類】H01L27/02, H01L27/12, H01L21/84
【公開號(hào)】CN105185777
【申請(qǐng)?zhí)枴緾N201510458689
【發(fā)明人】鄧樟鵬
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年12月23日
【申請(qǐng)日】2015年7月30日