容性二極管組件及其制造方法
【技術領域】
[0001]本發(fā)明涉及微電子技術領域，更具體地，涉及容性二極管組件及其制造方法。
【背景技術】
[0002]瞬態(tài)電壓抑制器TVS (Transient Voltage Suppressor)是在穩(wěn)壓管基礎上發(fā)展的高效能電路保護器件。TVS 二極管的外形與普通穩(wěn)壓管無異，然而，由于特殊的結構和工藝設計，TVS 二極管的瞬態(tài)響應速度和浪涌吸收能力遠高于普通穩(wěn)壓管。例如，TVS 二極管的響應時間僅為10 12秒，并且可以吸收高達數千瓦的浪涌功率。在反向應用條件下，當承受一個高能量的大脈沖時，TVS 二極管的工作阻抗會快速降至極低的導通值，從而允許大電流通過，同時，將電壓箝位在預定水平。因此，TVS 二極管可以有效地保護電子線路中的精密元器件免受各種浪涌脈沖的損壞。
[0003]傳統(tǒng)的TVS 二極管的制造工藝比較簡單，一般是在P+襯底/N+襯底上通過異型摻雜直接形成PN結。TVS 二極管的響應速度與其電容密切相關。傳統(tǒng)的TVS 二極管主要應用在消費類電子產品中的數據端子，如鍵盤、側鍵和電源線等。由于此類端子速度較慢，對TVS二極管的瞬態(tài)響應速度要求不高，電容一般在20pF以上。然而，視頻數據線具有極高的數據傳輸率(其數據傳輸率高達480M，有的視頻數據傳輸率達到IG以上)。因此，對于視頻線路的保護，傳統(tǒng)的TVS 二極管的瞬態(tài)響應速度就不能滿足使用要求。在視頻傳輸中，TVS二極管的電容要求小于1.0pF0
[0004]在現有的TVS器件中，普通的整流二極管作為小電容值的附加電容，與齊納二極管串聯(lián)。該TVS器件的電容值將取決于附加電容的電容值。由于整流二極管的單向導電特性，該TVS器件也是單向器件，可以實現單向低電容ESD防護功能。然而，由于寄生效應及散熱不良，該TVS器件很難達到較高的瞬態(tài)功率。
[0005]因此，針對TVS器件的應用，期望開發(fā)新型的容性器件，在提高瞬態(tài)響應速度的同時，兼顧單向和雙向應用要求，降低工藝復雜度和成本，以及提供高保護電壓。

【發(fā)明內容】

[0006]本發(fā)明要解決的技術問題是提供一種可以用于單向或雙向TVS器件的容性二極管組件，該容性二極管組件具有超低電容，從而提高TVS器件的瞬態(tài)響應速度。
[0007]根據本發(fā)明的一方面，提供一種容性二極管組件，包括:第一導電類型的半導體襯底；位于半導體襯底上的第二導電類型的外延層，第二導電類型與第一導電類型不同；第一導電類型的隔離區(qū)，從外延層的表面穿過外延層延伸至半導體襯底中，從而在外延層中限定第一二極管的第一有源區(qū)和第二二極管的第二有源區(qū)，并且將第一有源區(qū)和第二有源區(qū)彼此隔開；第一導電類型的第一摻雜區(qū)，在第一有源區(qū)從外延層表面延伸至外延層中；第二導電類型的第二摻雜區(qū)，在第二有源區(qū)從外延層表面延伸至外延層中；以及導電通道，在第一有源區(qū)從外延層表面延伸進入半導體襯底中，使得外延層和半導體襯底彼此電連接。
[0008]優(yōu)選地，所述容性二極管組件還包括:位于外延層上的絕緣層；以及互連引線，穿過絕緣層到達第一摻雜區(qū)和和第二摻雜區(qū)，并且與二者電連接。
[0009]優(yōu)選地，第一摻雜區(qū)和外延層之間形成第一二極管的PN結，半導體襯底和外延層之間形成第二二極管的PN結。
[0010]優(yōu)選地，第一二極管和第二二極管采用半導體襯底和互連引線反向并聯(lián)連接。
[0011]優(yōu)選地，第一摻雜區(qū)的摻雜濃度大于1.0X 1iscm 3，第二摻雜區(qū)的摻雜濃度大于
8.0XlO19Cm3O
[0012]優(yōu)選地，夕卜延層的厚度大于2 μ m。
[0013]優(yōu)選地，第一導電類型為N型和P型之一，第二導電類型為N型和P型中的另一個。
[0014]根據本發(fā)明的另一方面，提供一種制造容性二極管組件的方法，包括:在第一導電類型的半導體襯底上，形成第二導電類型的外延層，第二導電類型與第一導電類型不同；采用第一摻雜工藝，形成第一導電類型的隔離區(qū)，隔離區(qū)從外延層的表面穿過外延層延伸至半導體襯底中，從而在外延層中限定第一二極管的第一有源區(qū)和第二二極管的第二有源區(qū)，并且將第一有源區(qū)和第二有源區(qū)彼此隔開；采用第二摻雜工藝，形成第一導電類型的第一摻雜區(qū)，第一摻雜區(qū)在第一有源區(qū)從外延層表面延伸至外延層中；采用第三摻雜工藝，形成第二導電類型的第二摻雜區(qū)，第二摻雜區(qū)在第一有源區(qū)從外延層表面延伸至外延層中；以及形成導電通道，所述導電通道在第一有源區(qū)從外延層表面延伸進入半導體襯底中，使得外延層和半導體襯底彼此電連接。
[0015]優(yōu)選地，形成導電通道的步驟包括:在外延層上形成絕緣層；以及形成穿過絕緣層的導電通道。
[0016]優(yōu)選地，所述方法還包括形成穿過絕緣層的互連引線，互連引線與第一摻雜區(qū)和和第二摻雜區(qū)電連接。
[0017]優(yōu)選地，第一導電類型為N型和P型之一，第二導電類型為N型和P型中的另一個。
[0018]根據本發(fā)明的實施例的容性二極管組件包括反向并聯(lián)的第一二極管和第二二極管，在兩個方向上具有幾乎相同的正向特性，從而可以作為無極性的電容。所述超低電容容性二極管組件在很小的芯片面積上即可實現，極大地提高了半導體器件集成封裝的適用性，使器件結構適用于多種不同的封裝形式。由于半導體襯底直接作為另一個電極引出，在封裝時可以減少I根鍵合金絲，能夠大幅度地降低制作成本，有利于產業(yè)化。本發(fā)明即提供了這樣一種可批量制作的超低電容雙向整流結構模塊。此外，該產品的制作方法與標準的雙極工藝相兼容。
[0019]該容性二極管組件與齊納二極管串聯(lián)連接，形成單向或雙向瞬態(tài)電壓抑制器。所述超低電容容性二極管組件與任意TVS器件串聯(lián)時只會在原TVS器件的電壓上增加0.7V的導通壓降，幾乎不改變原TVS器件的電學特性。例如，將所述超低電容容性二極管組件與一個正向電壓0.8V，反向擊穿電壓20V，電容為20pF的單向TVS器件串聯(lián)封裝在一個管殼內，將得到一個正向電壓1.5V，反向擊穿電壓20.7V，而電容僅有不到IpF的超低電容TVS器件。
[0020]所述容性二極管組件由二極管的正向來承受瞬態(tài)功率。當浪涌發(fā)生時，正向二極管將以小于10 12秒的速度瞬間開啟，產生一個極小的壓降的同時使浪涌電流順利通過，保證自身不被損壞，繼續(xù)保持降低電容的作用。
[0021]由于容性二極管組件具有超低的電容值，因此，可以提高TVS器件的響應速度，極大的拓寬了各類器件的應用范圍。例如，一些傳統(tǒng)的TVS保護器件與所述超低電容容性二極管組件組合后，電容得到極大的降低，也可以應用在高頻的數據傳輸網絡中。
[0022]在瞬態(tài)電壓抑制器中，如果容性二極管組件和齊納二極管形成在不同的半導體芯片上，則可以更加靈活地分別優(yōu)化二者的制造工藝，使得容性二極管組件提供低電容值以提高TVS器件的瞬態(tài)響應速度，齊納二極管提供高擊穿電壓以獲得所需的保護電壓級別。在分別形成容性二極管組件和齊納二極管之后，采用鍵合線連接二者，并且封裝在一個管殼內。
【附圖說明】
[0023]通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其它目的、特征和優(yōu)點將更為清楚，在附圖中:
[0024]圖1示出根據本發(fā)明第一實施例的容性二極管組件的結構示意圖；以及
[0025]圖2a至2g示出根據本發(fā)明第二實施例的容性二極管組件的制造方法各個階段的截面圖。
【具體實施方式】
[0026]以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。
[0027]應當理解，在描述某個結構時，當將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時，可以指直接位于另一層、另一個區(qū)域上面，或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且，如果將該結構翻轉，該一層、一個區(qū)域將位于另一層、另一個區(qū)域“下面”或“下方”。如果為了描述直接位于另一層、另一個區(qū)域上面的情形，本文將采用“A直接在B上面”或“A在B上面并與之鄰接”的表述方式。
[0028]此外，在描述半導體材料的導電類型時提及第一導電類型和第二導電類型，其中第一導電類型為P型和N型之一，第二導電類型為P型和N型中的另一個。
[0029]本發(fā)明可以各種形式呈現，以下將描述其中一些示例。
[0030]圖1示出根據本發(fā)明第一實施例的容性二極管組件的結構示意圖。該容性二極管組件包括在半導體襯底上形成的兩個反向并聯(lián)的二極管。
[0031]如圖1所示，在P++型半導體襯底101上形成N-型外延層103。外延層103的厚度例如大于2 μ m。P+型隔離區(qū)104從外延層103的表面穿過外延層103延伸至半導體襯底101中，從而在外延層103中限定第一二極管的第一有源區(qū)和第二二極管的第二有源區(qū)。隔離區(qū)104將第一有源區(qū)和第二有源區(qū)彼此隔開。相應地，隔離區(qū)104包括圍繞第一有源區(qū)和第二有源區(qū)的周邊部分，以及將第一有源區(qū)和第二有源區(qū)彼此隔開的中間部分。
[0032]P++型摻雜區(qū)110位于第一有源區(qū)，從外延層103表面延伸至外延層103中。例如，摻雜區(qū)110的摻雜濃度為大于1.0X 118Cm 3。N++摻雜區(qū)111位于第二有源區(qū)，從外延層103表面延伸至外延層103中。例如，摻雜區(qū)111的摻雜濃度為大于8.0X 119Cm 3。
[0033]絕緣層120位于外延層103上方。導電通道107穿過絕緣層120和外延層103，進入半導體襯底101中，從而將外延層103和半導體襯底101彼此電連接。互連引線108穿過絕緣層120到達摻雜區(qū)110和111的頂部表面，從而將二者彼此電連接。互連引線108還用于與外部電路之間的電連接，例如作為信號端I/O。
[0034]在該實施例的容性二極管組件中，采用導電通道107將外延層103和半導體襯底101彼此短接，使得摻雜區(qū)110、外延層103、導電通道107和半導體襯底101之間的電流路徑(如圖中虛線箭頭所示)上僅存在一個PN結。因而，摻雜區(qū)110和外延層103之間形成第一二極管的PN結，半導體襯底101和外延層103之間形成第二二極管的PN結，從而分別實現第一二極管和第二二極管的基本結構。
[0035]在半導體襯底101的背面形成背面金屬層160，作為接地端GND。第