封裝結(jié)構(gòu)及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)一種封裝結(jié)構(gòu)，尤指一種能簡化制程的封裝結(jié)構(gòu)及其制法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體封裝技術(shù)的演進(jìn)，半導(dǎo)體裝置(Semiconductor device)已開發(fā)出不同的封裝型態(tài)，而為提升電性功能及節(jié)省封裝空間，遂堆加多個封裝件以形成封裝堆迭結(jié)構(gòu)(Package on Package,POP),此種封裝方式能發(fā)揮系統(tǒng)封裝(SiP)異質(zhì)整合特性，可將不同功用的電子元件，例如:記憶體、中央處理器、繪圖處理器、影像應(yīng)用處理器等，藉由堆迭設(shè)計達(dá)到系統(tǒng)的整合，適合應(yīng)用于輕薄型各種電子產(chǎn)品。
[0003]一般封裝堆迭結(jié)構(gòu)(PoP)僅以焊錫球(solder ball)堆迭與電性連接上、下封裝件，但隨著產(chǎn)品尺寸規(guī)格與線距越來越小，該些焊錫球之間容易發(fā)生橋接(bridge)現(xiàn)象，將影響產(chǎn)品的良率。
[0004]于是，遂發(fā)展出一種封裝堆迭結(jié)構(gòu)，其以銅柱(Cu pillar)作支撐，以增加隔離(stand off)效果，可避免發(fā)生橋接現(xiàn)象。圖1A及圖1B為現(xiàn)有封裝堆迭結(jié)構(gòu)1的制法的剖面示意圖。
[0005]如圖1A所示，先提供一具有相對的第一及第二表面11a，lib的第一基板11，且于該第一基板11的第一表面11a上形成多個銅柱13。
[0006]如圖1B所示，設(shè)置一電子元件15于該第一表面11a上且以覆晶方式電性連接該第一基板11，再迭設(shè)一第二基板12于該銅柱13上，之后形成封裝膠體16于該第一基板11的第一表面11a與該第二基板12之間。具體地，該第二基板12藉由多個導(dǎo)電元件17結(jié)合該銅柱13，且該導(dǎo)電元件17由金屬柱170與焊錫材料171構(gòu)成。
[0007]然而，現(xiàn)有封裝堆迭結(jié)構(gòu)1中，該銅柱13以電鍍形成，致使其尺寸變異不易控制，故容易發(fā)生各銅柱13的高度不一致的情況，因而產(chǎn)生接點偏移的問題，致使該些導(dǎo)電元件17與該些銅柱13接觸不良，而造成電性不佳，因而影響產(chǎn)品良率。
[0008]因此，如何克服上述現(xiàn)有技術(shù)的問題，實已成為目前業(yè)界亟待克服的難題。

【發(fā)明內(nèi)容】

[0009]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種封裝結(jié)構(gòu)及其制法，以達(dá)到簡化制程的目的。本發(fā)明還提供該封裝結(jié)構(gòu)。
[0010]本發(fā)明的封裝結(jié)構(gòu)，包括:承載件，其具有多個焊墊；介電層，其具有相對的第一表面與第二表面，該介電層以其第一表面設(shè)于該承載件上，以令該介電層覆蓋該些焊墊，且該介電層的第二表面上具有至少一開口，使該些焊墊外露于該開口 ；以及多個導(dǎo)電柱，其形成于該介電層中，且該些導(dǎo)電柱位于該開口周圍。
[0011]本發(fā)明還提供一種封裝結(jié)構(gòu)的制法，包括:提供一具有多個焊墊的承載件、及一具有相對的第一表面與第二表面的介電層；將該介電層藉其第一表面壓合于該承載件上，以令該介電層覆蓋該些焊墊；形成多個導(dǎo)電柱于該介電層中；以及于該介電層的第二表面形成至少一開口，使該些焊墊外露于該開口，且該些導(dǎo)電柱位于該開口周圍。
[0012]前述的制法中，于壓合該介電層與該承載件之前，該介電層的第二表面上具有導(dǎo)電層，以利用該導(dǎo)電層制作該導(dǎo)電柱。
[0013]前述的制法中，該導(dǎo)電柱的步驟先形成貫穿該介電層的多個穿孔，再于該些穿孔中填充導(dǎo)電材料以作為該導(dǎo)電柱。
[0014]前述的制法中，還包括設(shè)置堆迭件至該介電層的第二表面上，且該堆迭件電性連接該導(dǎo)電柱。例如，該堆迭件為封裝基板、半導(dǎo)體晶片、中介板或封裝件。
[0015]前述的封裝結(jié)構(gòu)及其制法中，該承載件為封裝基板、半導(dǎo)體晶片、晶圓、中介板、經(jīng)封裝或未經(jīng)封裝的半導(dǎo)體元件。
[0016]前述的封裝結(jié)構(gòu)及其制法中，該介電層的第二表面上還具有電性連接該導(dǎo)電柱的線路層。
[0017]前述的封裝結(jié)構(gòu)及其制法中，該介電層為感光介質(zhì)。例如，形成該開口的制程為使用曝光顯影制程。
[0018]另外，前述的封裝結(jié)構(gòu)及其制法中，還包括設(shè)置電子元件于該開口中，且該電子元件電性連接該些焊墊。
[0019]由上可知，本發(fā)明的封裝結(jié)構(gòu)及其制法，主要藉由在該承載件上壓合介電層以制作導(dǎo)電柱，而能增加隔離效果及避免橋接現(xiàn)象。
[0020]此外，藉由該些穿孔控制各該導(dǎo)電柱的尺寸，使各該導(dǎo)電柱的高度一致，以避免接點偏移的問題，故相較于現(xiàn)有技術(shù)，后續(xù)制程的導(dǎo)電元件與該些導(dǎo)電柱不會發(fā)生接觸不良或短路的問題，因而能有效提聞廣品良率。
【附圖說明】
[0021]圖1A至圖1B為現(xiàn)有堆迭式封裝結(jié)構(gòu)的制法的剖視示意圖；以及
[0022]圖2A至圖2G為本發(fā)明的堆迭式封裝結(jié)構(gòu)的制法的剖視示意圖。
[0023]符號說明
[0024]1封裝堆迭結(jié)構(gòu)
[0025]11第一基板
[0026]1 la, 22a第一表面
[0027]lib, 22b第二表面
[0028]12第二基板
[0029]13銅柱
[0030]15, 28電子元件
[0031]16封裝膠體
[0032]17,291導(dǎo)電元件
[0033]170金屬柱
[0034]171焊錫材料
[0035]2，3封裝結(jié)構(gòu)
[0036]21承載件
[0037]210焊墊
[0038]211電性連接墊
[0039]211’線路部
[0040]212導(dǎo)電盲孔
[0041]213介電部
[0042]214金屬層
[0043]22介電層
[0044]220開口
[0045]23導(dǎo)電層
[0046]25，25’線路層
[0047]26導(dǎo)電柱
[0048]260穿孔
[0049]27絕緣保護(hù)層
[0050]281導(dǎo)電凸塊
[0051]29堆迭件
[0052]30封裝材
[0053]A承載區(qū)。
【具體實施方式】
[0054]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。
[0055]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，故不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”、及“一”等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實施的范疇。
[0056]圖2A至圖2G為本發(fā)明的封裝結(jié)構(gòu)2，3的制法的剖視示意圖。
[0057]如圖2A所示，提供一具有多個焊墊210與多個電性連接墊211的承載件21。
[0058]于本實施例中，該承載件21為封裝基板、半導(dǎo)體晶片、晶圓、中介板、經(jīng)封裝或未經(jīng)封裝的半導(dǎo)體元件。例如，圖2A所示，該承載件21為無核心層(coreless)封裝基板，其由多個介電部213、線路部211’與導(dǎo)電盲孔212構(gòu)成，且于該承載件21下側(cè)具有如銅的金屬層214。
[0059]此外，該承載件21定義有一承載區(qū)A，使該些焊墊210位于該承載區(qū)A內(nèi)，而該電性連接墊211位于該承載區(qū)A外。
[0060]如圖2B所示，壓合一具有導(dǎo)電