一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子
目.ο
【背景技術(shù)】
[0002]隨著半導(dǎo)體集成電路的集成度不斷提高，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件的特征尺寸越來越小。在器件尺寸縮小時(shí)，不僅溝道長度變短，溝道的寬度也按同比例在縮小。當(dāng)器件的溝道寬度窄到可與源和漏的耗盡層寬度相比擬時(shí)，器件將發(fā)生偏離寬溝道的行為，這種由窄溝道寬度引起的對(duì)器件性能的影響稱為窄溝道效應(yīng)(NWE，Narrow Width Effect)。當(dāng)溝道的寬度減小到28nm以下時(shí)，窄溝道效應(yīng)將變得無法忽視。窄溝道效應(yīng)將導(dǎo)致窄溝道器件的閾值電壓(Vt)發(fā)生漂移，使得閾值電壓Vt降低，器件的功耗增大，并且會(huì)使得如SRAM裝置的靜態(tài)噪聲容限下降。目前，對(duì)于采用28nm多晶硅/S1N的PMOS器件來說，其閾值電壓Vt與寬溝道器件相比降低了約70mv，可能導(dǎo)致無法滿足用戶的需求。

【發(fā)明內(nèi)容】

[0003]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括:提供前端器件，所述前端器件包括襯底以及在所述襯底上形成的PMOS器件和NMOS器件；在所述PMOS器件和所述NMOS器件上沉積應(yīng)力層；去除所述PMOS器件上的應(yīng)力層；進(jìn)行退火處理；以剩余的應(yīng)力層為掩膜進(jìn)行N+離子注入；以及去除所述剩余的應(yīng)力層。
[0004]可選地，所述退火處理為尖峰退火和激光退火之一或其組合。
[0005]可選地，所述離子注入步驟中所注入的離子是砷離子。
[0006]可選地，所述應(yīng)力層為SiN層。
[0007]可選地，所述PMOS器件和所述NMOS器件之間以淺溝槽隔離結(jié)構(gòu)相隔離。
[0008]可選地，所述PMOS器件包括PMOS柵極材料層以及形成于所述PMOS柵極材料層兩側(cè)的偏移側(cè)墻。
[0009]可選地，所述NMOS器件包括NMOS柵極材料層以及形成于所述NMOS柵極材料層兩側(cè)的偏移側(cè)墻。
[0010]根據(jù)本發(fā)明的另一方面，提供了一種根據(jù)上述方法制造的半導(dǎo)體器件。
[0011]根據(jù)本發(fā)明的又一方面，提供了一種電子裝置，包括根據(jù)上述方法制造的所述半導(dǎo)體器件。
[0012]根據(jù)本發(fā)明提供的半導(dǎo)體器件的制造方法，在PMOS器件區(qū)域中注入N+離子，可以提高PMOS器件的閾值電壓，從而抑制窄溝道效應(yīng)，改善PMOS器件的性能。
[0013]為了使本發(fā)明的目的、特征和優(yōu)點(diǎn)更明顯易懂，特舉較佳實(shí)施例，并結(jié)合附圖，做詳細(xì)說明如下。
【附圖說明】
[0014]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中:
[0015]圖1a-1e示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖；以及
[0016]圖2示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的流程圖。
【具體實(shí)施方式】
[0017]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0018]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件的制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0019]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0020]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?br>[0021]實(shí)施例一
[0022]下面，參照?qǐng)D1a-1e以及圖2來描述本發(fā)明提出的半導(dǎo)體器件的制造方法的詳細(xì)步驟。圖1a-1e示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖。
[0023]首先，參考圖la，提供前端器件，所述前端器件包括襯底101以及在所述襯底101上形成的PMOS器件102和NMOS器件103。所述襯底101的構(gòu)成材料可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在本發(fā)明一個(gè)實(shí)施例中，所述襯底101為硅襯底。
[0024]在一個(gè)實(shí)施例中，所述PMOS器件102和所述NMOS器件103之間以淺溝槽隔離(STI)結(jié)構(gòu)(未示出)相隔離。以STI結(jié)構(gòu)隔離PMOS器件102和NMOS器件103可以使得器件的隔離性較好、可靠性較高。
[0025]在一個(gè)實(shí)施例中，所述PMOS器件包括PMOS柵極材料層以及形成于所述PMOS柵極材料層兩側(cè)的偏移側(cè)墻。所述偏移側(cè)墻的材料例如是氮化硅、氧化硅或者氮氧化硅等絕緣材料。隨著器件尺寸的進(jìn)一步變小，器件的溝道長度越來越小，源漏極的離子注入深度也越來越小。偏移側(cè)墻的作用在于提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。在柵極結(jié)構(gòu)兩側(cè)形成偏移側(cè)墻的工藝?yán)缁瘜W(xué)氣相沉積。本實(shí)施例中，所述偏移側(cè)墻的厚度可以小到80埃。
[0026]在一個(gè)實(shí)施例中，所述NMOS器件包括NMOS柵極材料層以及形成于所述NMOS柵極材料層兩側(cè)的偏移側(cè)墻。所述偏移側(cè)墻的材料例如是氮化硅、氧化硅或者氮氧化硅等絕緣材料。隨著器件尺寸的進(jìn)一步變小，器件的溝道長度越來越小，源漏極的離子注入深度也越來越小。偏移側(cè)墻的作用在于提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。在柵極結(jié)構(gòu)兩側(cè)形成偏移側(cè)墻的工藝?yán)缁瘜W(xué)氣相沉積。本實(shí)施例中，所述偏移側(cè)墻的厚度可以小到80埃。
[0027]在一個(gè)實(shí)施例中，所述襯底101與所述PMOS器件102的柵極材料層和所述NMOS器件103的柵極材料層之間還形成有柵氧化物層104。所述柵氧化物層104可以采用本領(lǐng)域技術(shù)人員所習(xí)知的氧化工藝?yán)鐮t管氧化、快速熱退火氧化(RTO)、原位水蒸氣氧化(ISSG)等形成。
[0028]接下來，參考圖lb，在所述PM